JP2011028789A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2011028789A JP2011028789A JP2009170171A JP2009170171A JP2011028789A JP 2011028789 A JP2011028789 A JP 2011028789A JP 2009170171 A JP2009170171 A JP 2009170171A JP 2009170171 A JP2009170171 A JP 2009170171A JP 2011028789 A JP2011028789 A JP 2011028789A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- level voltage
- high level
- burn
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
【解決手段】 第1電圧生成回路は、電源電圧より高い第1高レベル電圧を生成する。第2電圧生成回路は、電源電圧より高く、第1高レベル電圧より低い第2高レベル電圧を生成し、バーンイン試験時に停止する。第3電圧生成回路は、電源電圧より低い第3高レベル電圧を生成する。複数の内部回路は、第1高レベル電圧を受けて個別に動作するとともに、バーンイン試験中に動作する。電圧制御回路は、バーンイン試験時に第2高レベル電圧線を第3高レベル電圧線に接続する。寄生トランジスタは、第1高レベル電圧をベースで受け、第2高レベル電圧をエミッタで受ける。複数の内部回路の動作により第1高レベル電圧が一時的に低下するときに、第2高レベル電圧を低い値に設定することで、寄生トランジスタがオンすることを防止できる。
【選択図】 図1
Description
電圧生成器VOOGENは、高レベルのバーンイン信号WBIZを受けている間、第2高レベル電圧VOOの生成を停止する。電圧生成器VPPGEN、VOOGEN、VARYGEN、VIIGEN、VPERIGEN、VNNGENは、パワーダウンモード中、電圧の生成動作を停止する。この際、内部電圧線VPERIは、外部電源線VDDに接続される。さらに必要に応じて、正の電圧線VPP、VOO、VARY、VIIの少なくともいずれかを、外部電源線VDDに接続してもよい。また、負の電圧線VNN、VBBを、接地線VSSに接続してもよい。
Claims (5)
- 電源電圧に基づいて、前記電源電圧より高い第1高レベル電圧を生成する第1電圧生成回路と、
前記電源電圧に基づいて、前記電源電圧より高く、前記第1高レベル電圧より低い第2高レベル電圧を生成するとともに、バーンイン試験時に生成動作を停止する第2電圧生成回路と、
前記電源電圧に基づいて、前記電源電圧より低い第3高レベル電圧を生成する第3電圧生成回路と、
前記第1高レベル電圧を受けて個別に動作するとともに、前記バーンイン試験中に動作する複数の内部回路と、
前記バーンイン試験時に、前記第2高レベル電圧が供給される第2高レベル電圧線を前記第3高レベル電圧が供給される第3高レベル電圧線に接続する電圧制御回路と、
前記第1高レベル電圧をベースで受け、前記第2高レベル電圧をエミッタで受ける寄生トランジスタと
を備えていることを特徴とする半導体集積回路。 - 前記第3電圧生成回路は、前記複数の内部回路が動作するときに一時的に低下する第1高レベル電圧の最小値より低い前記第3高レベル電圧を生成すること
を特徴とする請求項1記載の半導体集積回路。 - 前記電源電圧と同じ値の第4高レベル電圧を生成する第4電圧生成回路を備え、
前記電圧制御回路は、
前記バーンイン試験中に、前記複数の内部回路が動作を開始する所定の期間を除く期間に前記第2高レベル電圧線を前記第4高レベル電圧が供給される第4高レベル電圧線に接続する第1スイッチ回路と、
前記措定の期間に前記第2高レベル電圧線を前記第3高レベル電圧線に接続する第2スイッチ回路と
を備えていることを特徴とする請求項1または請求項2記載の半導体集積回路。 - コマンド信号を解読し、内部コマンド信号を生成するコマンドデコーダと、
前記内部コマンド信号に応じて複数種のバーンイン制御信号を出力するバーンイン制御回路と
を備え、
前記電圧制御回路は、前記バーンイン試験の開始を示す前記バーンイン制御信号に応じて、前記第1スイッチ回路をオンし、前記第2高レベル電圧の前記第3高レベル電圧への切り替えを示す前記バーンイン制御信号に応じて、前記第1スイッチ回路をオフし、前記第2スイッチ回路をオンし、前記第2高レベル電圧の元の値への切り替えを示す前記バーンイン制御信号に応じて、前記第1スイッチ回路をオンし、前記第2スイッチ回路をオフし、前記バーンイン試験の終了を示す前記バーンイン制御信号に応じて、前記第1スイッチをオフすること
を特徴とする請求項1ないし請求項3のいずれか1記載の半導体集積回路。 - 複数のワード線とビット線に接続された複数のメモリセルと、
前記ワード線のいずれかに前記第1高レベル電圧を供給するとともに、前記バーンイン試験中に複数の前記ワード線に前記第1高レベル電圧を供給するワードデコーダと
を備え、
前記内部回路は、前記メモリセル内に形成され、前記メモリセルの記憶ノードを前記ビット線に接続するためにゲートが前記ワード線に接続されたトランスファトランジスタであること
を特徴とする請求項1ないし請求項4のいずれか1項記載の半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009170171A JP5304505B2 (ja) | 2009-07-21 | 2009-07-21 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009170171A JP5304505B2 (ja) | 2009-07-21 | 2009-07-21 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011028789A true JP2011028789A (ja) | 2011-02-10 |
JP5304505B2 JP5304505B2 (ja) | 2013-10-02 |
Family
ID=43637366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009170171A Expired - Fee Related JP5304505B2 (ja) | 2009-07-21 | 2009-07-21 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5304505B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05314796A (ja) * | 1992-05-08 | 1993-11-26 | Nec Corp | 半導体記憶装置 |
JPH0817183A (ja) * | 1993-11-29 | 1996-01-19 | Mitsubishi Electric Corp | 半導体回路及びmos−dram |
JPH08181598A (ja) * | 1994-12-27 | 1996-07-12 | Oki Electric Ind Co Ltd | 半導体装置 |
JP2000339981A (ja) * | 1999-05-26 | 2000-12-08 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
JP3732914B2 (ja) * | 1997-02-28 | 2006-01-11 | 株式会社ルネサステクノロジ | 半導体装置 |
JP4073708B2 (ja) * | 2001-07-25 | 2008-04-09 | 株式会社ルネサステクノロジ | 半導体集積回路 |
-
2009
- 2009-07-21 JP JP2009170171A patent/JP5304505B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05314796A (ja) * | 1992-05-08 | 1993-11-26 | Nec Corp | 半導体記憶装置 |
JPH0817183A (ja) * | 1993-11-29 | 1996-01-19 | Mitsubishi Electric Corp | 半導体回路及びmos−dram |
JPH08181598A (ja) * | 1994-12-27 | 1996-07-12 | Oki Electric Ind Co Ltd | 半導体装置 |
JP3732914B2 (ja) * | 1997-02-28 | 2006-01-11 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2000339981A (ja) * | 1999-05-26 | 2000-12-08 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
JP4073708B2 (ja) * | 2001-07-25 | 2008-04-09 | 株式会社ルネサステクノロジ | 半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
JP5304505B2 (ja) | 2013-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5343544B2 (ja) | 半導体メモリ、半導体装置およびシステム | |
JP5034379B2 (ja) | 半導体メモリおよびシステム | |
US6850453B2 (en) | Deep power down control circuit | |
KR100621554B1 (ko) | 반도체 메모리 장치 | |
JPWO2005124786A1 (ja) | 半導体メモリ | |
JP5303985B2 (ja) | 半導体記憶装置、半導体記憶装置の動作方法およびメモリシステム | |
JP2003217280A (ja) | 半導体記憶装置 | |
US7688659B2 (en) | Semiconductor memory capable of testing a failure before programming a fuse circuit and method thereof | |
JP2010061703A (ja) | 半導体メモリ | |
CN115810372A (zh) | 用于单端感测放大器的设备及方法 | |
JP2011009496A (ja) | 半導体装置 | |
US9076503B2 (en) | Semiconductor device | |
JP2004152363A (ja) | 半導体記憶装置 | |
JP5343540B2 (ja) | 半導体デバイスおよびシステム | |
KR100438237B1 (ko) | 테스트 회로를 갖는 반도체 집적 회로 | |
JP2010267304A (ja) | 半導体メモリおよびシステム | |
US20050105372A1 (en) | Semiconductor memory | |
JP5304505B2 (ja) | 半導体集積回路 | |
US7606109B2 (en) | Word line driving circuit and semiconductor device using the same | |
JP5195393B2 (ja) | 半導体メモリ、半導体メモリの製造方法および半導体メモリの試験方法 | |
JP2010211892A (ja) | 半導体装置 | |
JP5157584B2 (ja) | 半導体記憶装置、半導体記憶装置の製造方法およびシステム | |
US20150213876A1 (en) | Semiconductor device with floating body structure | |
WO2004079745A1 (ja) | 半導体メモリおよびダイナミックメモリセルの電荷蓄積方法 | |
JPH11306795A (ja) | 半導体メモリの試験方法および半導体メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120405 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130507 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130610 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5304505 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |