JP2011014346A - Method and device for manufacturing light-emitting panel - Google Patents

Method and device for manufacturing light-emitting panel Download PDF

Info

Publication number
JP2011014346A
JP2011014346A JP2009156801A JP2009156801A JP2011014346A JP 2011014346 A JP2011014346 A JP 2011014346A JP 2009156801 A JP2009156801 A JP 2009156801A JP 2009156801 A JP2009156801 A JP 2009156801A JP 2011014346 A JP2011014346 A JP 2011014346A
Authority
JP
Japan
Prior art keywords
region
mask
substrate
electrode
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009156801A
Other languages
Japanese (ja)
Other versions
JP5381414B2 (en
Inventor
Takashi Kizu
貴志 木津
Minoru Kumagai
稔 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2009156801A priority Critical patent/JP5381414B2/en
Publication of JP2011014346A publication Critical patent/JP2011014346A/en
Application granted granted Critical
Publication of JP5381414B2 publication Critical patent/JP5381414B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce film-forming defects of a carrier transport layer.SOLUTION: A mask M has an opening 31 of which a coating region R1 is exposed, a frame 32 to cover a non-coating region R2, and a slope 33 which inclines on the opening 31 side in the frame 32 and toward the lower part on the opening 31 side from the upper part of the frame 32. The frame 32 of the mask M is arranged superposed in the non-coating region R2 of a substrate 10, and a liquid body L is coated by a nozzle print method, in which a nozzle N is moved relatively, from the coating region R1 in the opening 31 of the mask M toward the slope 33 of the frame 32 and from the slope 33 of the frame 32 toward the coating region R1 in the opening 31. Thereby, generation of meniscus of the liquid body L at the boundary of the coating region R1 and the non-coating region R2 is suppressed, and defects of film-forming of the carrier transport layer are reduced.

Description

本発明は、発光パネルの製造方法及び発光パネルの製造装置に関する。   The present invention relates to a light emitting panel manufacturing method and a light emitting panel manufacturing apparatus.

従来、EL(Electro Luminescence)パネルに用いられるEL素子の製造プロセスにおいて、キャリア輸送層を成膜する工程として、ガラス基板上に設けられた画素電極(陽極)を囲むように形成された隔壁間の溝に、ノズルを通じて液体状のEL材料液を流し込んで塗布するノズルプリント方式の技術が知られている。塗布されたEL材料液を乾燥させて成膜したキャリア輸送層上に対向電極(陰極)を設けることでEL素子が製造され、このEL材料が塗布された塗布領域がELパネルの発光領域となる。
このELパネルにおけるガラス基板上の発光領域の周囲には、各種配線が設けられる領域や、ガラス基板の上面を被覆する封止基板を配設するための領域である、EL材料液を塗布しない非塗布領域がある。
そして、この非塗布領域にEL材料液が付着してしまわないようにマスクで覆い、そのマスクを介してEL材料液を塗布する技術が知られている(例えば、特許文献1参照。)。
Conventionally, in the manufacturing process of an EL element used for an EL (Electro Luminescence) panel, as a step of forming a carrier transport layer, a partition between barrier ribs formed so as to surround a pixel electrode (anode) provided on a glass substrate. A nozzle printing technique is known in which a liquid EL material liquid is poured into a groove through a nozzle and applied. An EL element is manufactured by providing a counter electrode (cathode) on a carrier transport layer formed by drying the applied EL material liquid and forming a film, and a coating area where the EL material is applied becomes a light emitting area of the EL panel. .
In this EL panel, around the light emitting region on the glass substrate, an area where various wirings are provided and a region where a sealing substrate covering the upper surface of the glass substrate is disposed is not coated with an EL material liquid. There is a coating area.
A technique is known in which the EL material liquid is covered with a mask so as not to adhere to the non-application area, and the EL material liquid is applied through the mask (see, for example, Patent Document 1).

特開2001−297876号公報JP 2001-297876 A

しかしながら、上記特許文献1の場合、ガラス基板10a上の非塗布領域にマスクMaを配することで、塗布領域に選択的にEL材料液Lを塗布し、キャリア輸送層を成膜することが可能になるものの、図16(a)に示すように、塗布領域と非塗布領域との間において、塗布領域に塗布されたEL材料液LとマスクMaの側面との界面(境界部分)に、表面張力によってEL材料液LのメニスカスLmが発生してしまうことがある。
このメニスカスLmがマスクMaを外した後もそのまま残り乾燥してしまうと、図16(b)に示すように、そのメニスカスLm部分が上方に突出した段差となって、キャリア輸送層の成膜不良となってしまうこととなる。そして、メニスカスLmによる尖った段差は、キャリア輸送層上に形成する対向電極を断線させてしまうことがあるという問題があった。
However, in the case of the above-mentioned Patent Document 1, it is possible to selectively apply the EL material liquid L to the application region and form the carrier transport layer by arranging the mask Ma in the non-application region on the glass substrate 10a. However, as shown in FIG. 16 (a), the surface of the EL material liquid L applied to the application region and the side surface of the mask Ma between the application region and the non-application region The meniscus Lm of the EL material liquid L may be generated due to the tension.
If the meniscus Lm remains after the mask Ma is removed and dried, as shown in FIG. 16B, the meniscus Lm becomes a step projecting upward, resulting in poor film formation of the carrier transport layer. Will end up. And the sharp level | step difference by the meniscus Lm had the problem that the counter electrode formed on a carrier transport layer might be disconnected.

そこで、本発明の課題は、キャリア輸送層の成膜不良を低減することである。   Therefore, an object of the present invention is to reduce film formation defects in the carrier transport layer.

以上の課題を解決するため、本発明の一の態様は、
基板の一方の面の中央側となる第一領域と、前記第一領域の周囲となる第二領域と、を有し、前記第一領域に、第一電極と、前記第一電極を被覆するキャリア輸送層と、前記キャリア輸送層を被覆する第二電極とが形成される発光パネルの製造方法において、
前記第一領域が露出する開口部と、前記第二領域を下面で覆う枠部とを備え、前記枠部の上面から前記枠部における前記開口部側である前記下面に向けて傾斜する斜面を有するマスクの前記枠部を前記第二領域に重ねて配し、
前記マスクが配された前記基板に対してノズルを相対的に移動させながら、前記ノズルから前記キャリア輸送層となる材料が溶媒に溶解または分散された液状体を流し出し、前記液状体を、前記開口部内の前記第一領域と前記マスクの前記枠部の前記斜面とに亘って塗布する塗布工程を備えることを特徴としている。
好ましくは、前記塗布工程において、
前記ノズルを一の方向の正方向に相対移動させつつ、前記基板の前記第一領域から前記マスクの前記枠部の前記斜面上にかけて前記液状体を塗布し、次いで、前記ノズルが前記枠部に対応する位置で、前記ノズルを前記一の方向と交差する方向に相対移動させた後、前記ノズルを前記一の方向の逆方向に相対移動させつつ、前記マスクの前記枠部の前記斜面上から前記基板の前記第一領域にかけて前記液状体を塗布する。
In order to solve the above problems, one aspect of the present invention provides:
A first region that is a central side of one surface of the substrate; and a second region that surrounds the first region, and the first region covers the first electrode and the first electrode. In the method for manufacturing a light-emitting panel in which a carrier transport layer and a second electrode covering the carrier transport layer are formed,
An inclined surface that includes an opening from which the first region is exposed and a frame that covers the second region with a lower surface, and is inclined from the upper surface of the frame toward the lower surface on the opening side of the frame. Arranging the frame portion of the mask to overlap the second region,
While moving the nozzle relative to the substrate on which the mask is disposed, the liquid material in which the material serving as the carrier transport layer is dissolved or dispersed in the solvent is poured out from the nozzle, and the liquid material, It is characterized by comprising a coating step of coating over the first region in the opening and the slope of the frame portion of the mask.
Preferably, in the coating step,
The liquid material is applied from the first region of the substrate to the slope of the frame portion of the mask while the nozzle is relatively moved in the positive direction of one direction, and then the nozzle is applied to the frame portion. At a corresponding position, the nozzle is relatively moved in a direction intersecting the one direction, and then the nozzle is relatively moved in a direction opposite to the one direction, from above the inclined surface of the frame portion of the mask. The liquid material is applied over the first region of the substrate.

また、本発明の他の態様は、
基板の一方の面の中央側となる第一領域と、前記第一領域の周囲となる第二領域と、を有し、前記第一領域に、第一電極と、一の方向に延在する複数の隔壁と、前記隔壁間で一の方向に延在する凹部で前記第一電極を被覆するキャリア輸送層と、前記キャリア輸送層を被覆する第二電極とを備える発光パネルの製造装置であって、
前記第一領域が露出する開口部と、前記第二領域を下面で覆う枠部とを備え、前記枠部の上面から前記枠部における前記開口部側である前記下面に向けて傾斜する斜面を有するマスクと、
前記斜面の傾斜方向を前記一の方向と一致させて、前記枠部を前記第二領域に重ねるように前記マスクが配された前記基板に対して相対的に移動しながら、前記キャリア輸送層となる材料が溶媒に溶解または分散された液状体を流し出し、前記液状体を塗布するノズルと、
を備えることを特徴としている。
好ましくは、前記斜面は、前記ノズルが一の方向の正方向または逆方向に相対移動して、前記基板の前記第一領域から前記マスクの前記枠部の上面に前記液状体を塗布する際と、前記マスクの前記枠部の上面から前記基板の前記第一領域に前記液状体を塗布する際に、そのノズルが通過する前記枠部の縁の上面側に形成されている。
また、好ましくは、前記枠部には、前記マスクが前記基板に配される向きに対応して、前記開口部内の前記第一領域に設けられた前記隔壁間の凹部の幅に相当する幅を有し、前記一の方向に延在して前記凹部と連続する溝部が形成されている。
また、好ましくは、前記斜面には、前記傾斜方向と交差する方向に延在する交差溝部が形成されている。
Another aspect of the present invention is as follows:
A first region which is a central side of one surface of the substrate, and a second region which is the periphery of the first region, and the first region extends in one direction in the first region. An apparatus for manufacturing a light-emitting panel, comprising: a plurality of partition walls; a carrier transport layer that covers the first electrode with a recess extending in one direction between the partition walls; and a second electrode that covers the carrier transport layer. And
An inclined surface that includes an opening from which the first region is exposed and a frame that covers the second region with a lower surface, and is inclined from the upper surface of the frame toward the lower surface on the opening side of the frame. Having a mask;
While moving relative to the substrate on which the mask is arranged so that the inclined direction of the inclined surface coincides with the one direction and the frame portion overlaps the second region, Pouring out a liquid material in which the material is dissolved or dispersed in a solvent and applying the liquid material;
It is characterized by having.
Preferably, the inclined surface applies the liquid material from the first region of the substrate to the upper surface of the frame portion of the mask when the nozzle is relatively moved in the forward or reverse direction of one direction. When the liquid material is applied to the first region of the substrate from the upper surface of the frame portion of the mask, it is formed on the upper surface side of the edge of the frame portion through which the nozzle passes.
Preferably, the frame portion has a width corresponding to the width of the recess between the partition walls provided in the first region in the opening, corresponding to the direction in which the mask is disposed on the substrate. And a groove portion extending in the one direction and continuing to the concave portion is formed.
Preferably, an intersecting groove portion extending in a direction intersecting with the tilt direction is formed on the slope.

本発明によれば、キャリア輸送層の成膜不良を低減することができる。   According to the present invention, film formation defects in the carrier transport layer can be reduced.

ELパネルの画素の配置構成を示す平面図である。It is a top view which shows the arrangement configuration of the pixel of an EL panel. ELパネルの概略構成を示す平面図である。It is a top view which shows schematic structure of EL panel. ELパネルの1画素に相当する回路を示した回路図である。It is a circuit diagram showing a circuit corresponding to one pixel of an EL panel. ELパネルの1画素を示した平面図である。It is the top view which showed 1 pixel of EL panel. 図4のV−V線に沿った面の矢視断面図である。It is arrow sectional drawing of the surface along the VV line of FIG. ELパネルのバンク間に露出する画素電極を示す断面図である。It is sectional drawing which shows the pixel electrode exposed between the banks of EL panel. 基板上に配するマスクを示す斜視図である。It is a perspective view which shows the mask distribute | arranged on a board | substrate. 基板上にマスクを配し、ノズルを通じて液状体を塗布する塗布工程を示す平面図である。It is a top view which shows the application | coating process which arrange | positions a mask on a board | substrate and applies a liquid body through a nozzle. 図8のIX−IX線に沿った断面図で塗布工程を示す説明図である。It is explanatory drawing which shows an application | coating process with sectional drawing along the IX-IX line of FIG. ELパネルのバンク間の画素電極上に形成されたキャリア輸送層を示す断面図である。It is sectional drawing which shows the carrier transport layer formed on the pixel electrode between the banks of EL panel. 溝部が形成されたマスクを用いる塗布工程を示す平面図である。It is a top view which shows the application | coating process using the mask in which the groove part was formed. 溝部と交差溝部が形成されたマスクを用いる塗布工程を示す平面図(a)と、そのb−b線に沿った断面図で塗布工程を示す説明図(b)である。It is the top view (a) which shows the application | coating process using the mask in which the groove part and the crossing groove part were formed, and explanatory drawing (b) which shows an application | coating process with sectional drawing along the bb line. 表示パネルにELパネルが適用された携帯電話機の一例を示す正面図である。It is a front view which shows an example of the mobile telephone by which EL panel was applied to the display panel. 表示パネルにELパネルが適用されたデジタルカメラの一例を示す正面側斜視図(a)と、後面側斜視図(b)である。They are the front side perspective view (a) which shows an example of the digital camera with which the EL panel was applied to the display panel, and a rear side perspective view (b). 表示パネルにELパネルが適用されたパーソナルコンピュータの一例を示す斜視図である。It is a perspective view which shows an example of the personal computer by which EL panel was applied to the display panel. 従来のマスクを用いた塗布工程を示す説明図(a)と、従来の塗布工程で発生したメニスカスを示す説明図(b)である。It is explanatory drawing (a) which shows the application | coating process using the conventional mask, and explanatory drawing (b) which shows the meniscus which generate | occur | produced in the conventional application | coating process.

以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。   Hereinafter, preferred embodiments for carrying out the present invention will be described with reference to the drawings. However, although various technically preferable limitations for implementing the present invention are given to the embodiments described below, the scope of the invention is not limited to the following embodiments and illustrated examples.

図1は、発光パネルであるELパネル1における複数の画素Pの配置構成を示す平面図であり、図2は、ELパネル1の概略構成を示す平面図である。   FIG. 1 is a plan view illustrating an arrangement configuration of a plurality of pixels P in an EL panel 1 that is a light-emitting panel, and FIG. 2 is a plan view illustrating a schematic configuration of the EL panel 1.

図1、図2に示すように、ELパネル1には、R(赤),G(緑),B(青)をそれぞれ発光する複数の画素Pが所定のパターンでマトリクス状に配置されている。
このELパネル1には、複数の走査線2が行方向に沿って互いに略平行となるよう配列され、複数の信号線3が平面視して走査線2と略直交するよう列方向に沿って互いに略平行となるよう配列されている。また、隣り合う走査線2の間において電圧供給線4が走査線2に沿って設けられている。そして、これら各走査線2と隣接する二本の信号線3と各電圧供給線4とによって囲われる範囲が、画素Pに相当する。ここでは、R(赤)を発光する複数の画素P,G(緑)を発光する複数の画素P、B(青)を発光する複数の画素Pが、それぞれ信号線3の配列方向に沿って並んで配列され、且つ走査線2の配列方向に沿ってR(赤)を発光する画素P,G(緑)を発光する画素P,B(青)を発光する画素Pの順に配列されている。
また、ELパネル1には、信号線3に沿う方向に延在する隔壁である複数のバンク13が設けられている。このバンク13によって挟まれた範囲に所定のキャリア輸送層(後述する正孔注入層8b、発光層8c)が設けられて、画素Pの発光領域となる。つまり、このバンク13が、R(赤),G(緑),B(青)の各色毎に画素Pを仕切っている。なお、キャリア輸送層とは、電圧が印加されることによって正孔又は電子を輸送する層である。
As shown in FIGS. 1 and 2, in the EL panel 1, a plurality of pixels P that respectively emit R (red), G (green), and B (blue) are arranged in a matrix with a predetermined pattern. .
In the EL panel 1, a plurality of scanning lines 2 are arranged so as to be substantially parallel to each other along the row direction, and the plurality of signal lines 3 are arranged along the column direction so as to be substantially orthogonal to the scanning lines 2 in plan view. They are arranged so as to be substantially parallel to each other. A voltage supply line 4 is provided along the scanning line 2 between the adjacent scanning lines 2. A range surrounded by the two signal lines 3 adjacent to the scanning lines 2 and the voltage supply lines 4 corresponds to the pixel P. Here, a plurality of pixels P that emit R (red), a plurality of pixels P that emit G (green), and a plurality of pixels P that emit B (blue), respectively, along the arrangement direction of the signal lines 3. The pixels P are arranged side by side, and are arranged in the order of the pixels P that emit R (red), the pixels P that emit G (green), and the pixels P that emit B (blue) along the arrangement direction of the scanning lines 2. .
Further, the EL panel 1 is provided with a plurality of banks 13 which are partition walls extending in a direction along the signal line 3. Predetermined carrier transport layers (a hole injection layer 8b and a light emitting layer 8c described later) are provided in a range sandwiched between the banks 13 and become a light emitting region of the pixel P. That is, the bank 13 partitions the pixel P for each color of R (red), G (green), and B (blue). The carrier transport layer is a layer that transports holes or electrons when a voltage is applied.

図3は、アクティブマトリクス駆動方式で動作するELパネル1の1画素に相当する回路を示した回路図である。   FIG. 3 is a circuit diagram showing a circuit corresponding to one pixel of the EL panel 1 operating in the active matrix driving method.

図3に示すように、ELパネル1には、走査線2と、走査線2と交差する信号線3と、走査線2に沿う電圧供給線4とが設けられており、このELパネル1の1画素Pにつき、薄膜トランジスタであるスイッチトランジスタ5と、薄膜トランジスタである駆動トランジスタ6と、キャパシタ7と、EL素子8とが設けられている。   As shown in FIG. 3, the EL panel 1 is provided with a scanning line 2, a signal line 3 intersecting with the scanning line 2, and a voltage supply line 4 along the scanning line 2. For each pixel P, a switch transistor 5 that is a thin film transistor, a drive transistor 6 that is a thin film transistor, a capacitor 7, and an EL element 8 are provided.

各画素Pにおいては、スイッチトランジスタ5のゲートが走査線2に接続され、スイッチトランジスタ5のドレインとソースのうちの一方が信号線3に接続され、スイッチトランジスタ5のドレインとソースのうちの他方がキャパシタ7の一方の電極及び駆動トランジスタ6のゲートに接続されている。駆動トランジスタ6のソースとドレインのうちの一方が電圧供給線4に接続され、駆動トランジスタ6のソースとドレインのうち他方がキャパシタ7の他方の電極及びEL素子8のアノードに接続されている。なお、全ての画素PのEL素子8のカソードは、一定電圧Vcomに保たれている(例えば、接地されている)。   In each pixel P, the gate of the switch transistor 5 is connected to the scanning line 2, one of the drain and source of the switch transistor 5 is connected to the signal line 3, and the other of the drain and source of the switch transistor 5 is It is connected to one electrode of the capacitor 7 and the gate of the driving transistor 6. One of the source and drain of the driving transistor 6 is connected to the voltage supply line 4, and the other of the source and drain of the driving transistor 6 is connected to the other electrode of the capacitor 7 and the anode of the EL element 8. Note that the cathodes of the EL elements 8 of all the pixels P are kept at a constant voltage Vcom (for example, grounded).

また、このELパネル1の周囲において各走査線2が走査ドライバに接続され、各電圧供給線4が一定電圧源又は適宜電圧信号を出力するドライバに接続され、各信号線3がデータドライバに接続され、これらドライバによってELパネル1がアクティブマトリクス駆動方式で駆動される。電圧供給線4には、一定電圧源又はドライバによって所定の電力が供給される。   Further, in the periphery of the EL panel 1, each scanning line 2 is connected to a scanning driver, each voltage supply line 4 is connected to a constant voltage source or a driver that outputs an appropriate voltage signal, and each signal line 3 is connected to a data driver. The EL panel 1 is driven by these drivers by an active matrix driving method. The voltage supply line 4 is supplied with predetermined power by a constant voltage source or a driver.

次に、ELパネル1と、その画素Pの回路構造について、図4、図5を用いて説明する。ここで、図4は、ELパネル1の1画素Pに相当する平面図であり、図5は、図4のV−V線に沿った面の矢視断面図である。なお、図4においては、電極及び配線を主に示す。   Next, the circuit structure of the EL panel 1 and the pixel P will be described with reference to FIGS. Here, FIG. 4 is a plan view corresponding to one pixel P of the EL panel 1, and FIG. 5 is a cross-sectional view taken along the line VV of FIG. In FIG. 4, electrodes and wiring are mainly shown.

図4に示すように、スイッチトランジスタ5及び駆動トランジスタ6は、信号線3に沿うように配列され、スイッチトランジスタ5の近傍にキャパシタ7が配置され、駆動トランジスタ6の近傍にEL素子8が配置されている。また、走査線2と電圧供給線4の間に、スイッチトランジスタ5、駆動トランジスタ6、キャパシタ7及びEL素子8が配置されている。   As shown in FIG. 4, the switch transistor 5 and the drive transistor 6 are arranged along the signal line 3, the capacitor 7 is disposed in the vicinity of the switch transistor 5, and the EL element 8 is disposed in the vicinity of the drive transistor 6. ing. Further, a switch transistor 5, a drive transistor 6, a capacitor 7, and an EL element 8 are disposed between the scanning line 2 and the voltage supply line 4.

駆動トランジスタ6は、図5に示すように、ゲート電極6a、半導体膜6b、チャネル保護膜6d、不純物半導体膜6f,6g、ドレイン電極6h、ソース電極6i等を有するものである。
また、スイッチトランジスタ5は、以下に詳述する駆動トランジスタ6と同様の薄膜トランジスタであって、ゲート電極5a、半導体膜、チャネル保護膜、不純物半導体膜、ドレイン電極5h、ソース電極5i等を有するものであるので、その詳細については省略する。
なお、図4、図5に示すように、基板10上の一面にゲート絶縁膜となる層間絶縁膜11が成膜されており、その層間絶縁膜11の上に層間絶縁膜12が成膜されている。信号線3は層間絶縁膜11と基板10との間に形成され、走査線2及び電圧供給線4は層間絶縁膜11と層間絶縁膜12との間に形成されている。
As shown in FIG. 5, the drive transistor 6 includes a gate electrode 6a, a semiconductor film 6b, a channel protective film 6d, impurity semiconductor films 6f and 6g, a drain electrode 6h, a source electrode 6i, and the like.
The switch transistor 5 is a thin film transistor similar to the drive transistor 6 described in detail below, and includes a gate electrode 5a, a semiconductor film, a channel protective film, an impurity semiconductor film, a drain electrode 5h, a source electrode 5i, and the like. Details are omitted here.
As shown in FIGS. 4 and 5, an interlayer insulating film 11 serving as a gate insulating film is formed on one surface of the substrate 10, and an interlayer insulating film 12 is formed on the interlayer insulating film 11. ing. The signal line 3 is formed between the interlayer insulating film 11 and the substrate 10, and the scanning line 2 and the voltage supply line 4 are formed between the interlayer insulating film 11 and the interlayer insulating film 12.

ゲート電極6aは、基板10と層間絶縁膜11の間に形成されている。このゲート電極6aは、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜又はAlTiNd合金膜からなる。また、ゲート電極6aの上に絶縁性の層間絶縁膜11が成膜されており、その層間絶縁膜11によってゲート電極6aが被覆されている。
層間絶縁膜11は、例えば、シリコン窒化物又はシリコン酸化物からなる。この層間絶縁膜11上であってゲート電極6aに対応する位置に真性な半導体膜6bが形成されており、半導体膜6bが層間絶縁膜11を挟んでゲート電極6aと相対している。
半導体膜6bは、例えば、アモルファスシリコン又は多結晶シリコンからなり、この半導体膜6bにチャネルが形成される。また、半導体膜6bの中央部上には、絶縁性のチャネル保護膜6dが形成されている。このチャネル保護膜6dは、例えば、シリコン窒化物又はシリコン酸化物からなる。
また、半導体膜6bの一端部の上には、不純物半導体膜6fが一部チャネル保護膜6dに重なるようにして形成されており、半導体膜6bの他端部の上には、不純物半導体膜6gが一部チャネル保護膜6dに重なるようにして形成されている。そして、不純物半導体膜6f,6gはそれぞれ半導体膜6bの両端側に互いに離間して形成されている。なお、不純物半導体膜6f,6gはn型半導体であるが、これに限らず、p型半導体であってもよい。
不純物半導体膜6fの上には、ドレイン電極6hが形成されている。不純物半導体膜6gの上には、ソース電極6iが形成されている。ドレイン電極6h,ソース電極6iは、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜又はAlTiNd合金膜からなる。
チャネル保護膜6d、ドレイン電極6h及びソース電極6iの上には、保護膜となる絶縁性の層間絶縁膜12が成膜され、チャネル保護膜6d、ドレイン電極6h及びソース電極6iが層間絶縁膜12によって被覆されている。そして、駆動トランジスタ6は、層間絶縁膜12によって覆われるようになっている。層間絶縁膜12は、例えば、厚さが100nm〜200nm窒化シリコン又は酸化シリコンからなる。
The gate electrode 6 a is formed between the substrate 10 and the interlayer insulating film 11. The gate electrode 6a is made of, for example, a Cr film, an Al film, a Cr / Al laminated film, an AlTi alloy film, or an AlTiNd alloy film. In addition, an insulating interlayer insulating film 11 is formed on the gate electrode 6a, and the gate electrode 6a is covered with the interlayer insulating film 11.
The interlayer insulating film 11 is made of, for example, silicon nitride or silicon oxide. An intrinsic semiconductor film 6b is formed on the interlayer insulating film 11 at a position corresponding to the gate electrode 6a, and the semiconductor film 6b is opposed to the gate electrode 6a with the interlayer insulating film 11 interposed therebetween.
The semiconductor film 6b is made of, for example, amorphous silicon or polycrystalline silicon, and a channel is formed in the semiconductor film 6b. An insulating channel protective film 6d is formed on the central portion of the semiconductor film 6b. The channel protective film 6d is made of, for example, silicon nitride or silicon oxide.
An impurity semiconductor film 6f is formed on one end portion of the semiconductor film 6b so as to partially overlap the channel protective film 6d, and the impurity semiconductor film 6g is formed on the other end portion of the semiconductor film 6b. Is partially overlapped with the channel protective film 6d. The impurity semiconductor films 6f and 6g are formed on both ends of the semiconductor film 6b so as to be separated from each other. The impurity semiconductor films 6f and 6g are n-type semiconductors, but are not limited thereto, and may be p-type semiconductors.
A drain electrode 6h is formed on the impurity semiconductor film 6f. A source electrode 6i is formed on the impurity semiconductor film 6g. The drain electrode 6h and the source electrode 6i are made of, for example, a Cr film, an Al film, a Cr / Al laminated film, an AlTi alloy film, or an AlTiNd alloy film.
An insulating interlayer insulating film 12 serving as a protective film is formed on the channel protective film 6d, the drain electrode 6h, and the source electrode 6i, and the channel protective film 6d, the drain electrode 6h, and the source electrode 6i are formed on the interlayer insulating film 12. It is covered by. The drive transistor 6 is covered with an interlayer insulating film 12. The interlayer insulating film 12 is made of, for example, silicon nitride or silicon oxide having a thickness of 100 nm to 200 nm.

キャパシタ7は、駆動トランジスタ6のゲート電極6aとソース電極6iとの間に接続されており、図4に示すように、基板10と層間絶縁膜11との間に一方の電極7aが形成され、層間絶縁膜11と層間絶縁膜12との間に他方の電極7bが形成され、電極7aと電極7bが誘電体である層間絶縁膜11を挟んで相対している。   The capacitor 7 is connected between the gate electrode 6a and the source electrode 6i of the driving transistor 6, and as shown in FIG. 4, one electrode 7a is formed between the substrate 10 and the interlayer insulating film 11, The other electrode 7b is formed between the interlayer insulating film 11 and the interlayer insulating film 12, and the electrodes 7a and 7b are opposed to each other with the interlayer insulating film 11 as a dielectric interposed therebetween.

なお、信号線3、キャパシタ7の電極7a、スイッチトランジスタ5のゲート電極5a及び駆動トランジスタ6のゲート電極6aは、基板10に一面に成膜された導電膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで一括して形成されたものである。
また、走査線2、電圧供給線4、キャパシタ7の電極7b、スイッチトランジスタ5のドレイン電極5h,ソース電極5i及び駆動トランジスタ6のドレイン電極6h,ソース電極6iは、層間絶縁膜11に一面に成膜された導電膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで形成されたものである。
Note that the signal line 3, the electrode 7a of the capacitor 7, the gate electrode 5a of the switch transistor 5, and the gate electrode 6a of the drive transistor 6 are formed by forming a conductive film formed over the substrate 10 by a photolithography method, an etching method, or the like. It is formed at a time by processing.
The scanning line 2, the voltage supply line 4, the electrode 7 b of the capacitor 7, the drain electrode 5 h and source electrode 5 i of the switch transistor 5, and the drain electrode 6 h and source electrode 6 i of the driving transistor 6 are formed on the interlayer insulating film 11. The formed conductive film is formed by shape processing by a photolithography method, an etching method, or the like.

また、層間絶縁膜11には、ゲート電極5aと走査線2とが重なる領域にコンタクトホール11aが形成され、ドレイン電極5hと信号線3とが重なる領域にコンタクトホール11bが形成され、ゲート電極6aとソース電極5iとが重なる領域にコンタクトホール11cが形成されており、コンタクトホール11a〜11c内にコンタクトプラグ20a〜20cがそれぞれ埋め込まれている。コンタクトプラグ20aによってスイッチトランジスタ5のゲート電極5aと走査線2が電気的に導通し、コンタクトプラグ20bによってスイッチトランジスタ5のドレイン電極5hと信号線3が電気的に導通し、コンタクトプラグ20cによってスイッチトランジスタ5のソース電極5iとキャパシタ7の電極7aが電気的に導通するとともにスイッチトランジスタ5のソース電極5iと駆動トランジスタ6のゲート電極6aが電気的に導通する。コンタクトプラグ20a〜20cを介することなく、走査線2が直接ゲート電極5aと接触し、ドレイン電極5hが信号線3と接触し、ソース電極5iがゲート電極6aと接触してもよい。
なお、駆動トランジスタ6のゲート電極6aがキャパシタ7の電極7aに一体に連なっており、駆動トランジスタ6のドレイン電極6hが電圧供給線4に一体に連なっており、駆動トランジスタ6のソース電極6iがキャパシタ7の電極7bに一体に連なっている。
In the interlayer insulating film 11, a contact hole 11a is formed in a region where the gate electrode 5a and the scanning line 2 overlap, and a contact hole 11b is formed in a region where the drain electrode 5h and the signal line 3 overlap, and the gate electrode 6a. A contact hole 11c is formed in a region where the source electrode 5i overlaps, and contact plugs 20a to 20c are embedded in the contact holes 11a to 11c, respectively. The contact plug 20a electrically connects the gate electrode 5a of the switch transistor 5 and the scanning line 2, the contact plug 20b electrically connects the drain electrode 5h of the switch transistor 5 and the signal line 3, and the contact plug 20c electrically connects the switch transistor. 5 source electrode 5i and capacitor 7 electrode 7a are electrically connected, and source electrode 5i of switch transistor 5 and gate electrode 6a of drive transistor 6 are electrically connected. The scanning line 2 may be in direct contact with the gate electrode 5a, the drain electrode 5h may be in contact with the signal line 3, and the source electrode 5i may be in contact with the gate electrode 6a without using the contact plugs 20a to 20c.
The gate electrode 6a of the driving transistor 6 is integrally connected to the electrode 7a of the capacitor 7, the drain electrode 6h of the driving transistor 6 is integrally connected to the voltage supply line 4, and the source electrode 6i of the driving transistor 6 is connected to the capacitor. 7 is integrally connected to the electrode 7b.

画素電極8aは、層間絶縁膜11を介して基板10上に設けられており、画素Pごとに独立して形成されている。この画素電極8aは透明電極であって、例えば、錫ドープ酸化インジウム(ITO)、亜鉛ドープ酸化インジウム、酸化インジウム(In23)、酸化スズ(SnO2)、酸化亜鉛(ZnO)又はカドミウム−錫酸化物(CTO)からなる。なお、画素電極8aは一部、駆動トランジスタ6のソース電極6iに重なり、画素電極8aとソース電極6iが接続している。
そして、図4、図5に示すように、層間絶縁膜12が、走査線2、信号線3、電圧供給線4、スイッチトランジスタ5、駆動トランジスタ6、画素電極8aの周縁部、キャパシタ7の電極7b及び層間絶縁膜11を覆うように形成されている。
層間絶縁膜12には、各画素電極8aの中央部が露出するように開口部12aが形成されており、この層間絶縁膜12は、平面視して格子状に形成されている。
The pixel electrode 8 a is provided on the substrate 10 via the interlayer insulating film 11 and is formed independently for each pixel P. The pixel electrode 8a is a transparent electrode, for example, tin-doped indium oxide (ITO), zinc-doped indium oxide, indium oxide (In 2 O 3 ), tin oxide (SnO 2 ), zinc oxide (ZnO), or cadmium − It consists of tin oxide (CTO). The pixel electrode 8a partially overlaps the source electrode 6i of the driving transistor 6, and the pixel electrode 8a and the source electrode 6i are connected.
4 and 5, the interlayer insulating film 12 includes the scanning line 2, the signal line 3, the voltage supply line 4, the switch transistor 5, the driving transistor 6, the peripheral portion of the pixel electrode 8a, and the electrode of the capacitor 7. 7b and the interlayer insulating film 11 are formed.
An opening 12a is formed in the interlayer insulating film 12 so that the central portion of each pixel electrode 8a is exposed. The interlayer insulating film 12 is formed in a lattice shape in plan view.

バンク13は、図4、図5に示すように、信号線3に沿う一の方向に延在し、層間絶縁膜12を介してスイッチトランジスタ5や駆動トランジスタ6を覆う位置に並列されて、平面視して縞状に形成されている。
このバンク13の側壁13aは、層間絶縁膜12の開口部12aより内側に位置し、対向する側壁13a間に画素電極8aの中央側が露出するようになっている。
そして、バンク13は、後述する正孔注入層8bや発光層8cを湿式法により形成するに際して、正孔注入層8bや発光層8cとなる材料が溶媒に溶解または分散された液状体が隣接する画素Pに滲み出ないようにする隔壁として機能する。なお、並列するバンク13において対向する側壁13a間が凹部13bとなり、その凹部13bにおける画素電極8a上に液状体が塗布されるようになる。この凹部13bは、バンク13と同様に一の方向に延在する。
As shown in FIGS. 4 and 5, the bank 13 extends in one direction along the signal line 3, and is parallel to the position covering the switch transistor 5 and the drive transistor 6 via the interlayer insulating film 12. It is formed in stripes as viewed.
The side wall 13a of the bank 13 is located inside the opening 12a of the interlayer insulating film 12, and the center side of the pixel electrode 8a is exposed between the opposing side walls 13a.
In the bank 13, when a hole injection layer 8b or a light emitting layer 8c described later is formed by a wet method, a liquid material in which a material for forming the hole injection layer 8b or the light emitting layer 8c is dissolved or dispersed in a solvent is adjacent. It functions as a partition wall that prevents the pixel P from bleeding. In addition, between the side walls 13a facing each other in the banks 13 arranged in parallel, a recess 13b is formed, and a liquid material is applied on the pixel electrode 8a in the recess 13b. The recess 13b extends in one direction like the bank 13.

EL素子8は、図4、図5に示すように、アノードとなる第一電極としての画素電極8aと、画素電極8aの上に形成された化合物膜である正孔注入層8bと、正孔注入層8bの上に形成された化合物膜である発光層8cと、発光層8cの上に形成された第二電極としての対向電極8dとを備えている。対向電極8dは全画素Pに共通の単一電極であって、全画素Pに連続して形成されている。   As shown in FIGS. 4 and 5, the EL element 8 includes a pixel electrode 8a as a first electrode serving as an anode, a hole injection layer 8b that is a compound film formed on the pixel electrode 8a, and a hole. A light emitting layer 8c, which is a compound film formed on the injection layer 8b, and a counter electrode 8d as a second electrode formed on the light emitting layer 8c are provided. The counter electrode 8d is a single electrode common to all the pixels P, and is continuously formed in all the pixels P.

正孔注入層8bは、例えば、導電性高分子であるPEDOT(poly(ethylenedioxy)thiophene;ポリエチレンジオキシチオフェン)及びドーパントであるPSS(polystyrene sulfonate;ポリスチレンスルホン酸)からなるキャリア輸送層であって、画素電極8aから発光層8cに向けて正孔を注入する層である。
発光層8cは、画素P毎にR(赤),G(緑),B(青)のいずれかを発光する材料を含み、例えば、ポリフルオレン系発光材料やポリフェニレンビニレン系発光材料からなるキャリア輸送層であって、対向電極8dから供給される電子と、正孔注入層8bから注入される正孔との再結合に伴い発光する層である。このため、R(赤)を発光する画素P、G(緑)を発光する画素P、B(青)を発光する画素Pは互いに発光層8cの発光材料が異なる。画素PのR(赤),G(緑),B(青)のパターンは、縦方向に同色画素が配列されるストライプパターンであってもよく、また、デルタ配列であってもよい。
The hole injection layer 8b is a carrier transport layer made of, for example, PEDOT (poly (ethylenedioxy) thiophene) as a conductive polymer and PSS (polystyrene sulfonate) as a dopant, This is a layer for injecting holes from the pixel electrode 8a toward the light emitting layer 8c.
The light emitting layer 8c includes a material that emits any one of R (red), G (green), and B (blue) for each pixel P. For example, carrier transport made of a polyfluorene-based light-emitting material or a polyphenylene vinylene-based light-emitting material. This is a layer that emits light when the electrons supplied from the counter electrode 8d and the holes injected from the hole injection layer 8b are recombined. For this reason, the pixel P that emits R (red), the pixel P that emits G (green), and the pixel P that emits B (blue) have different light emitting materials for the light emitting layer 8c. The R (red), G (green), and B (blue) pattern of the pixel P may be a stripe pattern in which the same color pixels are arranged in the vertical direction, or may be a delta arrangement.

対向電極8dは、画素電極8aよりも仕事関数の低い材料で形成されており、例えば、インジウム、マグネシウム、カルシウム、リチウム、バリウム、希土類金属の少なくとも一種を含む単体又は合金で形成されている。
この対向電極8dは全ての画素Pに共通した電極であり、発光層8cなどの化合物膜とともに後述するバンク13を被覆している。
The counter electrode 8d is made of a material having a work function lower than that of the pixel electrode 8a. For example, the counter electrode 8d is made of a simple substance or an alloy containing at least one of indium, magnesium, calcium, lithium, barium, and a rare earth metal.
The counter electrode 8d is an electrode common to all the pixels P, and covers a bank 13 described later together with a compound film such as the light emitting layer 8c.

このように、層間絶縁膜12及びバンク13によって発光部位となる発光層8cが画素Pごとに仕切られている。そして、層間絶縁膜12の開口部12a内におけるバンク13の側壁13a間の凹部13bにおいて、キャリア輸送層としての正孔注入層8b及び発光層8cが、画素電極8a上に積層されている(図5参照)。
具体的には、層間絶縁膜12の上に設けられたバンク13の側壁13aは、層間絶縁膜12の開口部12aより内側に形成されている。
そして、開口部12aに囲まれて側壁13aで挟まれた画素電極8a上に、正孔注入層8bとなる材料が含有される液状体を塗布し、基板10ごと加熱してその液状体を乾燥させ成膜させた化合物膜が、第1のキャリア輸送層である正孔注入層8bとなる。
さらに、開口部12aに囲まれて側壁13aで挟まれた正孔注入層8b上に、発光層8cとなる材料が含有される液状体を塗布し、基板10ごと加熱してその液状体を乾燥させ成膜させた化合物膜が、第2のキャリア輸送層である発光層8cとなる。
なお、この発光層8cとバンク13を被覆するように対向電極8dが設けられている(図5参照)。
As described above, the light emitting layer 8 c serving as a light emitting portion is partitioned for each pixel P by the interlayer insulating film 12 and the bank 13. In the recess 13b between the side walls 13a of the bank 13 in the opening 12a of the interlayer insulating film 12, a hole injection layer 8b and a light emitting layer 8c as a carrier transport layer are stacked on the pixel electrode 8a (FIG. 5).
Specifically, the sidewall 13 a of the bank 13 provided on the interlayer insulating film 12 is formed inside the opening 12 a of the interlayer insulating film 12.
Then, a liquid material containing a material to be the hole injection layer 8b is applied on the pixel electrode 8a surrounded by the opening 12a and sandwiched between the side walls 13a, and the substrate 10 is heated to dry the liquid material. The compound film thus formed becomes the hole injection layer 8b which is the first carrier transport layer.
Further, a liquid material containing a material to be the light emitting layer 8c is applied on the hole injection layer 8b surrounded by the opening 12a and sandwiched by the side walls 13a, and the substrate 10 is heated to dry the liquid material. The compound film thus formed becomes the light emitting layer 8c which is the second carrier transport layer.
A counter electrode 8d is provided so as to cover the light emitting layer 8c and the bank 13 (see FIG. 5).

そして、このELパネル1においては、画素電極8a、基板10及び層間絶縁膜11が透明であり、発光層8cから発した光が画素電極8a、層間絶縁膜11及び基板10を透過して出射する。そのため、基板10の裏面が表示面となる。
なお、基板10側ではなく、反対側が表示面となってもよい。この場合、対向電極8dを透明電極とし、画素電極8aを反射電極として、発光層8cから発した光が対向電極8dを透過して出射するようにする。
In this EL panel 1, the pixel electrode 8a, the substrate 10 and the interlayer insulating film 11 are transparent, and the light emitted from the light emitting layer 8c is transmitted through the pixel electrode 8a, the interlayer insulating film 11 and the substrate 10 and emitted. . Therefore, the back surface of the substrate 10 becomes a display surface.
The display surface may be the opposite side instead of the substrate 10 side. In this case, the counter electrode 8d is a transparent electrode, the pixel electrode 8a is a reflective electrode, and light emitted from the light emitting layer 8c is transmitted through the counter electrode 8d and emitted.

このELパネル1は、次のように駆動されて発光する。
全ての電圧供給線4に所定レベルの電圧が印加された状態で、走査ドライバによって走査線2に順次電圧が印加されることで、これら走査線2が順次選択される。
各走査線2が選択されている時に、データドライバによって階調に応じたレベルの電圧が全ての信号線3に印加されると、その選択されている走査線2に対応するスイッチトランジスタ5がオンになっていることから、その階調に応じたレベルの電圧が駆動トランジスタ6のゲート電極6aに印加される。
この駆動トランジスタ6のゲート電極6aに印加された電圧に応じて、駆動トランジスタ6のゲート電極6aとソース電極6iとの間の電位差が定まって、駆動トランジスタ6におけるドレイン−ソース電流の大きさが定まり、EL素子8がそのドレイン−ソース電流に応じた明るさで発光する。
その後、その走査線2の選択が解除されると、スイッチトランジスタ5がオフとなるので、駆動トランジスタ6のゲート電極6aに印加された電圧にしたがった電荷がキャパシタ7に蓄えられ、駆動トランジスタ6のゲート電極6aとソース電極6i間の電位差は保持される。
このため、駆動トランジスタ6は選択時と同じ電流値のドレイン−ソース電流を流し続け、EL素子8の輝度を維持するようになっている。
The EL panel 1 is driven as follows to emit light.
In a state where a predetermined level of voltage is applied to all the voltage supply lines 4, the scanning driver sequentially applies voltages to the scanning lines 2, thereby sequentially selecting the scanning lines 2.
When each scanning line 2 is selected, if a voltage of a level corresponding to the gradation is applied to all the signal lines 3 by the data driver, the switch transistor 5 corresponding to the selected scanning line 2 is turned on. Therefore, a voltage of a level corresponding to the gradation is applied to the gate electrode 6a of the drive transistor 6.
The potential difference between the gate electrode 6a and the source electrode 6i of the drive transistor 6 is determined according to the voltage applied to the gate electrode 6a of the drive transistor 6, and the magnitude of the drain-source current in the drive transistor 6 is determined. The EL element 8 emits light with brightness according to the drain-source current.
Thereafter, when the selection of the scanning line 2 is released, the switch transistor 5 is turned off, so that the charge according to the voltage applied to the gate electrode 6a of the driving transistor 6 is stored in the capacitor 7 and the driving transistor 6 The potential difference between the gate electrode 6a and the source electrode 6i is maintained.
For this reason, the drive transistor 6 keeps flowing the drain-source current having the same current value as that at the time of selection, and maintains the luminance of the EL element 8.

次に、ELパネル1の製造方法について説明する。   Next, a method for manufacturing the EL panel 1 will be described.

基板10上にゲートメタル層をスパッタリングで堆積させ、フォトリソグラフィーによりパターニングして信号線3、キャパシタ7の電極7a、スイッチトランジスタ5のゲート電極5a及び駆動トランジスタ6のゲート電極6aを形成する。次いで、プラズマCVDによって窒化シリコン等のゲート絶縁膜となる層間絶縁膜11を堆積する。層間絶縁膜11には、ELパネル1の一辺に位置する走査ドライバに接続するための各走査線2の外部接続端子を開口するコンタクトホール(図示せず)を形成する。
次いで、半導体膜6b(5b)となるアモルファスシリコン等の半導体層、チャネル保護膜6d(5d)となる窒化シリコン等の絶縁層を連続して堆積後、フォトリソグラフィーによってチャネル保護膜6d(5d)をパターン形成し、不純物半導体膜6f,6g(5f,5g)となる不純物層を堆積した後、フォトリソグラフィーによって不純物層及び半導体層を連続してパターニングして不純物半導体膜6f,6g(5f,5g)、半導体膜6b(5b)を形成する。
そして、フォトリソグラフィーによってコンタクトホール11a〜11cを形成する。次いで、コンタクトホール11a〜11c内にコンタクトプラグ20a〜20cを形成する。この工程は省略されてもよい。
スイッチトランジスタ5のドレイン電極5h,ソース電極5i及び駆動トランジスタ6のドレイン電極6h,ソース電極6iとなるソース、ドレインメタル層を堆積して適宜パターニングして、走査線2、電圧供給線4、キャパシタ7の電極7b、スイッチトランジスタ5のドレイン電極5h,ソース電極5i及び駆動トランジスタ6のドレイン電極6h,ソース電極6iを形成する。こうしてスイッチトランジスタ5及び駆動トランジスタ6が形成される。その後、ITO膜を堆積してからパターニングして画素電極8aを形成する。
そして、スイッチトランジスタ5や駆動トランジスタ6等を覆うように、気相成長法により絶縁膜を成膜し、その絶縁膜をフォトリソグラフィーでパターニングすることで画素電極8aの中央部が露出する開口部12aを有する層間絶縁膜12を形成する。この開口部12aとともに、図示しない走査線2の外部接続端子、ELパネル1の一辺に位置するデータドライバに接続するための各信号線3の外部接続端子及び電圧供給線4の外部接続端子をそれぞれ開口する複数のコンタクトホールを形成する。
次いで、ポリイミド等の感光性樹脂を堆積後に露光して、画素電極8a上に側壁13aが位置する縞状のバンク13を形成する。なお、このバンク13は、上記外部接続端子を開口するコンタクトホール(図示せず)を露出している。
A gate metal layer is deposited on the substrate 10 by sputtering and patterned by photolithography to form the signal line 3, the electrode 7a of the capacitor 7, the gate electrode 5a of the switch transistor 5, and the gate electrode 6a of the driving transistor 6. Next, an interlayer insulating film 11 to be a gate insulating film such as silicon nitride is deposited by plasma CVD. A contact hole (not shown) is formed in the interlayer insulating film 11 to open an external connection terminal of each scanning line 2 for connection to a scanning driver located on one side of the EL panel 1.
Next, a semiconductor layer such as amorphous silicon that becomes the semiconductor film 6b (5b) and an insulating layer such as silicon nitride that becomes the channel protective film 6d (5d) are successively deposited, and then the channel protective film 6d (5d) is formed by photolithography. After pattern formation and an impurity layer to be the impurity semiconductor films 6f and 6g (5f and 5g) are deposited, the impurity layer and the semiconductor layer are successively patterned by photolithography to form the impurity semiconductor films 6f and 6g (5f and 5g). Then, the semiconductor film 6b (5b) is formed.
Then, contact holes 11a to 11c are formed by photolithography. Next, contact plugs 20a to 20c are formed in the contact holes 11a to 11c. This step may be omitted.
The source and drain metal layers to be the drain electrode 5h and the source electrode 5i of the switch transistor 5 and the drain electrode 6h and the source electrode 6i of the driving transistor 6 are deposited and appropriately patterned to form the scanning line 2, the voltage supply line 4, and the capacitor 7 Electrode 7b, switch transistor 5 drain electrode 5h, source electrode 5i, and drive transistor 6 drain electrode 6h, source electrode 6i. Thus, the switch transistor 5 and the drive transistor 6 are formed. Thereafter, an ITO film is deposited and then patterned to form the pixel electrode 8a.
Then, an insulating film is formed by vapor deposition so as to cover the switch transistor 5, the driving transistor 6, and the like, and the insulating film is patterned by photolithography, thereby opening the opening 12a from which the central portion of the pixel electrode 8a is exposed. An interlayer insulating film 12 having the following is formed. Together with the opening 12a, an external connection terminal of the scanning line 2 (not shown), an external connection terminal of each signal line 3 for connecting to a data driver located on one side of the EL panel 1, and an external connection terminal of the voltage supply line 4 are respectively provided. A plurality of contact holes to be opened are formed.
Next, a photosensitive resin such as polyimide is deposited and exposed to form a striped bank 13 on which the side wall 13a is located on the pixel electrode 8a. The bank 13 exposes a contact hole (not shown) that opens the external connection terminal.

そして、図6(図1、図2、図4)に示すように、複数の画素電極8aを画素Pごとに開放する格子状の層間絶縁膜12と、縞状のバンク13間の凹部13bに、画素電極8aが露出している。
なお、図1に示すELパネル1において、基板10の一方の面の中央側で、並設されたバンク13に挟まれて複数の画素Pが升目状に並んでいる領域が、第一領域としての発光領域R1であり、その発光領域R1の周囲を囲う領域が、第二領域としての非発光領域R2である。
また、この発光領域R1は、キャリア輸送層となる材料が溶媒に溶解または分散された液状体Lが塗布される塗布領域R1であり、非発光領域R2は、その液状体Lが塗布されない非塗布領域R2である。
Then, as shown in FIG. 6 (FIGS. 1, 2, and 4), a lattice-shaped interlayer insulating film 12 that opens the plurality of pixel electrodes 8a for each pixel P and a recess 13b between the striped banks 13 are formed. The pixel electrode 8a is exposed.
In the EL panel 1 shown in FIG. 1, a region where a plurality of pixels P are arranged in a grid shape between the banks 13 arranged in parallel on the center side of one surface of the substrate 10 is a first region. The light emitting region R1 and the region surrounding the light emitting region R1 is the non-light emitting region R2 as the second region.
The light emitting region R1 is a coating region R1 to which a liquid L in which a material for a carrier transport layer is dissolved or dispersed in a solvent is applied, and the non-light emitting region R2 is a non-coating in which the liquid L is not applied. Region R2.

そして、図7、図8、図9に示すように、一の方向に延在する複数のバンク13が形成された基板10の上面側に所定のマスクMを配置し、そのマスクMを介して基板10の塗布領域R1におけるバンク13間の画素電極8a上に、正孔注入層8bや発光層8cとなる材料が溶媒に溶解または分散された液状体LをノズルNを通じて塗布し、その液状体Lを乾燥させることによって、キャリア輸送層である正孔注入層8bや発光層8cを成膜する。なお、バンク13間の凹部13bも一の方向に延在している。   Then, as shown in FIGS. 7, 8, and 9, a predetermined mask M is arranged on the upper surface side of the substrate 10 on which the plurality of banks 13 extending in one direction are formed, and the mask M is interposed through the mask M. On the pixel electrode 8a between the banks 13 in the coating region R1 of the substrate 10, a liquid material L in which a material to be the hole injection layer 8b or the light emitting layer 8c is dissolved or dispersed in a solvent is applied through a nozzle N, and the liquid material By drying L, the hole injection layer 8b and the light emitting layer 8c which are carrier transport layers are formed. The recess 13b between the banks 13 also extends in one direction.

具体的には、マスクMは、図7に示すように、中央側の開口から塗布領域R1が露出する開口部31と、非塗布領域R2を下面で覆う枠部32とを備え、その枠部32の上面から開口部31側である下面に向けて傾斜する斜面33を有している。なお、斜面33は、マスクMの開口部31を挟んで一の方向に対向する枠部32における一対の開口の縁であり、枠部32の上面側に形成されている。
このマスクMの枠部32の開口部31側の縁に、一対の斜面33が形成されていることで、マスクMの開口は、上面側より下面側の方が狭まる略テーパ状になっている。なお、枠部32の下面と斜面33が開口部31でなす角は、45°以下であることが好ましい。
Specifically, as shown in FIG. 7, the mask M includes an opening 31 where the application region R1 is exposed from the opening on the center side, and a frame portion 32 that covers the non-application region R2 with a lower surface. An inclined surface 33 is inclined from the upper surface of 32 toward the lower surface on the opening 31 side. The inclined surface 33 is an edge of a pair of openings in the frame portion 32 facing in one direction across the opening portion 31 of the mask M, and is formed on the upper surface side of the frame portion 32.
By forming a pair of slopes 33 at the edge of the frame 32 of the mask M on the opening 31 side, the opening of the mask M is substantially tapered so that the lower surface side is narrower than the upper surface side. . In addition, it is preferable that the angle | corner which the lower surface of the frame part 32 and the slope 33 make with the opening part 31 is 45 degrees or less.

このマスクMの開口部31を塗布領域R1に合わせ、枠部32を非塗布領域R2に重ねて配し、図8、図9に示すように、非塗布領域R2に液状体Lが付着してしまわないようにマスクMで覆った状態で、相対的に移動するノズルNを通じて基板10上の塗布領域R1に選択的に液状体Lを塗布して、キャリア輸送層である正孔注入層8bや発光層8cを成膜する。
なお、図8においては、1つのノズルNが各画素列を互い違いに相対移動して液状体Lを塗布するように簡略的に図示しているが、実際はR(赤),G(緑),B(青)の各色の画素列が順に並んでいるので、各色用の3つのノズルNが3列毎に、各色の液状体Lを塗布するようになっている。
The opening 31 of the mask M is aligned with the application region R1, and the frame portion 32 is disposed so as to overlap the non-application region R2. As shown in FIGS. 8 and 9, the liquid L adheres to the non-application region R2. The liquid L is selectively applied to the application region R1 on the substrate 10 through the relatively moving nozzle N in a state of being covered with the mask M so as not to be staggered, and the hole injection layer 8b which is a carrier transport layer, A light emitting layer 8c is formed.
In FIG. 8, one nozzle N is shown in a simplified manner such that the liquid material L is applied by moving relative to each other in each pixel row, but in reality, R (red), G (green), Since the pixel rows of each color of B (blue) are arranged in order, the three nozzles N for each color apply the liquid material L of each color every three rows.

そして、基板10の塗布領域R1にキャリア輸送層となる材料が含有される液状体Lを塗布する場合、マスクMが配された基板10が載置されているステージSと、ノズルNの少なくとも一方を相対的に移動させながら、ノズルNから所定の液状体Lを流し出し、その液状体LをマスクMの開口部31内の塗布領域R1と、マスクMの枠部32の上面とに亘って連続的に塗布するノズルプリント方式による塗布工程が実行される。
ここで、この塗布工程に用いる発光パネル製造装置100は、図9に示すように、ノズルNと、基板10の上面側に配されるマスクMとを備え、更に、ノズルNを移動させる図示しないノズル移動機構と、マスクMが配された基板10が載置されるステージSと、そのステージSを移動させる図示しないステージ移動機構等により構成されている。
When applying the liquid L containing the material that becomes the carrier transport layer to the application region R1 of the substrate 10, at least one of the stage S on which the substrate 10 on which the mask M is disposed and the nozzle N are placed. The predetermined liquid material L is poured out from the nozzle N while relatively moving the liquid material L, and the liquid material L is spread over the coating region R1 in the opening 31 of the mask M and the upper surface of the frame portion 32 of the mask M. An application process by a nozzle printing method for continuous application is performed.
Here, the light-emitting panel manufacturing apparatus 100 used in this coating process includes a nozzle N and a mask M disposed on the upper surface side of the substrate 10 as shown in FIG. 9, and further moves the nozzle N (not shown). The nozzle moving mechanism, the stage S on which the substrate 10 on which the mask M is disposed, and a stage moving mechanism (not shown) for moving the stage S are configured.

そして、図示しないステージ移動機構によって基板10が載置されたステージSを一の方向に移動させることで、ノズルNを一の方向の正方向と逆方向に相対移動させ、また、図示しないノズル移動機構によってノズルNを一の方向と交差する方向に相対移動させつつ、そのノズルNから液状体Lを流し出して凹部13bの画素電極8a上に液状体Lを塗布するようになっている。
具体的には、この塗布工程において、ノズルNを一の方向の正方向(例えば、図8中の上下方向の下向き)に相対移動させつつ、基板10の塗布領域R1からマスクMの枠部32の上面に液状体Lを塗布し、次いで、ノズルNが枠部32の上方に対応する位置で、ノズルNを一の方向と交差する方向(例えば、図8中の左右方向の右向き)に相対移動させた後、ノズルNを一の方向の逆方向(例えば、図8中の上下方向の上向き)に相対移動させつつ、マスクMの枠部32の上面から基板10の塗布領域R1に液状体Lを塗布することを繰り返し、塗布領域R1の全画素電極8a上に、キャリア輸送層となる所定の液状体Lを塗布する。
Then, the stage N on which the substrate 10 is placed is moved in one direction by a stage moving mechanism (not shown), so that the nozzle N is relatively moved in the direction opposite to the positive direction of one direction, and the nozzle movement (not shown) is also performed. While the nozzle N is moved relative to the direction crossing one direction by the mechanism, the liquid L is poured out from the nozzle N and applied to the pixel electrode 8a of the recess 13b.
Specifically, in this coating process, the nozzle N is moved relative to the positive direction in one direction (for example, the downward direction in the vertical direction in FIG. 8), and the frame portion 32 of the mask M from the coating region R1 of the substrate 10. The liquid material L is applied to the upper surface of the nozzle member, and the nozzle N is positioned at a position corresponding to the upper portion of the frame portion 32, and the nozzle N is relative to a direction intersecting one direction (for example, rightward in the left-right direction in FIG. 8). After the movement, the liquid material is transferred from the upper surface of the frame portion 32 of the mask M to the application region R1 of the substrate 10 while moving the nozzle N in the opposite direction of one direction (for example, upward in the vertical direction in FIG. 8). The application of L is repeated, and a predetermined liquid L serving as a carrier transport layer is applied onto all the pixel electrodes 8a in the application region R1.

特に、ノズルNが一の方向の正方向または逆方向に相対移動して、基板10の塗布領域R1からマスクMの枠部32の上面に液状体Lを塗布する際と、マスクMの枠部32の上面から基板10の塗布領域R1に液状体Lを塗布する際に、そのノズルNが通過する枠部32の縁に斜面33が形成されているので、ノズルNから液状体Lを連続的に流し出すノズルプリント方式で塗布された液状体Lは、図9に示すように、開口部31内の基板10から枠部32の斜面33に滑らかに乗り上がったり、枠部32の斜面33から開口部31内の基板10に滑らかに降り下ったりするようになっている。
つまり、基板10上における塗布領域R1と非塗布領域R2の境界部分には、マスクMの斜面33の下端に相当する開口部31の縁が位置するため、塗布領域R1と非塗布領域R2の境界で切り立つような開口部31の内壁面はないので、液状体Lの塗布によって従来のようなメニスカス(Lm)を発生することなく(図16参照)、塗布領域R1に平滑な液面を成す液状体Lが塗布されて、乾燥されることとなる。
In particular, when the liquid N is applied to the upper surface of the frame portion 32 of the mask M from the application region R1 of the substrate 10 by the relative movement of the nozzle N in the forward direction or the reverse direction of one direction, the frame portion of the mask M When the liquid L is applied from the upper surface of the substrate 32 to the application region R1 of the substrate 10, the inclined surface 33 is formed at the edge of the frame portion 32 through which the nozzle N passes. As shown in FIG. 9, the liquid L applied by the nozzle printing method that flows out onto the substrate smoothly runs on the inclined surface 33 of the frame portion 32 from the substrate 10 in the opening portion 31 or opens from the inclined surface 33 of the frame portion 32. The substrate 10 in the portion 31 is smoothly lowered.
That is, since the edge of the opening 31 corresponding to the lower end of the inclined surface 33 of the mask M is located at the boundary between the application region R1 and the non-application region R2 on the substrate 10, the boundary between the application region R1 and the non-application region R2 Since there is no inner wall surface of the opening 31 that stands up at a point, a liquid that forms a smooth liquid surface in the application region R1 without generating a conventional meniscus (Lm) by applying the liquid L (see FIG. 16). The body L is applied and dried.

そして、相対的に移動するノズルNによって塗布領域R1に塗布された液状体Lが乾燥されて、メニスカスのない化合物膜が成膜されることで、比較的平滑な正孔注入層8bや発光層8cが形成される。
なお、バンク13間の凹部13bにおける画素電極8a上に正孔注入層8bとなる液状体Lを塗布し乾燥させた後に、凹部13bにさらに発光層8cとなる液状体Lを塗布して乾燥することで、図10に示すように、正孔注入層8bと発光層8cが成膜されてなる2層のキャリア輸送層を形成することができる。
And the liquid L apply | coated to application | coating area | region R1 by the nozzle N which moves relatively is dried, and the compound film | membrane without a meniscus is formed into a film, comparatively smooth hole injection layer 8b or light emitting layer 8c is formed.
In addition, after apply | coating and drying the liquid body L used as the positive hole injection layer 8b on the pixel electrode 8a in the recessed part 13b between the banks 13, the liquid material L used as the light emitting layer 8c is further apply | coated and dried to the recessed part 13b. Thus, as shown in FIG. 10, a two-layer carrier transport layer in which the hole injection layer 8b and the light emitting layer 8c are formed can be formed.

そして、基板10の上面側からマスクMを外した後、バンク13の上及び発光層8cの上に対向電極8dを一面に成膜する。このキャリア輸送層である発光層8cには、メニスカスによる段差や凹凸がないので、対向電極8dを断線させることなく好適に成膜することができる。
こうして対向電極8dを成膜して形成することで、図5に示すように、EL素子8、ELパネル1が製造される。
Then, after removing the mask M from the upper surface side of the substrate 10, the counter electrode 8d is formed over the bank 13 and the light emitting layer 8c. Since the light emitting layer 8c, which is the carrier transport layer, has no steps or irregularities due to the meniscus, it can be suitably formed without disconnecting the counter electrode 8d.
By forming the counter electrode 8d in this way, the EL element 8 and the EL panel 1 are manufactured as shown in FIG.

このように、塗布領域R1が露出する開口部31と、非塗布領域R2を覆う枠部32とを備え、その枠部32における開口部31側であり、枠部32の上面から開口部31側の下面に向かって傾斜する斜面33を有しているマスクMの枠部32を基板10の非塗布領域R2に重ねて配置し、マスクMの開口部31内の塗布領域R1から枠部32の斜面33にかけて、また、枠部32の斜面33から開口部31内の塗布領域R1にかけて、ノズルNを相対移動させるノズルプリント方式により液状体Lを塗布するようにすれば、塗布領域R1と非塗布領域R2の間に液状体Lのメニスカスは発生せず、塗布領域R1に液状体Lを平滑に塗布することができるので、キャリア輸送層の成膜不良を低減することができる。   As described above, the opening portion 31 from which the application region R1 is exposed and the frame portion 32 that covers the non-application region R2 are provided, which is the opening portion 31 side of the frame portion 32 and from the upper surface of the frame portion 32 to the opening portion 31 side. A frame portion 32 of the mask M having an inclined surface 33 that is inclined toward the lower surface of the mask M is disposed so as to overlap the non-application region R2 of the substrate 10, and the frame portion 32 extends from the application region R1 in the opening 31 of the mask M. If the liquid material L is applied by the nozzle printing method in which the nozzle N is relatively moved from the inclined surface 33 of the frame portion 32 to the application region R1 in the opening 31, the non-application region is not applied to the application region R1. The meniscus of the liquid material L does not occur between the regions R2, and the liquid material L can be applied smoothly to the application region R1, so that poor film formation of the carrier transport layer can be reduced.

なお、本発明は上記実施形態に限られるものではない。
例えば、発光パネルの製造装置100のマスクは、図11に示すように、中央側の開口から塗布領域R1が露出する開口部31と、非塗布領域R2を下面で覆う枠部32とを備え、その枠部32の上面から開口部31側である下面に向けて傾斜する一対の斜面33を有し、さらに、そのマスクが基板10に配される向きに対応して、開口部31内の塗布領域R1に設けられたバンク13間の凹部13bの幅に相当する幅を有し、一の方向に延在して凹部13bと連続する複数の溝部34が形成されているマスクM1であってもよい。なお、溝部34は、枠部32と斜面33に形成されている。
基板10に配されたマスクM1の溝部34は塗布領域R1の凹部13bと連続するようになっており、凹部13bに沿って一の方向に塗布される液状体Lは、マスクM1の溝部34内に連続的に塗布されるようになる。
このマスクM1であれば、ノズルNで塗り分けられるR(赤),G(緑),B(青)の各色の液状体Lが溝部34内に収まり、枠部32上で混色してしまうことがないので、枠部32や斜面33に塗布された液状体Lが斜面33を流れ落ちてしまうことがあっても、塗布領域R1で画素列毎に異なる色の液状体Lが混合してしまうことがない。
よって、塗布領域R1に液状体Lをより好適に塗布することが可能になる。
The present invention is not limited to the above embodiment.
For example, as shown in FIG. 11, the mask of the light emitting panel manufacturing apparatus 100 includes an opening 31 where the application region R1 is exposed from the opening on the center side, and a frame portion 32 that covers the non-application region R2 with the lower surface. A pair of inclined surfaces 33 are inclined from the upper surface of the frame portion 32 toward the lower surface on the opening 31 side, and the coating in the opening portion 31 corresponds to the direction in which the mask is disposed on the substrate 10. Even the mask M1 having a width corresponding to the width of the recess 13b between the banks 13 provided in the region R1 and extending in one direction and continuing to the recess 13b is formed. Good. In addition, the groove part 34 is formed in the frame part 32 and the inclined surface 33.
The groove portion 34 of the mask M1 disposed on the substrate 10 is continuous with the concave portion 13b of the application region R1, and the liquid L applied in one direction along the concave portion 13b is contained in the groove portion 34 of the mask M1. To be applied continuously.
In the case of this mask M1, the liquid materials L of R (red), G (green), and B (blue), which are separately applied by the nozzle N, are contained in the groove 34 and mixed on the frame 32. Therefore, even if the liquid L applied to the frame portion 32 and the inclined surface 33 may flow down the inclined surface 33, the liquid L of different colors may be mixed for each pixel column in the application region R1. There is no.
Therefore, the liquid L can be more suitably applied to the application region R1.

また、発光パネルの製造装置100のマスクは、図12(a)(b)に示すように、マスクM1(図11参照)における斜面33に、その斜面33の傾斜方向と交差する方向に延在する交差溝部35が形成されているマスクM2であってもよい。なお、交差溝部35は、複数の溝部34とも交差している。
このマスクM2であれば、ノズルNで塗り分けられるR(赤),G(緑),B(青)の各色の液状体Lが枠部32の上面で混色してしまい、斜面33を流れ落ちてしまうことがあっても、その混色してしまった液状体Lは、交差溝部35に留まることとなって、塗布領域R1まで混色した液状体Lが達することがない。
よって、塗布領域R1に液状体Lをより好適に塗布することが可能になる。
なお、交差溝部35は、溝部34が形成されていないマスクMの斜面33に形成してもよい。
Further, as shown in FIGS. 12A and 12B, the mask of the light emitting panel manufacturing apparatus 100 extends on the slope 33 in the mask M1 (see FIG. 11) in a direction intersecting the inclination direction of the slope 33. The mask M2 in which the crossing groove part 35 to be formed may be formed. The intersecting groove portion 35 also intersects with the plurality of groove portions 34.
In the case of this mask M2, the liquid materials L of R (red), G (green), and B (blue), which are separately applied by the nozzle N, are mixed on the upper surface of the frame portion 32, and flow down the slope 33. Even if this happens, the mixed liquid material L remains in the intersecting groove portion 35, and the mixed liquid material L does not reach the coating region R1.
Therefore, the liquid L can be more suitably applied to the application region R1.
The intersecting groove 35 may be formed on the slope 33 of the mask M where the groove 34 is not formed.

そして、発光パネルの製造装置100によって、以上のように形成されて製造されたELパネル1は、各種電子機器の表示パネルとして用いられる。
例えば、図13に示す、携帯電話機200の表示パネル1aや、図14(a)(b)に示す、デジタルカメラ300の表示パネル1bや、図15に示す、パーソナルコンピュータ400の表示パネル1cに、ELパネル1を適用することができる。
The EL panel 1 formed and manufactured as described above by the light emitting panel manufacturing apparatus 100 is used as a display panel of various electronic devices.
For example, the display panel 1a of the mobile phone 200 shown in FIG. 13, the display panel 1b of the digital camera 300 shown in FIGS. 14A and 14B, or the display panel 1c of the personal computer 400 shown in FIG. The EL panel 1 can be applied.

なお、以上の実施の形態においては、平面状の斜面33を図示して説明したが、本発明はこれに限定されるものではなく、例えば、斜面33は、凸状や凹状の曲面を有する斜面であってもよい。
また、斜面33は、一の方向に対向する枠部32に形成された一対であることに限らず、互いに対向するそれぞれの枠部32に形成された二対の斜面33であってもよい。開口部31が正方形のマスクに二対の斜面33が形成されていれば、基板10に配置したマスクの向きが90°違っても、液状体Lの塗布方向に対応させて斜面33を配することができる。
In the above embodiment, the planar slope 33 is illustrated and described. However, the present invention is not limited to this, and for example, the slope 33 has a convex or concave curved surface. It may be.
The slopes 33 are not limited to a pair formed on the frame portions 32 facing in one direction, but may be two pairs of slopes 33 formed on the frame portions 32 facing each other. If two pairs of inclined surfaces 33 are formed on a mask having a square opening 31, even if the orientation of the mask disposed on the substrate 10 is different by 90 °, the inclined surfaces 33 are arranged corresponding to the application direction of the liquid L. be able to.

また、その他、具体的な細部構造等についても適宜に変更可能であることは勿論である。   In addition, it is needless to say that other specific detailed structures can be appropriately changed.

1 ELパネル(発光パネル)
8 EL素子
8a 画素電極(第一電極)
8b 正孔注入層(キャリア輸送層)
8c 発光層(キャリア輸送層)
8d 対向電極(第二電極)
10 基板
13 バンク(隔壁)
13a 側壁
13b 凹部
31 開口部
32 枠部
33 斜面
34 溝部
35 交差溝部
100 発光パネル製造装置
L 液状体
Lm メニスカス
M、M1、M2 マスク
N ノズル
P 画素
R1 塗布領域、発光領域(第一領域)
R2 非塗布領域、非発光領域(第二領域)
S ステージ
1 EL panel (light emitting panel)
8 EL element 8a Pixel electrode (first electrode)
8b Hole injection layer (carrier transport layer)
8c Light emitting layer (carrier transport layer)
8d Counter electrode (second electrode)
10 substrates 13 banks
13a Side wall 13b Concave portion 31 Opening portion 32 Frame portion 33 Slope 34 Groove portion 35 Cross groove portion 100 Light emitting panel manufacturing apparatus L Liquid material Lm Meniscus M, M1, M2 Mask N Nozzle P Pixel R1 Application region, Light emitting region (first region)
R2 Non-coating area, non-light emitting area (second area)
S stage

Claims (6)

基板の一方の面の中央側となる第一領域と、前記第一領域の周囲となる第二領域と、を有し、前記第一領域に、第一電極と、前記第一電極を被覆するキャリア輸送層と、前記キャリア輸送層を被覆する第二電極とが形成される発光パネルの製造方法において、
前記第一領域が露出する開口部と、前記第二領域を下面で覆う枠部とを備え、前記枠部の上面から前記枠部における前記開口部側である前記下面に向けて傾斜する斜面を有するマスクの前記枠部を前記第二領域に重ねて配し、
前記マスクが配された前記基板に対してノズルを相対的に移動させながら、前記ノズルから前記キャリア輸送層となる材料が溶媒に溶解または分散された液状体を流し出し、前記液状体を、前記開口部内の前記第一領域と前記マスクの前記枠部の前記斜面とに亘って塗布する塗布工程を備えることを特徴とする発光パネルの製造方法。
A first region that is a central side of one surface of the substrate; and a second region that surrounds the first region, and the first region covers the first electrode and the first electrode. In the method for manufacturing a light-emitting panel in which a carrier transport layer and a second electrode covering the carrier transport layer are formed,
An inclined surface that includes an opening from which the first region is exposed and a frame that covers the second region with a lower surface, and is inclined from the upper surface of the frame toward the lower surface on the opening side of the frame. Arranging the frame portion of the mask to overlap the second region,
While moving the nozzle relative to the substrate on which the mask is disposed, the liquid material in which the material serving as the carrier transport layer is dissolved or dispersed in the solvent is poured out from the nozzle, and the liquid material, The manufacturing method of the light emission panel characterized by including the application | coating process apply | coated across said 1st area | region in an opening part, and the said slope of the said frame part of the said mask.
前記塗布工程において、
前記ノズルを一の方向の正方向に相対移動させつつ、前記基板の前記第一領域から前記マスクの前記枠部の前記斜面上にかけて前記液状体を塗布し、次いで、前記ノズルが前記枠部に対応する位置で、前記ノズルを前記一の方向と交差する方向に相対移動させた後、前記ノズルを前記一の方向の逆方向に相対移動させつつ、前記マスクの前記枠部の前記斜面上から前記基板の前記第一領域にかけて前記液状体を塗布することを特徴とする請求項1に記載の発光パネルの製造方法。
In the coating step,
The liquid material is applied from the first region of the substrate to the slope of the frame portion of the mask while the nozzle is relatively moved in the positive direction of one direction, and then the nozzle is applied to the frame portion. At a corresponding position, the nozzle is relatively moved in a direction intersecting the one direction, and then the nozzle is relatively moved in a direction opposite to the one direction, from above the inclined surface of the frame portion of the mask. The method for manufacturing a light-emitting panel according to claim 1, wherein the liquid material is applied over the first region of the substrate.
基板の一方の面の中央側となる第一領域と、前記第一領域の周囲となる第二領域と、を有し、前記第一領域に、第一電極と、一の方向に延在する複数の隔壁と、前記隔壁間で一の方向に延在する凹部で前記第一電極を被覆するキャリア輸送層と、前記キャリア輸送層を被覆する第二電極とを備える発光パネルの製造装置であって、
前記第一領域が露出する開口部と、前記第二領域を下面で覆う枠部とを備え、前記枠部の上面から前記枠部における前記開口部側である前記下面に向けて傾斜する斜面を有するマスクと、
前記斜面の傾斜方向を前記一の方向と一致させて、前記枠部を前記第二領域に重ねるように前記マスクが配された前記基板に対して相対的に移動しながら、前記キャリア輸送層となる材料が溶媒に溶解または分散された液状体を流し出し、前記液状体を塗布するノズルと、
を備えることを特徴とする発光パネルの製造装置。
A first region which is a central side of one surface of the substrate, and a second region which is the periphery of the first region, and the first region extends in one direction in the first region. An apparatus for manufacturing a light-emitting panel, comprising: a plurality of partition walls; a carrier transport layer that covers the first electrode with a recess extending in one direction between the partition walls; and a second electrode that covers the carrier transport layer. And
An inclined surface that includes an opening from which the first region is exposed and a frame that covers the second region with a lower surface, and is inclined from the upper surface of the frame toward the lower surface on the opening side of the frame. Having a mask;
While moving relative to the substrate on which the mask is arranged so that the inclined direction of the inclined surface coincides with the one direction and the frame portion overlaps the second region, Pouring out a liquid material in which the material is dissolved or dispersed in a solvent and applying the liquid material;
An apparatus for manufacturing a light-emitting panel, comprising:
前記斜面は、前記ノズルが一の方向の正方向または逆方向に相対移動して、前記基板の前記第一領域から前記マスクの前記枠部の上面に前記液状体を塗布する際と、前記マスクの前記枠部の上面から前記基板の前記第一領域に前記液状体を塗布する際に、そのノズルが通過する前記枠部の縁の上面側に形成されていることを特徴とする請求項3に記載の発光パネルの製造装置。   The inclined surface is coated with the liquid material from the first region of the substrate to the upper surface of the frame portion of the mask when the nozzle is relatively moved in the forward or reverse direction of one direction, and the mask. 4. When the liquid material is applied from the upper surface of the frame portion to the first region of the substrate, it is formed on the upper surface side of the edge of the frame portion through which the nozzle passes. The manufacturing apparatus of the light emission panel as described in any one of. 前記枠部には、前記マスクが前記基板に配される向きに対応して、前記開口部内の前記第一領域に設けられた前記隔壁間の凹部の幅に相当する幅を有し、前記一の方向に延在して前記凹部と連続する溝部が形成されていることを特徴とする請求項3又は4に記載の発光パネルの製造装置。   The frame has a width corresponding to the width of the recess between the partition walls provided in the first region in the opening corresponding to the direction in which the mask is disposed on the substrate. 5. The light emitting panel manufacturing apparatus according to claim 3, wherein a groove portion extending in the direction of and continuous with the concave portion is formed. 前記斜面には、前記傾斜方向と交差する方向に延在する交差溝部が形成されていることを特徴とする請求項3〜5の何れか一項に記載の発光パネルの製造装置。   The light emitting panel manufacturing apparatus according to any one of claims 3 to 5, wherein an intersection groove portion extending in a direction intersecting the inclination direction is formed on the slope.
JP2009156801A 2009-07-01 2009-07-01 Light emitting panel manufacturing method and light emitting panel manufacturing apparatus Expired - Fee Related JP5381414B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009156801A JP5381414B2 (en) 2009-07-01 2009-07-01 Light emitting panel manufacturing method and light emitting panel manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009156801A JP5381414B2 (en) 2009-07-01 2009-07-01 Light emitting panel manufacturing method and light emitting panel manufacturing apparatus

Publications (2)

Publication Number Publication Date
JP2011014346A true JP2011014346A (en) 2011-01-20
JP5381414B2 JP5381414B2 (en) 2014-01-08

Family

ID=43593036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009156801A Expired - Fee Related JP5381414B2 (en) 2009-07-01 2009-07-01 Light emitting panel manufacturing method and light emitting panel manufacturing apparatus

Country Status (1)

Country Link
JP (1) JP5381414B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2481476A1 (en) 2011-01-26 2012-08-01 Sumitomo Chemical Company, Limited Continuous polymerization apparatus and process for producing polymer composition

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216414A (en) * 2005-02-04 2006-08-17 Dainippon Screen Mfg Co Ltd Organic el element manufacturing method
JP2006235531A (en) * 2005-02-28 2006-09-07 Dainippon Screen Mfg Co Ltd Manufacturing method of color filter, mask for manufacturing color filter and manufacturing equipment for color filter
JP2008000678A (en) * 2006-06-22 2008-01-10 Dainippon Screen Mfg Co Ltd Mask member, coating apparatus, coating system and coating method
JP2008024857A (en) * 2006-07-24 2008-02-07 Dainippon Screen Mfg Co Ltd Masking tape
JP2008307523A (en) * 2007-05-17 2008-12-25 Dainippon Screen Mfg Co Ltd Coating device
JP2009266766A (en) * 2008-04-30 2009-11-12 Dainippon Screen Mfg Co Ltd Tape attaching device, coating system and masking tape
JP2009272208A (en) * 2008-05-09 2009-11-19 Dainippon Screen Mfg Co Ltd Mask member pasting apparatus, and coating system

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216414A (en) * 2005-02-04 2006-08-17 Dainippon Screen Mfg Co Ltd Organic el element manufacturing method
JP2006235531A (en) * 2005-02-28 2006-09-07 Dainippon Screen Mfg Co Ltd Manufacturing method of color filter, mask for manufacturing color filter and manufacturing equipment for color filter
JP2008000678A (en) * 2006-06-22 2008-01-10 Dainippon Screen Mfg Co Ltd Mask member, coating apparatus, coating system and coating method
JP2008024857A (en) * 2006-07-24 2008-02-07 Dainippon Screen Mfg Co Ltd Masking tape
JP2008307523A (en) * 2007-05-17 2008-12-25 Dainippon Screen Mfg Co Ltd Coating device
JP2009266766A (en) * 2008-04-30 2009-11-12 Dainippon Screen Mfg Co Ltd Tape attaching device, coating system and masking tape
JP2009272208A (en) * 2008-05-09 2009-11-19 Dainippon Screen Mfg Co Ltd Mask member pasting apparatus, and coating system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2481476A1 (en) 2011-01-26 2012-08-01 Sumitomo Chemical Company, Limited Continuous polymerization apparatus and process for producing polymer composition

Also Published As

Publication number Publication date
JP5381414B2 (en) 2014-01-08

Similar Documents

Publication Publication Date Title
KR102578834B1 (en) Organic Light Emitting Display Device
JP2009218156A (en) El panel and method of manufacturing el panel
EP1826738A1 (en) Display device and display device manufacturing method
GB2437110A (en) Optoelectronic display and method of manufacturing the same
JP2009134905A (en) Display panel, and manufacturing method thereof
JP2015065025A (en) Oled display panel
JP7272966B2 (en) Display panel, its manufacturing method, and display device
JP2010009746A (en) Light emitting device and method for manufacturing of light emitting device
KR20150067974A (en) Organic electro luminescent device and method of fabricating the same
JP2011014358A (en) Method and device for manufacturing light-emitting panel
JP5028402B2 (en) EL device manufacturing method and EL panel manufacturing method
JP5381414B2 (en) Light emitting panel manufacturing method and light emitting panel manufacturing apparatus
JP2011014347A (en) Light-emitting device and method for manufacturing light-emitting device
JP2009231090A (en) El panel and method for manufacturing el panel
JP2012069540A (en) Thin film transistor, manufacturing method for thin film transistor, and light-emitting device
JP5540503B2 (en) Electronic device manufacturing method and short-circuit body
JP2012058664A (en) Light-emitting panel, and manufacturing method of light-emitting panel
JP5428404B2 (en) THIN FILM TRANSISTOR AND METHOD FOR PRODUCING THIN FILM TRANSISTOR
JP2007157608A (en) Electroluminescent display panel and its manufacturing method
JP5471564B2 (en) THIN FILM TRANSISTOR AND METHOD FOR PRODUCING THIN FILM TRANSISTOR
JP5152115B2 (en) Light emitting panel manufacturing method and light emitting panel manufacturing apparatus
KR101096719B1 (en) Organic Electroluminescence Display Device And Method For Fabricating The Same
JP2012064421A (en) Light-emitting device and manufacturing method thereof
JP2011171408A (en) Thin film transistor and method of manufacturing thin film transistor
JP5126309B2 (en) EL panel manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120323

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130916

R150 Certificate of patent or registration of utility model

Ref document number: 5381414

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees