JP5126309B2

JP5126309B2 - EL panel manufacturing method

Info

Publication number: JP5126309B2
Application number: JP2010160171A
Authority: JP
Inventors: 貴志木津
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2008-03-12
Filing date: 2010-07-15
Publication date: 2013-01-23
Anticipated expiration: 2028-12-26
Also published as: JP2010232197A

Description

本発明は、ＥＬパネルの製造方法に関する。 The present invention relates to a method for manufacturing an EL panel.

従来、ＥＬ（Electro Luminescence）ディスプレイに用いられるＥＬ素子の製造プロセスにおいて、キャリア輸送層を成膜する工程として、ガラス基板上に設けられた透明電極を囲むように形成された隔壁間の溝に、ノズルを通じて液体状のＥＬ材料を流し込んで塗布するノズルプリント方式の技術が知られている（例えば、特許文献１参照。）。 Conventionally, in the process of manufacturing an EL element used for an EL (Electro Luminescence) display, as a step of forming a carrier transport layer, in a groove between partition walls formed so as to surround a transparent electrode provided on a glass substrate, A technique of a nozzle printing method in which a liquid EL material is poured and applied through a nozzle is known (see, for example, Patent Document 1).

特開２００２−７５６４０号公報JP 2002-75640 A

しかしながら、隔壁間に塗布されたＥＬ材料を乾燥させて、キャリア輸送層として成膜する過程において、ＥＬ材料が隔壁面に付着して成膜された「這い上がり」といわれる隆起したような成膜層が生じて、キャリア輸送層の膜厚の均一性が損なわれてしまうことがあり、その膜厚むらに起因する発光むらが生じてしまうことがある。 However, in the process of drying the EL material applied between the partition walls and forming a film as a carrier transport layer, the EL material is deposited on the partition surface and formed as a raised film called “climbing”. A layer may be formed, and the uniformity of the film thickness of the carrier transport layer may be impaired, and light emission unevenness due to the film thickness unevenness may occur.

そこで、本発明の課題は、キャリア輸送層の膜厚むらを低減することである。 Then, the subject of this invention is reducing the film thickness nonuniformity of a carrier transport layer.

以上の課題を解決するため、本発明の一の態様は、基板に設けられた複数の電極を囲む隔壁を有するＥＬパネルの製造方法において、前記隔壁は、前記複数の電極をそれぞれ長手方向の側壁及び短手方向の側壁で囲む複数の開口部を有し、前記隔壁及び前記開口部内の前記電極にプラズマ表面処理を施して、前記長手方向及び短手方向の側壁と前記開口部内の電極とに親液性を持たせる親液化工程と、前記親液化工程を行った後、前記隔壁の前記開口部がその短手方向に並んだ開口部列に沿いノズルを相対的に移動させながら、前記ノズルからキャリア輸送層となる材料が溶媒に溶解または分散された液状体を、前記長手方向に並んだ前記複数の開口部間の前記隔壁上には塗布せず、複数の開口部及び前記短手方向に並んだ前記複数の開口部間の前記隔壁上に亘って前記ノズルから連続した液流として塗布する塗布工程と、を備えることを特徴とする。
以上の課題を解決するため、本発明の二の態様は、基板に設けられた複数の電極を囲む隔壁を有するＥＬパネルの製造方法において、前記隔壁は、前記複数の電極をそれぞれ長手方向の側壁及び短手方向の側壁で囲む複数の開口部を有し、前記隔壁及び前記開口部内の前記電極にプラズマ表面処理を施して、前記長手方向及び短手方向の側壁と前記開口部内の電極とに親液性を持たせる親液化工程と、前記親液化工程を行った後、前記隔壁の前記開口部がその短手方向に並んだ開口部列に沿いノズルを相対的に移動させながら、前記ノズルからキャリア輸送層となる材料が溶媒に溶解または分散された液状体を、前記長手方向に並んだ前記複数の開口部間の前記隔壁上には塗布せず、複数の開口部及び前記短手方向に並んだ前記複数の開口部間の前記隔壁上に亘って前記ノズルから前記開口部の液滴と隔壁上の液滴とを乾かない状態で連続するように吐出して塗布する塗布工程と、を備えることを特徴とする。
また、好ましくは、前記キャリア輸送層は、発光する発光層と、前記発光層にキャリアを注入するキャリア注入層と、を有し、前記塗布工程において、少なくとも前記キャリア注入層となる材料が溶媒に溶解または分散された液状体を塗布することを特徴とする。
また、好ましくは、前記キャリア輸送層は、発光する発光層と、前記発光層にキャリアを注入するキャリア注入層と、を有し、前記キャリア注入層は非湿式成膜法により形成され、前記発光層は前記塗布工程により形成することを特徴とする。
また、好ましくは、前記開口部の長手方向に沿って隣接する前記開口部間の前記隔壁には、前記液状体が塗布されていないことを特徴とする。
また、好ましくは、前記塗布工程の後、塗布した前記液状体を乾燥させる乾燥工程を備えることを特徴とする。
また、好ましくは、前記乾燥工程の後、前記キャリア輸送層及び前記隔壁を覆う前記第二電極を形成する第二電極形成工程を備えることを特徴とする。 In order to solve the above problems, according to one embodiment of the present invention, there is provided a method for manufacturing an EL panel including a partition wall surrounding a plurality of electrodes provided on a substrate. And a plurality of openings surrounded by the side walls in the short direction, and plasma surface treatment is performed on the partition walls and the electrodes in the openings so that the side walls in the longitudinal direction and the short side direction and the electrodes in the openings are formed. A lyophilic step for imparting lyophilicity, and after performing the lyophilic step, the nozzles are moved relatively along a row of openings in which the openings of the partition walls are arranged in the short direction. or Lucky the Yaria transport layer and comprising a material is dissolved in a solvent or dispersed liquid material, not coated on the partition wall between the said plurality of openings arranged in a longitudinal direction, a plurality of openings and the short The plurality of openings arranged in the hand direction The over on the partition wall, characterized in that it comprises a coating step of coating as a continuous liquid flow from the nozzle of.
In order to solve the above problems, according to a second aspect of the present invention, there is provided a method for manufacturing an EL panel having a partition wall surrounding a plurality of electrodes provided on a substrate, wherein the partition wall includes a plurality of longitudinal side walls. And a plurality of openings surrounded by the side walls in the short direction, and plasma surface treatment is performed on the partition walls and the electrodes in the openings so that the side walls in the longitudinal direction and the short side direction and the electrodes in the openings are formed. A lyophilic step for imparting lyophilicity, and after performing the lyophilic step, the nozzles are moved relatively along a row of openings in which the openings of the partition walls are arranged in the short direction. or Lucky the Yaria transport layer and comprising a material is dissolved in a solvent or dispersed liquid material, not coated on the partition wall between the said plurality of openings arranged in a longitudinal direction, a plurality of openings and the short The plurality of openings arranged in the hand direction Over on the partition wall, characterized in that it comprises a coating step of coating by ejecting so as to continue in a state in which dries the droplet on a droplet and the partition of the opening from the nozzle.
Preferably, the carrier transport layer includes a light emitting layer that emits light and a carrier injection layer that injects carriers into the light emitting layer, and in the coating step, at least a material that becomes the carrier injection layer is a solvent. It is characterized by applying a dissolved or dispersed liquid.
Preferably, the carrier transport layer includes a light emitting layer that emits light and a carrier injection layer that injects carriers into the light emitting layer, and the carrier injection layer is formed by a non-wet film forming method, and the light emitting layer is formed. The layer is formed by the coating process.
Preferably, the liquid material is not applied to the partition walls between the openings adjacent along the longitudinal direction of the openings.
Preferably, after the coating step, a drying step of drying the applied liquid material is provided.
Preferably, after the drying step, a second electrode forming step of forming the second electrode covering the carrier transport layer and the partition is provided.

本発明によれば、這い上がりといわれるキャリア輸送層の不均一な成膜を抑えることで、膜厚むらを低減することができる。 According to the present invention, nonuniform film formation of the carrier transport layer, which is said to be scooping up, can be suppressed to reduce film thickness unevenness.

ＥＬパネルの画素の配置構成を示す平面図である。It is a top view which shows the arrangement configuration of the pixel of an EL panel. ＥＬパネルの概略構成を示す平面図である。It is a top view which shows schematic structure of EL panel. ＥＬパネルの１画素に相当する回路を示した回路図である。It is a circuit diagram showing a circuit corresponding to one pixel of an EL panel. ＥＬパネルの１画素を示した平面図である。It is the top view which showed 1 pixel of EL panel. 図４のV−V線に沿った面の矢視断面図である。It is arrow sectional drawing of the surface along the VV line of FIG. 図４のVI−VI線に沿った面の矢視断面図である。It is arrow sectional drawing of the surface along the VI-VI line of FIG. ＥＬパネルのバンクの開口部を示す断面図である。It is sectional drawing which shows the opening part of the bank of EL panel. 開口部内に形成された正孔注入層を示す断面図である。It is sectional drawing which shows the positive hole injection layer formed in the opening part. 開口部内に形成された正孔注入層及び発光層を示す断面図である。It is sectional drawing which shows the positive hole injection layer and light emitting layer which were formed in the opening part. 略長方形状の開口部の短手方向に沿いノズルを相対的に移動させて、液状体を連続的に塗布する工程を示す説明図である。It is explanatory drawing which shows the process of moving a nozzle relatively along the transversal direction of a substantially rectangular-shaped opening part, and apply | coating a liquid material continuously. 略正方形状の開口部の凹部の列に沿って、液状体を連続的に塗布する状態を示す説明図である。It is explanatory drawing which shows the state which apply | coats a liquid body continuously along the row | line | column of the recessed part of a substantially square shaped opening part. 略正方形状の開口部内に成膜したキャリア輸送層を示す拡大図である。It is an enlarged view which shows the carrier transport layer formed into a film in the substantially square shaped opening part. 略正方形状の開口部内に成膜したキャリア輸送層の膜厚の測定結果を示す説明図である。It is explanatory drawing which shows the measurement result of the film thickness of the carrier transport layer formed into a film in the substantially square-shaped opening part. 略長方形状の開口部における這い上がりに関する説明図である。It is explanatory drawing regarding the creeping up in a substantially rectangular-shaped opening part. 長方形状の開口部内に成膜したキャリア輸送層の膜厚測定に関する説明図である。It is explanatory drawing regarding the film thickness measurement of the carrier transport layer formed into a film in the rectangular opening part. 長方形状の開口部内に成膜したキャリア輸送層の膜厚の測定結果を示す説明図である。It is explanatory drawing which shows the measurement result of the film thickness of the carrier transport layer formed into a film in the rectangular opening part. インクジェット方式によってノズルから液状体を連続的に塗布する状態を説明する断面図である。It is sectional drawing explaining the state which apply | coats a liquid material continuously from a nozzle with an inkjet system.

以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。 Hereinafter, preferred embodiments for carrying out the present invention will be described with reference to the drawings. However, although various technically preferable limitations for implementing the present invention are given to the embodiments described below, the scope of the invention is not limited to the following embodiments and illustrated examples.

図１は、ＥＬパネル１における複数の画素Ｐの配置構成を示す平面図であり、図２は、ＥＬパネル１の概略構成を示す平面図である。 FIG. 1 is a plan view showing an arrangement configuration of a plurality of pixels P in the EL panel 1, and FIG. 2 is a plan view showing a schematic configuration of the EL panel 1.

図１、図２に示すように、ＥＬパネル１には、Ｒ（赤），Ｇ（緑），Ｂ（青）をそれぞれ発光する複数の画素Ｐが所定のパターンでマトリクス状に配置されている。
このＥＬパネル１には、複数の走査線２が行方向に沿って互いに略平行となるよう配列され、複数の信号線３が平面視して走査線２と略直交するよう列方向に沿って互いに略平行となる配列されている。また、隣り合う走査線２の間において電圧供給線４が走査線２に沿って設けられている。そして、これら各走査線２と隣接する二本の信号線３と各電圧供給線４とによって囲われる範囲が、画素Ｐに相当する。
また、ＥＬパネル１には、走査線２、信号線３、電圧供給線４の上方に覆うように、格子状の隔壁であるバンク１３が設けられている。このバンク１３によって囲われてなる略長方形状の複数の開口部１３ａが画素Ｐごとに形成されており、この開口部１３ａ内に所定のキャリア輸送層（後述する正孔注入層８ｂ、発光層８ｃ）が設けられて、画素Ｐの発光領域となる。キャリア輸送層とは、電圧が印加されることによって正孔又は電子を輸送する層である。 As shown in FIGS. 1 and 2, in the EL panel 1, a plurality of pixels P that respectively emit R (red), G (green), and B (blue) are arranged in a matrix with a predetermined pattern. .
In the EL panel 1, a plurality of scanning lines 2 are arranged so as to be substantially parallel to each other along the row direction, and the plurality of signal lines 3 are arranged along the column direction so as to be substantially orthogonal to the scanning lines 2 in plan view. They are arranged substantially parallel to each other. A voltage supply line 4 is provided along the scanning line 2 between the adjacent scanning lines 2. A range surrounded by the two signal lines 3 adjacent to the scanning lines 2 and the voltage supply lines 4 corresponds to the pixel P.
Further, the EL panel 1 is provided with a bank 13 that is a grid-like partition wall so as to cover the scanning line 2, the signal line 3, and the voltage supply line 4. A plurality of substantially rectangular openings 13a surrounded by the banks 13 are formed for each pixel P, and predetermined carrier transport layers (a hole injection layer 8b and a light emitting layer 8c described later) are formed in the openings 13a. ) Are provided and become a light emitting region of the pixel P. The carrier transport layer is a layer that transports holes or electrons when a voltage is applied.

図３は、アクティブマトリクス駆動方式で動作するＥＬパネル１の１画素に相当する回路を示した回路図である。 FIG. 3 is a circuit diagram showing a circuit corresponding to one pixel of the EL panel 1 operating in the active matrix driving method.

図３に示すように、ＥＬパネル１には、走査線２と、走査線２と交差する信号線３と、走査線２に沿う電圧供給線４とが設けられており、このＥＬパネル１の１画素Ｐにつき、薄膜トランジスタであるスイッチトランジスタ５と、薄膜トランジスタである駆動トランジスタ６と、キャパシタ７と、ＥＬ素子８とが設けられている。 As shown in FIG. 3, the EL panel 1 is provided with a scanning line 2, a signal line 3 intersecting with the scanning line 2, and a voltage supply line 4 along the scanning line 2. For each pixel P, a switch transistor 5 that is a thin film transistor, a drive transistor 6 that is a thin film transistor, a capacitor 7, and an EL element 8 are provided.

各画素Ｐにおいては、スイッチトランジスタ５のゲートが走査線２に接続され、スイッチトランジスタ５のドレインとソースのうちの一方が信号線３に接続され、スイッチトランジスタ５のドレインとソースのうちの他方がキャパシタ７の一方の電極及び駆動トランジスタ６のゲートに接続されている。駆動トランジスタ６のソースとドレインのうちの一方が電圧供給線４に接続され、駆動トランジスタ６のソースとドレインのうち他方がキャパシタ７の他方の電極及びＥＬ素子８のアノードに接続されている。なお、全ての画素ＰのＥＬ素子８のカソードは、一定電圧Ｖcomに保たれている（例えば、接地されている）。 In each pixel P, the gate of the switch transistor 5 is connected to the scanning line 2, one of the drain and source of the switch transistor 5 is connected to the signal line 3, and the other of the drain and source of the switch transistor 5 is It is connected to one electrode of the capacitor 7 and the gate of the driving transistor 6. One of the source and drain of the driving transistor 6 is connected to the voltage supply line 4, and the other of the source and drain of the driving transistor 6 is connected to the other electrode of the capacitor 7 and the anode of the EL element 8. Note that the cathodes of the EL elements 8 of all the pixels P are kept at a constant voltage Vcom (for example, grounded).

また、このＥＬパネル１の周囲において各走査線２が走査ドライバに接続され、各電圧供給線４が一定電圧源又は適宜電圧信号を出力するドライバに接続され、各信号線３がデータドライバに接続され、これらドライバによってＥＬパネル１がアクティブマトリクス駆動方式で駆動される。電圧供給線４には、一定電圧源又はドライバによって所定の電力が供給される。 Further, in the periphery of the EL panel 1, each scanning line 2 is connected to a scanning driver, each voltage supply line 4 is connected to a constant voltage source or a driver that outputs an appropriate voltage signal, and each signal line 3 is connected to a data driver. The EL panel 1 is driven by these drivers by an active matrix driving method. The voltage supply line 4 is supplied with predetermined power by a constant voltage source or a driver.

次に、ＥＬパネル１と、その画素Ｐの回路構造について、図４〜図６を用いて説明する。ここで、図４は、ＥＬパネル１の１画素Ｐに相当する平面図であり、図５は、図４のV−V線に沿った面の矢視断面図、図６は、図４のVI−VI線に沿った面の矢視断面図である。なお、図４においては、電極及び配線を主に示す。 Next, the circuit structure of the EL panel 1 and the pixel P will be described with reference to FIGS. Here, FIG. 4 is a plan view corresponding to one pixel P of the EL panel 1, FIG. 5 is a cross-sectional view taken along the line V-V in FIG. 4, and FIG. It is arrow sectional drawing of the surface along the VI-VI line. In FIG. 4, electrodes and wiring are mainly shown.

図４に示すように、スイッチトランジスタ５及び駆動トランジスタ６は、信号線３に沿うように配列され、スイッチトランジスタ５の近傍にキャパシタ７が配置され、駆動トランジスタ６の近傍にＥＬ素子８が配置されている。また、走査線２と電圧供給線４の間に、スイッチトランジスタ５、駆動トランジスタ６、キャパシタ７及びＥＬ素子８が配置されている。 As shown in FIG. 4, the switch transistor 5 and the drive transistor 6 are arranged along the signal line 3, the capacitor 7 is disposed in the vicinity of the switch transistor 5, and the EL element 8 is disposed in the vicinity of the drive transistor 6. ing. A switch transistor 5, a drive transistor 6, a capacitor 7, and an EL element 8 are disposed between the scanning line 2 and the voltage supply line 4.

図４〜図６に示すように、基板１０上の一面にゲート絶縁膜となる層間絶縁膜１１が成膜されており、その層間絶縁膜１１の上に層間絶縁膜１２が成膜されている。信号線３は層間絶縁膜１１と基板１０との間に形成され、走査線２及び電圧供給線４は層間絶縁膜１１と層間絶縁膜１２との間に形成されている。 As shown in FIGS. 4 to 6, an interlayer insulating film 11 serving as a gate insulating film is formed on one surface of the substrate 10, and an interlayer insulating film 12 is formed on the interlayer insulating film 11. . The signal line 3 is formed between the interlayer insulating film 11 and the substrate 10, and the scanning line 2 and the voltage supply line 4 are formed between the interlayer insulating film 11 and the interlayer insulating film 12.

また、図４、図６に示すように、スイッチトランジスタ５は、逆スタガ構造の薄膜トランジスタである。このスイッチトランジスタ５は、ゲート５ａ、半導体膜５ｂ、チャネル保護膜５ｄ、不純物半導体膜５ｆ，５ｇ、ドレイン電極５ｈ、ソース電極５ｉ等を有するものである。 Further, as shown in FIGS. 4 and 6, the switch transistor 5 is a thin film transistor having an inverted staggered structure. The switch transistor 5 includes a gate 5a, a semiconductor film 5b, a channel protective film 5d, impurity semiconductor films 5f and 5g, a drain electrode 5h, a source electrode 5i, and the like.

ゲート５ａは、基板１０と層間絶縁膜１１の間に形成されている。このゲート５ａは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜からなる。また、ゲート５ａの上に絶縁性の層間絶縁膜１１が成膜されており、その層間絶縁膜１１によってゲート５ａが被覆されている。
層間絶縁膜１１は、例えば、シリコン窒化物又はシリコン酸化物からなる。この層間絶縁膜１１上であってゲート５ａに対応する位置に真性な半導体膜５ｂが形成されており、半導体膜５ｂが層間絶縁膜１１を挟んでゲート５ａと相対している。
半導体膜５ｂは、例えば、アモルファスシリコン又は多結晶シリコンからなり、この半導体膜５ｂにチャネルが形成される。また、半導体膜５ｂの中央部上には、絶縁性のチャネル保護膜５ｄが形成されている。このチャネル保護膜５ｄは、例えば、シリコン窒化物又はシリコン酸化物からなる。
また、半導体膜５ｂの一端部の上には、不純物半導体膜５ｆが一部チャネル保護膜５ｄに重なるようにして形成されており、半導体膜５ｂの他端部の上には、不純物半導体膜５ｇが一部チャネル保護膜５ｄに重なるようにして形成されている。そして、不純物半導体膜５ｆ，５ｇはそれぞれ半導体膜５ｂの両端側に互いに離間して形成されている。なお、不純物半導体膜５ｆ，５ｇはｎ型半導体であるが、これに限らず、ｐ型半導体であってもよい。
不純物半導体膜５ｆの上には、ドレイン電極５ｈが形成されている。不純物半導体膜５ｇの上には、ソース電極５ｉが形成されている。ドレイン電極５ｈ，ソース電極５ｉは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜からなる。
チャネル保護膜５ｄ、ドレイン電極５ｈ及びソース電極５ｉの上には、保護膜となる絶縁性の層間絶縁膜１２が成膜され、チャネル保護膜５ｄ、ドレイン電極５ｈ及びソース電極５ｉが層間絶縁膜１２によって被覆されている。そして、スイッチトランジスタ５は、層間絶縁膜１２によって覆われるようになっている。層間絶縁膜１２は、例えば、厚さが１００ｎｍ〜２００ｎｍ窒化シリコン又は酸化シリコンからなる。 The gate 5 a is formed between the substrate 10 and the interlayer insulating film 11. The gate 5a is made of, for example, a Cr film, an Al film, a Cr / Al laminated film, an AlTi alloy film, or an AlTiNd alloy film. An insulating interlayer insulating film 11 is formed on the gate 5a, and the gate 5a is covered with the interlayer insulating film 11.
The interlayer insulating film 11 is made of, for example, silicon nitride or silicon oxide. An intrinsic semiconductor film 5b is formed on the interlayer insulating film 11 at a position corresponding to the gate 5a, and the semiconductor film 5b is opposed to the gate 5a with the interlayer insulating film 11 interposed therebetween.
The semiconductor film 5b is made of, for example, amorphous silicon or polycrystalline silicon, and a channel is formed in the semiconductor film 5b. An insulating channel protective film 5d is formed on the central portion of the semiconductor film 5b. The channel protective film 5d is made of, for example, silicon nitride or silicon oxide.
An impurity semiconductor film 5f is formed on one end portion of the semiconductor film 5b so as to partially overlap the channel protective film 5d, and the impurity semiconductor film 5g is formed on the other end portion of the semiconductor film 5b. Is partially overlapped with the channel protective film 5d. The impurity semiconductor films 5f and 5g are formed on both ends of the semiconductor film 5b so as to be separated from each other. The impurity semiconductor films 5f and 5g are n-type semiconductors, but are not limited thereto, and may be p-type semiconductors.
A drain electrode 5h is formed on the impurity semiconductor film 5f. A source electrode 5i is formed on the impurity semiconductor film 5g. The drain electrode 5h and the source electrode 5i are made of, for example, a Cr film, an Al film, a Cr / Al laminated film, an AlTi alloy film, or an AlTiNd alloy film.
An insulating interlayer insulating film 12 serving as a protective film is formed on the channel protective film 5d, the drain electrode 5h, and the source electrode 5i, and the channel protective film 5d, the drain electrode 5h, and the source electrode 5i are formed on the interlayer insulating film 12. It is covered by. The switch transistor 5 is covered with an interlayer insulating film 12. The interlayer insulating film 12 is made of, for example, silicon nitride or silicon oxide having a thickness of 100 nm to 200 nm.

また、図４、図５に示すように、駆動トランジスタ６は、逆スタガ構造の薄膜トランジスタである。この駆動トランジスタ６は、ゲート６ａ、半導体膜６ｂ、チャネル保護膜６ｄ、不純物半導体膜６ｆ，６ｇ、ドレイン電極６ｈ、ソース電極６ｉ等を有するものである。 4 and 5, the driving transistor 6 is a thin film transistor having an inverted staggered structure. The driving transistor 6 includes a gate 6a, a semiconductor film 6b, a channel protective film 6d, impurity semiconductor films 6f and 6g, a drain electrode 6h, a source electrode 6i, and the like.

ゲート６ａは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜からなり、ゲート５ａと同様に基板１０と層間絶縁膜１１の間に形成されている。そして、ゲート６ａは、例えば、シリコン窒化物又はシリコン酸化物からなる層間絶縁膜１１によって被覆されている。
この層間絶縁膜１１の上であって、ゲート６ａに対応する位置に、チャネルが形成される半導体膜６ｂが、例えば、アモルファスシリコン又は多結晶シリコンにより形成されている。この半導体膜６ｂは層間絶縁膜１１を挟んでゲート６ａと相対している。
半導体膜６ｂの中央部上には、絶縁性のチャネル保護膜６ｄが形成されている。このチャネル保護膜６ｄは、例えば、シリコン窒化物又はシリコン酸化物からなる。
また、半導体膜６ｂの一端部の上には、不純物半導体膜６ｆが一部チャネル保護膜６ｄに重なるようにして形成されており、半導体膜６ｂの他端部の上には、不純物半導体膜６ｇが一部チャネル保護膜６ｄに重なるようにして形成されている。そして、不純物半導体膜６ｆ，６ｇはそれぞれ半導体膜６ｂの両端側に互いに離間して形成されている。なお、不純物半導体膜６ｆ，６ｇはｎ型半導体であるが、これに限らず、ｐ型半導体であってもよい。
不純物半導体膜６ｆの上には、ドレイン電極６ｈが形成されている。不純物半導体膜６ｇの上には、ソース電極６ｉが形成されている。ドレイン電極６ｈ，ソース電極６ｉは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜からなる。
チャネル保護膜６ｄ、ドレイン電極６ｈ及びソース電極６ｉの上には、絶縁性の層間絶縁膜１２が成膜され、チャネル保護膜６ｄ、ドレイン電極６ｈ及びソース電極６ｉが層間絶縁膜１２によって被覆されている。 The gate 6a is made of, for example, a Cr film, an Al film, a Cr / Al laminated film, an AlTi alloy film, or an AlTiNd alloy film, and is formed between the substrate 10 and the interlayer insulating film 11 like the gate 5a. The gate 6a is covered with an interlayer insulating film 11 made of, for example, silicon nitride or silicon oxide.
A semiconductor film 6b on which a channel is formed is formed on the interlayer insulating film 11 at a position corresponding to the gate 6a, for example, by amorphous silicon or polycrystalline silicon. The semiconductor film 6b is opposed to the gate 6a with the interlayer insulating film 11 interposed therebetween.
An insulating channel protective film 6d is formed on the central portion of the semiconductor film 6b. The channel protective film 6d is made of, for example, silicon nitride or silicon oxide.
An impurity semiconductor film 6f is formed on one end portion of the semiconductor film 6b so as to partially overlap the channel protective film 6d, and the impurity semiconductor film 6g is formed on the other end portion of the semiconductor film 6b. Is partially overlapped with the channel protective film 6d. The impurity semiconductor films 6f and 6g are formed on both ends of the semiconductor film 6b so as to be separated from each other. The impurity semiconductor films 6f and 6g are n-type semiconductors, but are not limited thereto, and may be p-type semiconductors.
A drain electrode 6h is formed on the impurity semiconductor film 6f. A source electrode 6i is formed on the impurity semiconductor film 6g. The drain electrode 6h and the source electrode 6i are made of, for example, a Cr film, an Al film, a Cr / Al laminated film, an AlTi alloy film, or an AlTiNd alloy film.
An insulating interlayer insulating film 12 is formed on the channel protective film 6d, the drain electrode 6h, and the source electrode 6i, and the channel protective film 6d, the drain electrode 6h, and the source electrode 6i are covered with the interlayer insulating film 12. Yes.

キャパシタ７は、駆動トランジスタ６のゲート電極６ａとソース電極６ｉとの間に接続されており、図４、図６に示すように、基板１０と層間絶縁膜１１との間に一方の電極７ａが形成され、層間絶縁膜１１と層間絶縁膜１２との間に他方の電極７ｂが形成され、電極７ａと電極７ｂが誘電体である層間絶縁膜１１を挟んで相対している。 The capacitor 7 is connected between the gate electrode 6 a and the source electrode 6 i of the driving transistor 6, and one electrode 7 a is provided between the substrate 10 and the interlayer insulating film 11 as shown in FIGS. 4 and 6. The other electrode 7b is formed between the interlayer insulating film 11 and the interlayer insulating film 12, and the electrodes 7a and 7b are opposed to each other with the interlayer insulating film 11 as a dielectric interposed therebetween.

なお、信号線３、キャパシタ７の電極７ａ、スイッチトランジスタ５のゲート５ａ及び駆動トランジスタ６のゲート６ａは、基板１０に一面に成膜された導電膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで一括して形成されたものである。
また、走査線２、電圧供給線４、キャパシタ７の電極７ｂ、スイッチトランジスタ５のドレイン電極５ｈ，ソース電極５ｉ及び駆動トランジスタ６のドレイン電極６ｈ，ソース電極６ｉは、層間絶縁膜１１に一面に成膜された導電膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで形成されたものである。 The signal line 3, the electrode 7a of the capacitor 7, the gate 5a of the switch transistor 5, and the gate 6a of the driving transistor 6 are formed by processing the conductive film formed on the entire surface of the substrate 10 by a photolithography method, an etching method, or the like. It is formed in a lump.
The scanning line 2, the voltage supply line 4, the electrode 7 b of the capacitor 7, the drain electrode 5 h and source electrode 5 i of the switch transistor 5, and the drain electrode 6 h and source electrode 6 i of the driving transistor 6 are formed on the interlayer insulating film 11. The formed conductive film is formed by shape processing by a photolithography method, an etching method, or the like.

また、層間絶縁膜１１には、ゲート電極５ａと走査線２とが重なる領域にコンタクトホール１１ａが形成され、ドレイン電極５ｈと信号線３とが重なる領域にコンタクトホール１１ｂが形成され、ゲート電極６ａとソース電極５ｉとが重なる領域にコンタクトホール１１ｃが形成されており、コンタクトホール１１ａ〜１１ｃ内にコンタクトプラグ２０ａ〜２０ｃがそれぞれ埋め込まれている。コンタクトプラグ２０ａによってスイッチトランジスタ５のゲート５ａと走査線２が電気的に導通し、コンタクトプラグ２０ｂによってスイッチトランジスタ５のドレイン電極５ｈと信号線３が電気的に導通し、コンタクトプラグ２０ｃによってスイッチトランジスタ５のソース電極５ｉとキャパシタ７の電極７ａが電気的に導通するとともにスイッチトランジスタ５のソース電極５ｉと駆動トランジスタ６のゲート６ａが電気的に導通する。コンタクトプラグ２０ａ〜２０ｃを介することなく、走査線２が直接ゲート電極５ａと接触し、ドレイン電極５ｈが信号線３と接触し、ソース電極５ｉがゲート電極６ａと接触してもよい。
なお、駆動トランジスタ６のゲート６ａがキャパシタ７の電極７ａに一体に連なっており、駆動トランジスタ６のドレイン電極６ｈが電圧供給線４に一体に連なっており、駆動トランジスタ６のソース電極６ｉがキャパシタ７の電極７ｂに一体に連なっている。 In the interlayer insulating film 11, a contact hole 11a is formed in a region where the gate electrode 5a and the scanning line 2 overlap, and a contact hole 11b is formed in a region where the drain electrode 5h and the signal line 3 overlap, and the gate electrode 6a. A contact hole 11c is formed in a region where the source electrode 5i overlaps, and contact plugs 20a to 20c are embedded in the contact holes 11a to 11c, respectively. The contact plug 20a electrically connects the gate 5a of the switch transistor 5 to the scanning line 2, the contact plug 20b electrically connects the drain electrode 5h of the switch transistor 5 and the signal line 3, and the contact plug 20c electrically connects the switch transistor 5 to the signal line 3. The source electrode 5i and the electrode 7a of the capacitor 7 are electrically connected, and the source electrode 5i of the switch transistor 5 and the gate 6a of the drive transistor 6 are electrically connected. The scanning line 2 may be in direct contact with the gate electrode 5a, the drain electrode 5h may be in contact with the signal line 3, and the source electrode 5i may be in contact with the gate electrode 6a without using the contact plugs 20a to 20c.
The gate 6a of the driving transistor 6 is integrally connected to the electrode 7a of the capacitor 7, the drain electrode 6h of the driving transistor 6 is integrally connected to the voltage supply line 4, and the source electrode 6i of the driving transistor 6 is connected to the capacitor 7. The electrode 7b is integrally connected.

画素電極８ａは、層間絶縁膜１１を介して基板１０上に設けられており、画素Ｐごとに独立して形成されている。この画素電極８ａは透明電極であって、例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ₂Ｏ₃）、酸化スズ（ＳｎＯ₂）、酸化亜鉛（ＺｎＯ）又はカドミウム−錫酸化物（ＣＴＯ）からなる。なお、画素電極８ａは一部、駆動トランジスタ６のソース電極６ｉに重なり、画素電極８ａとソース電極６ｉが接続している。
画素電極８ａを洗浄し、画素電極８ａ上に塗布されるキャリア輸送層に対して親液性を有するように、プラズマ表面処理が施されている。
そして、図４、図５に示すように、層間絶縁膜１２が、走査線２、信号線３、電圧供給線４、スイッチトランジスタ５、駆動トランジスタ６、画素電極８ａの周縁部、キャパシタ７の電極７ｂ及び層間絶縁膜１１を覆うように形成されている。層間絶縁膜１２には、各画素電極８ａの中央部が露出するように開口部１２ａが形成されている。そのため、層間絶縁膜１２は平面視して格子状に形成されている。 The pixel electrode 8 a is provided on the substrate 10 via the interlayer insulating film 11 and is formed independently for each pixel P. The pixel electrode 8a is a transparent electrode, for example, tin-doped indium oxide (ITO), zinc-doped indium oxide, indium oxide (In ₂ O ₃ ), tin oxide (SnO ₂ ), zinc oxide (ZnO), or cadmium − It consists of tin oxide (CTO). The pixel electrode 8a partially overlaps the source electrode 6i of the driving transistor 6, and the pixel electrode 8a and the source electrode 6i are connected.
Plasma surface treatment is performed so that the pixel electrode 8a is washed and lyophilic with respect to the carrier transport layer applied on the pixel electrode 8a.
4 and 5, the interlayer insulating film 12 includes the scanning line 2, the signal line 3, the voltage supply line 4, the switch transistor 5, the driving transistor 6, the peripheral portion of the pixel electrode 8a, and the electrode of the capacitor 7. 7b and the interlayer insulating film 11 are formed. An opening 12a is formed in the interlayer insulating film 12 so that the center of each pixel electrode 8a is exposed. Therefore, the interlayer insulating film 12 is formed in a lattice shape in plan view.

そして、基板１０の表面に走査線２、信号線３、電圧供給線４、スイッチトランジスタ５、駆動トランジスタ６、キャパシタ７、画素電極８ａ及び層間絶縁膜１２が形成されてなるパネルがトランジスタアレイパネルとなっている。 A panel on which the scanning line 2, the signal line 3, the voltage supply line 4, the switch transistor 5, the driving transistor 6, the capacitor 7, the pixel electrode 8a, and the interlayer insulating film 12 are formed on the surface of the substrate 10 is a transistor array panel. It has become.

ＥＬ素子８は、図４、図５に示すように、アノードとなる第一電極としての画素電極８ａと、画素電極８ａの上に形成された化合物膜である正孔注入層８ｂと、正孔注入層８ｂの上に形成された化合物膜である発光層８ｃと、発光層８ｃの上に形成された第二電極としての対向電極８ｄとを備えている。対向電極８ｄは全画素Ｐに共通の単一電極であって、全画素Ｐに連続して形成されている。 As shown in FIGS. 4 and 5, the EL element 8 includes a pixel electrode 8a as a first electrode serving as an anode, a hole injection layer 8b that is a compound film formed on the pixel electrode 8a, and a hole. A light emitting layer 8c, which is a compound film formed on the injection layer 8b, and a counter electrode 8d as a second electrode formed on the light emitting layer 8c are provided. The counter electrode 8d is a single electrode common to all the pixels P, and is continuously formed in all the pixels P.

正孔注入層８ｂは、例えば、導電性高分子であるＰＥＤＯＴ（poly(ethylenedioxy)thiophene；ポリエチレンジオキシチオフェン）及びドーパントであるＰＳＳ（polystyrene sulfonate；ポリスチレンスルホン酸）からなる機能層であって、画素電極８ａから発光層８ｃに向けて正孔を注入するキャリア注入層である。
発光層８ｃは、画素Ｐ毎にＲ（赤），Ｇ（緑），Ｂ（青）のいずれかを発光する材料を含み、例えば、ポリフルオレン系発光材料やポリフェニレンビニレン系発光材料からなり、対向電極８ｄから供給される電子と、正孔注入層８ｂから注入される正孔との再結合に伴い発光する層である。このため、Ｒ（赤）を発光する画素Ｐ、Ｇ（緑）を発光する画素Ｐ、Ｂ（青）を発光する画素Ｐは互いに発光層８ｃの発光材料が異なる。画素ＰのＲ（赤），Ｇ（緑），Ｂ（青）のパターンは、デルタ配列であってもよく、また縦方向に同色画素が配列されるストライプパターンであってもよい。 The hole injection layer 8b is a functional layer made of, for example, PEDOT (poly (ethylenedioxy) thiophene) that is a conductive polymer and PSS (polystyrene sulfonate) that is a dopant. This is a carrier injection layer that injects holes from the electrode 8a toward the light emitting layer 8c.
The light emitting layer 8c includes a material that emits any one of R (red), G (green), and B (blue) for each pixel P. For example, the light emitting layer 8c is made of a polyfluorene light emitting material or a polyphenylene vinylene light emitting material. This is a layer that emits light upon recombination of electrons supplied from the electrode 8d and holes injected from the hole injection layer 8b. For this reason, the pixel P that emits R (red), the pixel P that emits G (green), and the pixel P that emits B (blue) have different light emitting materials for the light emitting layer 8c. The R (red), G (green), and B (blue) pattern of the pixel P may be a delta arrangement or a stripe pattern in which the same color pixels are arranged in the vertical direction.

対向電極８ｄは、画素電極８ａよりも仕事関数の低い材料で形成されており、例えば、インジウム、マグネシウム、カルシウム、リチウム、バリウム、希土類金属の少なくとも一種を含む単体又は合金で形成されている。
この対向電極８ｄは全ての画素Ｐに共通した電極であり、発光層８ｃなどの化合物膜とともに後述するバンク１３を被覆している。 The counter electrode 8d is made of a material having a work function lower than that of the pixel electrode 8a. For example, the counter electrode 8d is made of a simple substance or an alloy containing at least one of indium, magnesium, calcium, lithium, barium, and a rare earth metal.
The counter electrode 8d is an electrode common to all the pixels P, and covers a bank 13 described later together with a compound film such as the light emitting layer 8c.

このように、層間絶縁膜１２及びバンク１３によって発光部位となる発光層８ｃが画素Ｐごとに仕切られている。
そして、開口部１３ａ内において、キャリア輸送層としての正孔注入層８ｂ及び発光層８ｃが、画素電極８ａ上に積層されている（図７〜図９参照）。 As described above, the light emitting layer 8 c serving as a light emitting portion is partitioned for each pixel P by the interlayer insulating film 12 and the bank 13.
And in the opening part 13a, the positive hole injection layer 8b and the light emitting layer 8c as a carrier transport layer are laminated | stacked on the pixel electrode 8a (refer FIGS. 7-9).

具体的には、バンク１３は、正孔注入層８ｂや発光層８ｃを湿式法により形成するに際して、正孔注入層８ｂや発光層８ｃとなる材料が溶媒に溶解または分散された液状体が隣接する画素Ｐに滲み出ないようにする隔壁として機能する。
例えば、図７に示すように、層間絶縁膜１２の上に設けられたバンク１３には、層間絶縁膜１２の開口部１２ａより内側に開口部１３ａが形成されている。
そして、図８に示すように、各開口部１３ａに囲まれた各画素電極８ａ上に、正孔注入層８ｂとなる材料が含有される液状体を塗布し、基板１０ごと加熱してその液状体を乾燥させ成膜させた化合物膜が、第１のキャリア輸送層である正孔注入層８ｂとなる。
さらに、図９に示すように、各開口部１３ａに囲まれた各正孔注入層８ｂ上に、発光層８ｃとなる材料が含有される液状体を塗布し、基板１０ごと加熱してその液状体を乾燥させ成膜させた化合物膜が、第２のキャリア輸送層である発光層８ｃとなる。
なお、この発光層８ｃとバンク１３を被覆するように対向電極８ｄが設けられている（図５参照）。 Specifically, when the hole injection layer 8b and the light emitting layer 8c are formed by a wet method, the bank 13 is adjacent to a liquid material in which a material for forming the hole injection layer 8b or the light emitting layer 8c is dissolved or dispersed in a solvent. It functions as a partition wall that prevents the pixel P from bleeding.
For example, as shown in FIG. 7, an opening 13 a is formed inside the opening 12 a of the interlayer insulating film 12 in the bank 13 provided on the interlayer insulating film 12.
Then, as shown in FIG. 8, a liquid containing a material to be the hole injection layer 8b is applied on each pixel electrode 8a surrounded by each opening 13a, and the whole substrate 10 is heated to obtain the liquid. The compound film formed by drying the body becomes the hole injection layer 8b which is the first carrier transport layer.
Further, as shown in FIG. 9, a liquid containing a material that becomes the light emitting layer 8c is applied on each hole injection layer 8b surrounded by each opening 13a, and the whole substrate 10 is heated to form the liquid. The compound film formed by drying the body is the light emitting layer 8c which is the second carrier transport layer.
A counter electrode 8d is provided so as to cover the light emitting layer 8c and the bank 13 (see FIG. 5).

そして、このＥＬパネル１においては、画素電極８ａ、基板１０及び層間絶縁膜１１が透明であり、発光層８ｃから発した光が画素電極８ａ、層間絶縁膜１１及び基板１０を透過して出射する。そのため、基板１０の裏面が表示面となる。
なお、基板１０側ではなく、反対側が表示面となってもよい。この場合、対向電極８ｄを透明電極とし、画素電極８ａを反射電極として、発光層８ｃから発した光が対向電極８ｄを透過して出射する。 In this EL panel 1, the pixel electrode 8a, the substrate 10 and the interlayer insulating film 11 are transparent, and the light emitted from the light emitting layer 8c is transmitted through the pixel electrode 8a, the interlayer insulating film 11 and the substrate 10 and emitted. . Therefore, the back surface of the substrate 10 becomes a display surface.
The display surface may be the opposite side instead of the substrate 10 side. In this case, the counter electrode 8d is a transparent electrode, the pixel electrode 8a is a reflective electrode, and light emitted from the light emitting layer 8c is transmitted through the counter electrode 8d and emitted.

このＥＬパネル１は、次のように駆動されて発光する。
全ての電圧供給線４に所定レベルの電圧が印加された状態で、走査ドライバによって走査線２に順次電圧が印加されることで、これら走査線２が順次選択される。
各走査線２が選択されている時に、データドライバによって階調に応じたレベルの電圧が全ての信号線３に印加されると、その選択されている走査線２に対応するスイッチトランジスタ５がオンになっていることから、その階調に応じたレベルの電圧が駆動トランジスタ６のゲート６ａに印加される。
この駆動トランジスタ６のゲート６ａに印加された電圧に応じて、駆動トランジスタ６のゲート電極６ａとソース電極６ｉとの間の電位差が定まって、駆動トランジスタ６におけるドレイン−ソース電流の大きさが定まり、ＥＬ素子８がそのドレイン−ソース電流に応じた明るさで発光する。
その後、その走査線２の選択が解除されると、スイッチトランジスタ５がオフとなるので、駆動トランジスタ６のゲート６ａに印加された電圧にしたがった電荷がキャパシタ７に蓄えられ、駆動トランジスタ６のゲート電極６ａとソース電極６ｉ間の電位差は保持される。
このため、駆動トランジスタ６は選択時と同じ電流値のドレイン−ソース電流を流し続け、ＥＬ素子８の輝度を維持するようになっている。 The EL panel 1 is driven as follows to emit light.
In a state where a predetermined level of voltage is applied to all the voltage supply lines 4, the scanning driver sequentially applies voltages to the scanning lines 2, thereby sequentially selecting the scanning lines 2.
When each scanning line 2 is selected, if a voltage of a level corresponding to the gradation is applied to all the signal lines 3 by the data driver, the switch transistor 5 corresponding to the selected scanning line 2 is turned on. Therefore, a voltage having a level corresponding to the gradation is applied to the gate 6a of the driving transistor 6.
The potential difference between the gate electrode 6a and the source electrode 6i of the drive transistor 6 is determined according to the voltage applied to the gate 6a of the drive transistor 6, and the magnitude of the drain-source current in the drive transistor 6 is determined. The EL element 8 emits light with brightness according to the drain-source current.
Thereafter, when the selection of the scanning line 2 is released, the switch transistor 5 is turned off, so that the charge according to the voltage applied to the gate 6a of the driving transistor 6 is stored in the capacitor 7 and the gate of the driving transistor 6 The potential difference between the electrode 6a and the source electrode 6i is maintained.
For this reason, the drive transistor 6 keeps flowing the drain-source current having the same current value as that at the time of selection, and maintains the luminance of the EL element 8.

次に、ＥＬパネル１におけるＥＬ素子８の製造方法について説明する。 Next, a method for manufacturing the EL element 8 in the EL panel 1 will be described.

基板１０上にゲートメタル層をスパッタリングで堆積させ、フォトリソグラフィーによりパターニングして信号線３、キャパシタ７の電極７ａ、スイッチトランジスタ５のゲート５ａ及び駆動トランジスタ６のゲート６ａを形成する。次いで、プラズマＣＶＤによって窒化シリコン等のゲート絶縁膜となる層間絶縁膜１１を堆積する。層間絶縁膜１１には、ＥＬパネル１の一辺に位置する走査ドライバに接続するための各走査線２の外部接続端子を開口するコンタクトホール（図示せず）を形成する。
次いで、半導体膜５ｂ、６ｂとなるアモルファスシリコン等の半導体層、チャネル保護膜５ｄ、６ｄとなる窒化シリコン等の絶縁層を連続して堆積後、フォトリソグラフィーによってチャネル保護膜５ｄ、６ｄをパターン形成し、不純物半導体膜５ｆ，５ｇ、６ｆ，６ｇとなる不純物層を堆積後、フォトリソグラフィーによって不純物層及び半導体層を連続してパターニングして不純物半導体膜５ｆ，５ｇ、６ｆ，６ｇ、半導体膜５ｂ、６ｂを形成する。
そして、フォトリソグラフィーによってコンタクトホール１１ａ〜１１ｃを形成する。次いで、コンタクトホール１１ａ〜１１ｃ内にコンタクトプラグ２０ａ〜２０ｃを形成する。この工程は省略されてもよい。
スイッチトランジスタ５のドレイン電極５ｈ，ソース電極５ｉ及び駆動トランジスタ６のドレイン電極６ｈ，ソース電極６ｉとなるソース、ドレインメタル層を堆積して適宜パターニングして、走査線２、電圧供給線４、キャパシタ７の電極７ｂ、スイッチトランジスタ５のドレイン電極５ｈ，ソース電極５ｉ及び駆動トランジスタ６のドレイン電極６ｈ，ソース電極６ｉを形成する。その後、ＩＴＯ膜を堆積してからパターニングして画素電極８ａを形成する。
そして、スイッチトランジスタ５や駆動トランジスタ６等を覆うように、気相成長法により絶縁膜を成膜し、その絶縁膜をフォトリソグラフィーでパターニングすることで画素電極８ａの中央部が露出する開口部１２ａを有する層間絶縁膜１２を形成する。開口部１２ａとともに、図示しない走査線２の外部接続端子、ＥＬパネル１の一辺に位置するデータドライバに接続するための各信号線３の外部接続端子及び電圧供給線４の外部接続端子をそれぞれ開口する複数のコンタクトホールを形成する。次いで、ポリイミド等の感光性樹脂を堆積後、露光して画素電極８ａ上の正孔注入層８ｂが露出する開口部１３ａを有する格子状のバンク１３を形成する。このとき、バンク１３は、上記外部接続端子を開口するコンタクトホールを露出している。 A gate metal layer is deposited on the substrate 10 by sputtering and patterned by photolithography to form the signal line 3, the electrode 7a of the capacitor 7, the gate 5a of the switch transistor 5, and the gate 6a of the drive transistor 6. Next, an interlayer insulating film 11 to be a gate insulating film such as silicon nitride is deposited by plasma CVD. A contact hole (not shown) is formed in the interlayer insulating film 11 to open an external connection terminal of each scanning line 2 for connection to a scanning driver located on one side of the EL panel 1.
Next, a semiconductor layer such as amorphous silicon to be the semiconductor films 5b and 6b and an insulating layer such as silicon nitride to be the channel protection films 5d and 6d are successively deposited, and then the channel protection films 5d and 6d are patterned by photolithography. After the impurity layers to be the impurity semiconductor films 5f, 5g, 6f, and 6g are deposited, the impurity layers and the semiconductor layers are successively patterned by photolithography to form the impurity semiconductor films 5f, 5g, 6f, and 6g, and the semiconductor films 5b and 6b. Form.
Then, contact holes 11a to 11c are formed by photolithography. Next, contact plugs 20a to 20c are formed in the contact holes 11a to 11c. This step may be omitted.
The source and drain metal layers to be the drain electrode 5h and the source electrode 5i of the switch transistor 5 and the drain electrode 6h and the source electrode 6i of the driving transistor 6 are deposited and appropriately patterned to form the scanning line 2, the voltage supply line 4, and the capacitor 7 Electrode 7b, switch transistor 5 drain electrode 5h, source electrode 5i, and drive transistor 6 drain electrode 6h, source electrode 6i. Thereafter, an ITO film is deposited and then patterned to form the pixel electrode 8a.
Then, an insulating film is formed by vapor deposition so as to cover the switch transistor 5, the driving transistor 6, and the like, and the insulating film is patterned by photolithography, thereby opening the opening 12a from which the central portion of the pixel electrode 8a is exposed. An interlayer insulating film 12 having the following is formed. Along with the opening 12a, an external connection terminal of the scanning line 2 (not shown), an external connection terminal of each signal line 3 for connecting to the data driver located on one side of the EL panel 1, and an external connection terminal of the voltage supply line 4 are opened. A plurality of contact holes are formed. Next, after depositing a photosensitive resin such as polyimide, it is exposed to form a lattice bank 13 having an opening 13a through which the hole injection layer 8b on the pixel electrode 8a is exposed. At this time, the bank 13 exposes a contact hole that opens the external connection terminal.

そして、図２、図４、図５、図７に示すように、複数の画素電極８ａを画素Ｐごとに開放する格子状のバンク１３によって囲われた凹部が、平面視して略長方形状を呈する開口部１３ａとなっている。
そして、各画素Ｐの画素電極８ａに対応する複数の開口部１３ａは、図１０に示すように、例えば、略長方形状の開口部１３ａの短手方向（短辺方向）に沿って複数の開口部１３ａが並んだ横方向の凹部の列を成すとともに、その開口部１３ａの長手方向（長辺方向）に沿って複数の開口部１３ａが並んだ縦方向の凹部の列を成して、升目状に並んでいる。
画素Ｐ（画素電極８ａに対応する複数の開口部１３ａ及びバンク１３）に、プラズマ表面処理を施す。プラズマ処理としては、例えばプラズマ状態の酸素を照射する方法があげられる。
この開口部１３ａに、正孔注入層８ｂや発光層８ｃとなる材料が溶媒に溶解または分散された液状体を塗布し、その液状体を乾燥させることによって、キャリア輸送層である正孔注入層８ｂや発光層８ｃを成膜することができる。 2, 4, 5, and 7, the recesses surrounded by the grid-like banks 13 that open the plurality of pixel electrodes 8 a for each pixel P have a substantially rectangular shape in plan view. The opening 13a is presented.
The plurality of openings 13a corresponding to the pixel electrode 8a of each pixel P are, for example, a plurality of openings along the short side direction (short side direction) of the substantially rectangular opening 13a as shown in FIG. Forming a row of concave portions in the horizontal direction in which the portions 13a are arranged, and forming a row of concave portions in the vertical direction in which a plurality of openings 13a are arranged along the longitudinal direction (long side direction) of the openings 13a. Are lined up.
Plasma surface treatment is performed on the pixels P (the plurality of openings 13a and banks 13 corresponding to the pixel electrodes 8a). Examples of the plasma treatment include a method of irradiating plasma oxygen.
The opening 13a is coated with a liquid material in which a material for forming the hole injection layer 8b or the light emitting layer 8c is dissolved or dispersed in a solvent, and the liquid material is dried, whereby a hole injection layer which is a carrier transport layer. 8b and the light emitting layer 8c can be formed.

そして、各開口部１３ａにキャリア輸送層となる材料が含有される液状体を塗布する場合、基板１０を、基板１０が載置されたステージとともに加熱してから、図１０に示すように、略長方形状の開口部１３ａの短手方向に複数の開口部１３ａが並んだ横方向の凹部の列に沿ってノズルＮ及び基板１０が載置されたステージの少なくともいずれか一方を相対的に移動させながら、そのノズルＮから所定の液状体を流し出し、液状体を複数の開口部１３ａに亘って連続的に塗布するノズルプリント方式による塗布工程が実行される。例えば、図示しないステージ移動装置によって、ノズルＮが短手方向に配列された複数の画素Ｐ上を移動するように、基板１０が載置されたステージを開口部１３ａの短手方向に沿って移動しながら、ノズルＮが短手方向の複数の画素Ｐに液状体を流した後、図示しないノズル移動装置によってノズルＮを長手方向に移動して、次の行の画素ＰにノズルＮが液状体を流せる準備を行い、再びステージ移動装置によって、基板１０が載置されたステージを開口部１３ａの短手方向に沿って前回とは逆方向に移動しながらノズルＮが短手方向に配列された当該次の行の複数の画素Ｐ上に液状体を流す。ここで、ノズルＮは、インクジェット方式のような個々に分離した液滴を吐出するのではなく、連続した液流を流すため、バンク１３によって囲われた凹部内のみならず、図１０に示すように、開口部１３ａが短手方向に並んだ凹部間のバンク１３上に液状体が塗布されることとなるが、開口部１３ａが長手方向に並んだ凹部間のバンク１３上には液状体は塗布されないようになっている。 And when apply | coating the liquid containing the material used as a carrier transport layer to each opening part 13a, after heating the board | substrate 10 with the stage in which the board | substrate 10 was mounted, as shown in FIG. Relatively moving at least one of the stage on which the nozzle N and the substrate 10 are placed along a row of lateral recesses in which a plurality of openings 13a are arranged in the short direction of the rectangular opening 13a. On the other hand, a predetermined liquid material is poured out from the nozzle N, and a coating process is performed by a nozzle printing method in which the liquid material is continuously applied over the plurality of openings 13a. For example, the stage on which the substrate 10 is placed is moved along the short direction of the opening 13a so that the nozzle N moves on the plurality of pixels P arranged in the short direction by a stage moving device (not shown). On the other hand, after the liquid material flows through the plurality of pixels P in the short direction, the nozzle N is moved in the longitudinal direction by a nozzle moving device (not shown), and the nozzle N is formed in the next row of pixels P. The nozzles N were arranged in the short direction while the stage on which the substrate 10 was placed was moved again along the short direction of the opening 13a in the direction opposite to the previous time by the stage moving device. A liquid material is caused to flow over the plurality of pixels P in the next row. Here, the nozzle N does not discharge individually separated liquid droplets as in the ink jet system, but allows a continuous liquid flow to flow, so that not only in the recess surrounded by the bank 13 but also as shown in FIG. In addition, the liquid material is applied onto the bank 13 between the recesses in which the openings 13a are arranged in the short direction, but the liquid material is not formed on the bank 13 between the recesses in which the openings 13a are arranged in the longitudinal direction. It is not applied.

そして、略長方形状の開口部１３ａの短手方向に沿い相対的に移動するノズルＮを介してバンク１３を跨ぎつつ開口部１３ａ内に塗布された液状体が乾燥されて、化合物膜に成膜されることで、正孔注入層８ｂや発光層８ｃが形成される。なお、バンク１３上に塗布された液状体は、ノズルＮの移動方向の前方側あるいは後方側の開口部１３ａ内に流れ込むようになるので、乾燥した際には開口部１３ａ内にのみ化合物膜が成膜されることとなる。
なお、開口部１３ａ内に正孔注入層８ｂが成膜された後（図８参照）に、発光層８ｃとなる液状体を開口部１３ａ内に塗布し乾燥すること（図９参照）で、２層よりなるキャリア輸送層を形成することができる。 Then, the liquid material applied in the opening 13a is dried across the bank 13 via the nozzle N that moves relatively along the short direction of the substantially rectangular opening 13a, and is formed into a compound film. As a result, the hole injection layer 8b and the light emitting layer 8c are formed. Since the liquid applied on the bank 13 flows into the opening 13a on the front side or the rear side in the moving direction of the nozzle N, the compound film is formed only in the opening 13a when dried. A film is formed.
In addition, after the hole injection layer 8b is formed in the opening 13a (see FIG. 8), a liquid material that becomes the light emitting layer 8c is applied in the opening 13a and dried (see FIG. 9). A carrier transport layer comprising two layers can be formed.

そして、バンク１３の上及び発光層８ｃの上に対向電極８ｄを一面に成膜することで、ＥＬ素子８、ＥＬパネル１が製造される。 And the EL element 8 and the EL panel 1 are manufactured by forming the counter electrode 8d on the entire surface of the bank 13 and the light emitting layer 8c.

このように、略長方形状の開口部１３ａの短手方向に複数の開口部１３ａが並んだ横方向の凹部の列に沿いノズルＮを相対的に移動させながら、キャリア輸送層となる液状体を複数の開口部１３ａに亘って連続的に塗布し、その液状体を乾燥させることによって、正孔注入層８ｂや発光層８ｃの膜厚をほぼ均一に成膜することができる。 In this way, while the nozzle N is relatively moved along the row of the concave portions in the lateral direction in which the plurality of openings 13a are arranged in the short direction of the substantially rectangular opening 13a, the liquid material serving as the carrier transport layer is formed. By continuously coating the plurality of openings 13a and drying the liquid, the hole injection layer 8b and the light emitting layer 8c can be formed almost uniformly.

ここで、略長方形状の開口部１３ａの短手方向に沿いノズルＮを相対的に移動させながら、液状体を複数の開口部１３ａに亘って連続的に塗布することで、キャリア輸送層（正孔注入層８ｂ、発光層８ｃ）の膜厚をより均一にすることができる理由について説明する。 Here, the liquid material is continuously applied over the plurality of openings 13a while relatively moving the nozzle N along the short direction of the substantially rectangular opening 13a, whereby the carrier transport layer (normal The reason why the thicknesses of the hole injection layer 8b and the light emitting layer 8c) can be made more uniform will be described.

画素電極８ａに対応する複数の開口部１３ａにプラズマ表面処理を施す過程で、バンク１３にもプラズマ表面処理が施され親液性になっているため、その後のバンク１３の開口部１３ａ内に塗布された液状体を乾燥させて成膜する過程において、開口部１３ａとなるバンク１３の側壁面はその上に僅かながら化合物膜が成膜されてしまい、その液状体が開口部１３ａの壁面を上に這い上がるようにして成膜されたように見える現象（這い上がり現象）が起こり、凹部の中央側に比べてその壁面寄りの膜厚が厚くなってしまいがちであることが知られている。
そこで、この這い上がりを低減することによって、より均一な膜厚を有する正孔注入層８ｂや発光層８ｃを成膜することを検討した。 In the process of performing the plasma surface treatment on the plurality of openings 13a corresponding to the pixel electrodes 8a, the bank 13 is also subjected to the plasma surface treatment and becomes lyophilic, so that it is applied in the openings 13a of the bank 13 thereafter. In the process of drying the formed liquid material to form a film, a slight amount of a compound film is formed on the side wall surface of the bank 13 serving as the opening 13a, and the liquid material is over the wall surface of the opening 13a. It is known that a phenomenon that the film is formed so as to creep up (cracking phenomenon) occurs, and the film thickness near the wall surface tends to be thicker than the central side of the recess.
Therefore, it has been studied to form the hole injection layer 8b and the light emitting layer 8c having a more uniform film thickness by reducing the creeping.

図１１に示すように、バンク１３と同様な材料によって形成された所定の隔壁（バンク）により仕切られて、平面視して略正方形状を呈する開口部８８が複数連なる凹部の列に沿って、ノズルＮを相対的に移動させながら、そのノズルＮから所定の液状体を流し出し、液状体を複数の開口部８８に亘って連続的に塗布したのちに、その液状体を乾燥させて成膜したキャリア輸送層の膜厚を計測することにより、膜厚に影響を及ぼす這い上がりに関する測定を行った。 As shown in FIG. 11, along a row of recesses partitioned by a predetermined partition (bank) formed of the same material as the bank 13 and having a plurality of openings 88 having a substantially square shape in plan view, While the nozzle N is moved relatively, a predetermined liquid material is poured out from the nozzle N, and after the liquid material is continuously applied over the plurality of openings 88, the liquid material is dried to form a film. By measuring the film thickness of the carrier transport layer, measurements were made regarding creeping that affects the film thickness.

具体的には、キャリア輸送層（正孔注入層）となる材料（ＰＥＤＯＴ／ＰＳＳ）が含有される液状体であるＢａｙｅｒ社製「ＢＡＹＴＲＯＮＰ CH8000」を水で７０％に希釈した液状体を用いて、ノズルＮの移動速度２．５［ｍ／ｓｅｃ］、ノズルＮからの液状体の流量９６．２８［μｌ／ｍｉｎ］、温度４０［℃］という条件で、サイズ７６μｍ×７６μｍの正方形状の開口部８８が連なる凹部の列に沿って、その液状体を複数の開口部８８に亘って連続的に塗布し乾燥させて、開口部８８内にキャリア輸送層の一部である正孔注入層を成膜した。
そして、その開口部８８内に成膜した正孔注入層について、図１２に示すように、ノズルＮの移動方向に沿う横方向の膜厚と、ノズルＮの移動方向に直交する縦方向の膜厚とを計測した。その測定結果を図１３に示す。ここで、横方向の中心及び縦方向の中心は横軸における３８μｍとなり、横軸における１０μｍ、７０μｍは、開口部８８近傍に位置する。 Specifically, a liquid obtained by diluting “BAYTRON P CH8000” manufactured by Bayer, which is a liquid containing a material (PEDOT / PSS) to be a carrier transport layer (hole injection layer), to 70% with water is used. The nozzle N has a moving speed of 2.5 [m / sec], a flow rate of liquid from the nozzle N of 96.28 [μl / min], and a temperature of 40 [° C.], and a square shape having a size of 76 μm × 76 μm. A hole injection layer which is a part of the carrier transport layer in the opening 88 is formed by continuously applying and drying the liquid material over the plurality of openings 88 along the row of the recesses in which the openings 88 are continuous. Was deposited.
Then, with respect to the hole injection layer formed in the opening 88, as shown in FIG. 12, the lateral film thickness along the moving direction of the nozzle N and the vertical film perpendicular to the moving direction of the nozzle N Thickness was measured. The measurement results are shown in FIG. Here, the center in the horizontal direction and the center in the vertical direction are 38 μm on the horizontal axis, and 10 μm and 70 μm on the horizontal axis are located in the vicinity of the opening 88.

図１３に示すように、開口部８８内に成膜した正孔注入層の膜厚は、ノズルＮの移動方向に直交する縦方向の膜厚よりも、ノズルＮの移動方向に沿った横方向の膜厚の方が、ほぼ均一な厚さ（約２０ｎｍの膜厚）を有する平坦な領域が多いことがわかる。
つまり、図１２中、ノズルＮの移動方向に沿う上下の壁面８８ａ側の方が、ノズルＮの移動方向に交差する左右の壁面８８ｂ側よりも、這い上がりの程度が大きいということである。
このことより、略長方形状を呈する開口部１３ａの場合、図１４に示すように、開口部１３ａの短手方向に沿った方向であって、複数の開口部１３ａがその短手方向に並んだ凹部の列に沿うようにノズルＮを相対的に移動させながら、キャリア輸送層となる液状体を塗布した方が、這い上がりが生じる部分を少なくし、ほぼ均一な厚さを有する平坦な膜厚部分をより多くすることができるといえる。 As shown in FIG. 13, the film thickness of the hole injection layer formed in the opening 88 is greater in the lateral direction along the moving direction of the nozzle N than in the vertical direction perpendicular to the moving direction of the nozzle N. It can be seen that there are more flat regions having a substantially uniform thickness (film thickness of about 20 nm).
That is, in FIG. 12, the upper and lower wall surfaces 88a along the moving direction of the nozzle N have a higher degree of scooping than the left and right wall surfaces 88b intersecting the moving direction of the nozzle N.
Accordingly, in the case of the opening portion 13a having a substantially rectangular shape, as shown in FIG. 14, the opening portion 13a is arranged along the short direction of the opening portion 13a. When the liquid N serving as the carrier transport layer is applied while relatively moving the nozzle N along the row of the concave portions, the portion where the scooping is generated is reduced, and a flat film thickness having a substantially uniform thickness is obtained. It can be said that more parts can be made.

ここで、図１２中、上下の壁面８８ａ側の方が、左右の壁面８８ｂ側よりも這い上がりの程度が大きくなることについて考察する。
図１１、図１２に示すように、略正方形状を呈する開口部８８が複数連なる凹部の列に沿って、ノズルＮを相対的に移動させながら、そのノズルＮから所定の液状体を流し出して、液状体を複数の開口部８８に亘って連続的に塗布した場合、図１１に示すように、図中、開口部８８が横方向に並んだ凹部の間のバンク上に液状体が塗布されることとなるため、図１２中、左右の壁面８８ｂ、８８ｂ間のバンク領域８８ｃ上にも液状体が塗布されてウェットな状態となる。また、そのバンク上に塗布された液状体は、ノズルＮの移動方向の前方側あるいは後方側の開口部８８内に流れ込むため、その左右の壁面８８ｂは上下の壁面８８ａ、８８ａ間のバンク領域８８ｄ上に比べてよりウェットな状態となる。 Here, in FIG. 12, it will be considered that the upper and lower wall surfaces 88a have a higher degree of scooping than the left and right wall surfaces 88b.
As shown in FIGS. 11 and 12, a predetermined liquid material is poured out from the nozzle N while relatively moving the nozzle N along a row of recesses each having a substantially square opening 88. When the liquid material is continuously applied over the plurality of openings 88, as shown in FIG. 11, the liquid material is applied on the bank between the recesses in which the openings 88 are arranged in the horizontal direction in the figure. Therefore, in FIG. 12, the liquid material is also applied onto the bank region 88c between the left and right wall surfaces 88b, 88b, and the wet state is obtained. Further, since the liquid applied on the bank flows into the opening 88 on the front side or the rear side in the moving direction of the nozzle N, the left and right wall surfaces 88b are bank regions 88d between the upper and lower wall surfaces 88a and 88a. It becomes wetter than the top.

バンク領域８８ｃ上には、塗布された液状体の溶媒の蒸気圧が局所的に高く、且つ溶媒の気化熱によってわずかながら温度が低くなっているために乾燥しづらい。対してバンク領域８８ｄ上には、液状体が塗布されていないので溶媒の蒸気圧が局所的に低く、且つ溶媒の気化といったといった熱を下げる要因がないためバンク領域８８ｃと比べてわずかながら温度が高く乾燥しやすい。このため、塗布された液状体が乾燥する過程において、バンク領域８８ｄ側の図中上下の壁面８８ａの方が、バンク領域８８ｃ側の図中左右の壁面８８ｂ側よりも、溶媒を乾燥させやすい状態になっている。つまり、開口部８８内における壁面８８ａ側での乾燥の進行が壁面８８ｂ側より速くなる。
従って、開口部８８内における壁面８８ａ側での乾燥が速いために、その乾燥過程において液状体は壁面８８ａ側に僅かずつ流動しつつ乾燥することとなって、その液状体に含有されている溶質に相当する材料が壁面８８ａ側に析出しやすい条件で成膜されるために、壁面８８ａ側の膜厚が厚くなり、壁面８８ａ側の這い上がりの程度が大きくなるといえる。 On the bank region 88c, the vapor pressure of the solvent of the applied liquid material is locally high and the temperature is slightly lowered due to the heat of vaporization of the solvent, so that it is difficult to dry. On the other hand, since the liquid material is not applied on the bank region 88d, the vapor pressure of the solvent is locally low, and there is no factor for lowering heat such as evaporation of the solvent, so the temperature is slightly lower than that of the bank region 88c. High and easy to dry. Therefore, in the process of drying the applied liquid material, the upper and lower wall surfaces 88a in the figure on the bank region 88d side are more likely to dry the solvent than the left and right wall surfaces 88b in the figure on the bank region 88c side. It has become. That is, the progress of drying on the wall surface 88a side in the opening 88 is faster than that on the wall surface 88b side.
Therefore, since the drying on the wall surface 88a side in the opening 88 is fast, the liquid material is dried while flowing little by little on the wall surface 88a side in the drying process, and the solute contained in the liquid material Therefore, it can be said that the film thickness on the wall surface 88a side is increased, and the degree of scooping on the wall surface 88a side is increased.

そして、図１４に示すように、這い上がりが相対的に大きい範囲つまり開口部１３ａの短手方向に沿った辺１３ａｘの長さは、這い上がりが相対的に小さい範囲、つまり開口部１３ａの長手方向に沿った辺１３ａｙの長さよりも短いので、這い上がりの程度を抑えることができる。 And as shown in FIG. 14, the range of the side 13ax along the range where the scooping is relatively large, that is, the short side of the opening 13a is the range where the scooping is relatively small, that is, the length of the opening 13a. Since it is shorter than the length of the side 13ay along the direction, the degree of scooping can be suppressed.

実際に、図１０に示すように、長方形状の開口部１３ａの短手方向に複数の開口部１３ａが並んだ列に沿い、ノズルＮを相対的に移動させながら、そのノズルＮから所定の液状体を流し出し、液状体を複数の開口部１３ａに亘って連続的に塗布した後に、その液状体を乾燥させて成膜したキャリア輸送層の膜厚を測定した。
具体的には、図１５に示すように、バンク１３の開口部１３ａのサイズは長辺１３ａｙ×短辺１３ａｘが７５μｍ×２５μｍの長方形であり、ノズルＮの移動速度２．５［ｍ／ｓｅｃ］、ノズルＮからの液状体の流量８３．３５［μｌ／ｍｉｎ］、温度４０［℃］という条件で、Ｏ_２プラズマ処理（プラズマシステム社製バレル式アッシャ「ＤＥＳ−１０６−２５４ＡＥＨ」を用い、真空度０．６［Ｔｏｒｒ］、ＲＦ出力２５０［Ｗ］、Ｏ_２流量６０［ｓｃｃｍ］の条件）を５分間施した画素Ｐにおいて、その開口部１３ａが連なる凹部の列に沿ってＰＥＤＯＴ／ＰＳＳが含有される液状体（例えば、Ｂａｙｅｒ社製「ＢＡＹＴＲＯＮＰ CH8000」を水で７０％に希釈した液状体）を塗布し乾燥させて成膜したキャリア輸送層の膜厚を測定した。その測定結果を図１６に示す。
なお、膜厚の測定箇所は、図１５に示すように、ノズルＮの移動方向に沿う横方向に対しては、開口部１３ａの端部から端部に亘る２５μｍの範囲の膜厚を測定し、ノズルＮの移動方向に直交する縦方向に対しては、開口部１３ａの端部から内側への２５μｍの範囲の膜厚を測定した。
こうして、図１６に示す実際の測定結果からも、開口部１３ａの短辺１３ａｘ側より、開口部１３ａの長辺１３ａｙ側での這い上がりの程度が抑えられており、その平坦性が高いことがわかる。 Actually, as shown in FIG. 10, along the row in which the plurality of openings 13a are arranged in the short direction of the rectangular openings 13a, while moving the nozzle N relatively, a predetermined liquid is discharged from the nozzle N. After the body was poured out and the liquid material was continuously applied over the plurality of openings 13a, the thickness of the carrier transport layer formed by drying the liquid material was measured.
Specifically, as shown in FIG. 15, the size of the opening 13a of the bank 13 is a rectangle having a long side 13ay × short side 13ax of 75 μm × 25 μm, and the moving speed of the nozzle N is 2.5 [m / sec]. , Under the conditions of a flow rate of the liquid from the nozzle N of 83.35 [μl / min] and a temperature of 40 [° C.], using an O ₂ plasma treatment (a barrel type asher “DES-106-254AEH” manufactured by Plasma Systems) In a pixel P subjected to a degree of 0.6 [Torr], an RF output of 250 [W], and an O ₂ flow rate of 60 [sccm] for 5 minutes, PEDOT / PSS is generated along the row of the concave portions where the openings 13a are continuous. The film thickness of the carrier transport layer formed by applying and drying the contained liquid (for example, a liquid obtained by diluting “BAYTRON P CH8000” manufactured by Bayer to 70% with water) was measured. The measurement results are shown in FIG.
As shown in FIG. 15, the film thickness is measured at a film thickness in a range of 25 μm from the end to the end of the opening 13a in the lateral direction along the moving direction of the nozzle N. In the vertical direction perpendicular to the moving direction of the nozzle N, the film thickness in the range of 25 μm from the end of the opening 13a to the inside was measured.
Thus, also from the actual measurement results shown in FIG. 16, the degree of scooping on the long side 13ay side of the opening 13a is suppressed from the short side 13ax side of the opening 13a, and the flatness is high. Recognize.

このように、略長方形状の開口部１３ａの短手方向に沿い相対的に移動するノズルＮを介して液状体を塗布することによって、這い上がりの程度を抑えることができ、より膜厚の均一性が良好な正孔注入層８ｂや発光層８ｃを成膜することができる。
つまり、略長方形状の開口部１３ａの短手方向に複数の開口部１３ａが並んだ横方向の凹部の列に沿いノズルＮを相対的に移動させながら、液状体を複数の開口部１３ａに亘って連続的に塗布することによって、略長方形状の開口部１３ａの長手方向に複数の開口部１３ａが並んだ縦方向の凹部の列に沿いノズルＮを相対的に移動させながら液状体を開口部１３ａに塗布することに比べて、一画素Ｐにおける正孔注入層８ｂ、発光層８ｃの平坦な部分の面積が増え、キャリア輸送層（正孔注入層８ｂ、発光層８ｃ）の膜厚をより均一にすることができる。 Thus, by applying the liquid through the nozzle N that moves relatively along the short direction of the substantially rectangular opening 13a, the degree of scooping can be suppressed, and the film thickness can be made more uniform. The hole injection layer 8b and the light emitting layer 8c having good properties can be formed.
That is, while moving the nozzle N relatively along a row of lateral recesses in which a plurality of openings 13a are arranged in the short direction of the substantially rectangular opening 13a, the liquid material is spread over the plurality of openings 13a. By continuously applying the liquid material, the liquid material is opened while moving the nozzle N relatively along the longitudinal recess row in which the plurality of openings 13a are arranged in the longitudinal direction of the substantially rectangular opening 13a. Compared with application to 13a, the areas of the flat portions of the hole injection layer 8b and the light emitting layer 8c in one pixel P are increased, and the film thickness of the carrier transport layer (hole injection layer 8b and light emitting layer 8c) is further increased. It can be made uniform.

また、這い上がりを抑えることで、塗布した液状体の大部分を効率的にキャリア輸送層（正孔注入層８ｂ、発光層８ｃ）の平坦な膜部分とすることができるので、形成するキャリア輸送層の膜厚の管理や調整を行いやすくなる。さらに、その這い上がり量が減るために相対的にキャリア輸送層の平坦な膜部分が厚くなりやすく、所定の膜厚を得るための液状体の使用量を従来より低減することも可能になる。
そして、キャリア輸送層である正孔注入層８ｂ及び発光層８ｃの膜厚が均一である程、そのキャリア輸送層の発光効率が向上し、良好な発光が行われるようになるので、好適な膜厚を有する正孔注入層８ｂや発光層８ｃを形成することで、良好な発光が可能なＥＬ素子８を製造することができる。 Further, by suppressing creeping up, most of the applied liquid can be efficiently made into flat film portions of the carrier transport layer (hole injection layer 8b, light emitting layer 8c), so that carrier transport to be formed is formed. It becomes easier to manage and adjust the film thickness of the layer. Further, since the amount of creeping is reduced, the flat film portion of the carrier transport layer is likely to be relatively thick, and it is possible to reduce the amount of liquid material used to obtain a predetermined film thickness.
The more uniform the hole injection layer 8b and the light emitting layer 8c that are carrier transport layers, the more the light emission efficiency of the carrier transport layer is improved and the better light emission is achieved. By forming the hole injection layer 8b and the light emitting layer 8c having a thickness, the EL element 8 capable of good light emission can be manufactured.

なお、略長方形状の開口部１３ａの短手方向に沿って、赤色のキャリア輸送層、緑色のキャリア輸送層、青色のキャリア輸送層が順に繰り返すように設けられてなる、赤色の画素（Ｒ）、緑色の画素（Ｇ）、青色の画素（Ｂ）を有するフルカラーのＥＬパネルとする場合、略長方形状の開口部１３ａの長手方向に沿う縦方向の凹部の列に沿ってノズルＮを相対的に移動させて、ＲＧＢ各色に相当する発光層用の液状体を塗布し、縦方向に沿う赤色発光する発光層８ｃ列、緑色発光する発光層８ｃ列、青色発光する発光層８ｃ列を形成するようにしてもよい。
この場合、各色発光層８ｃとなる材料が溶媒に溶解または分散された液状体のみ、略長方形状の開口部１３ａの長手方向に沿って塗布するようにして、正孔注入層８ｂなどのキャリア注入層となる材料を含有する液状体は、略長方形状の開口部１３ａの短手方向に沿って塗布することによって、這い上がりの程度を少しでも抑えて、より均一な膜厚を有するキャリア輸送層を形成することが好ましい。 In addition, a red pixel (R) is provided such that a red carrier transport layer, a green carrier transport layer, and a blue carrier transport layer are sequentially repeated along the short side direction of the substantially rectangular opening 13a. In the case of a full-color EL panel having green pixels (G) and blue pixels (B), the nozzles N are relatively arranged along a row of longitudinal recesses along the longitudinal direction of the substantially rectangular opening 13a. The light emitting layer liquid material corresponding to each color of RGB is applied to form a light emitting layer 8c row emitting red light, a light emitting layer 8c row emitting green light, and a light emitting layer 8c row emitting blue light along the vertical direction. You may do it.
In this case, carrier liquid injection such as the hole injection layer 8b is applied so that only the liquid material in which the material for each color light emitting layer 8c is dissolved or dispersed in a solvent is applied along the longitudinal direction of the substantially rectangular opening 13a. The liquid material containing the layer material is applied along the short direction of the substantially rectangular opening 13a, thereby suppressing the level of scooping as much as possible and having a more uniform film thickness. Is preferably formed.

なお、以上の実施の形態においては、キャリア注入層である正孔注入層８ｂと、発光層８ｃとの２層よりなるキャリア輸送層を例に説明したが、本発明はこれに限定されるものではなく、例えば、発光層１層のみからなるキャリア輸送層や、キャリア注入層として正孔注入層の他に電子注入層などを有する３層以上のキャリア輸送層を備えるＥＬ素子であってもよい。
また、上記実施形態では、複数のキャリア輸送層がいずれも湿式成膜によってなされたが、１層以上が湿式成膜によって形成されれば、上述した効果を奏しうる。例えば、金属酸化物を含む材料を蒸着、スパッタ等の非湿式成膜を行うことによって正孔注入層８ｂを形成し、化合物液状体を上述した湿式成膜を行うことによって発光層８ｃを形成してもよい。
また上記実施形態では、ノズルプリント方式であったが、図１７に示すように、インクジェット方式において、画素の短手方向に沿って画素のみならずバンク１３上にも液滴を吐出してもよい。この場合、画素上の液滴とバンク１３上の液滴を乾かない状態で連続するように吐出させればよい。 In the above embodiment, the carrier transport layer composed of two layers of the hole injection layer 8b as the carrier injection layer and the light emitting layer 8c has been described as an example. However, the present invention is not limited to this. Instead, for example, an EL device including a carrier transport layer composed of only one light emitting layer, or three or more carrier transport layers having an electron injection layer in addition to a hole injection layer as a carrier injection layer may be used. .
In the above embodiment, all of the plurality of carrier transport layers are formed by wet film formation. However, if one or more layers are formed by wet film formation, the above-described effects can be obtained. For example, the hole injection layer 8b is formed by performing non-wet film formation such as vapor deposition and sputtering of a material containing a metal oxide, and the light emitting layer 8c is formed by performing the above-described wet film formation of a compound liquid. May be.
In the above embodiment, the nozzle printing method is used. However, as shown in FIG. 17, in the ink jet method, droplets may be discharged not only on the pixels but also on the banks 13 along the short direction of the pixels. . In this case, the droplet on the pixel and the droplet on the bank 13 may be ejected so as to be continuous without being dried.

また、その他、具体的な細部構造等についても適宜に変更可能であることは勿論である。 In addition, it is needless to say that other specific detailed structures can be appropriately changed.

１ＥＬパネル
８ＥＬ素子
８ａ画素電極（第一電極）
８ｂ正孔注入層（キャリア輸送層、キャリア注入層）
８ｃ発光層（キャリア輸送層）
８ｄ対向電極（第二電極）
１０基板
１３バンク（隔壁）
１３ａ開口部（凹部）
Ｎノズル
Ｐ画素 1 EL panel 8 EL element 8a Pixel electrode (first electrode)
8b Hole injection layer (carrier transport layer, carrier injection layer)
8c Light emitting layer (carrier transport layer)
8d Counter electrode (second electrode)
10 substrates 13 banks
13a Opening (recess)
N nozzle P pixel

Claims

In a method for manufacturing an EL panel having a partition wall surrounding a plurality of electrodes provided on a substrate,
The partition wall has a plurality of openings that surround the plurality of electrodes with a side wall in a longitudinal direction and a side wall in a short direction, respectively, and performs plasma surface treatment on the electrodes in the partition wall and the opening, so that the longitudinal direction And a lyophilic step of imparting lyophilicity to the side wall in the short direction and the electrode in the opening,
After the lyophilic step, while the nozzle along the opening of the partition wall in the opening sequence arranged in the lateral direction are relatively moved, the material serving as the nozzle or Lucky Yaria transport layer is solvent The liquid material dissolved or dispersed in the plurality of openings and the plurality of openings arranged in the short direction is not applied on the partition walls between the plurality of openings arranged in the longitudinal direction. a coating step of coating as a continuous liquid flow from the nozzle the over on the partition walls of,
An EL panel manufacturing method comprising:

In a method for manufacturing an EL panel having a partition wall surrounding a plurality of electrodes provided on a substrate,
The partition wall has a plurality of openings that surround the plurality of electrodes with a side wall in a longitudinal direction and a side wall in a short direction, respectively, and performs plasma surface treatment on the electrodes in the partition wall and the opening, so that the longitudinal direction And a lyophilic step of imparting lyophilicity to the side wall in the short direction and the electrode in the opening,
After the lyophilic step, while the nozzle along the opening of the partition wall in the opening sequence arranged in the lateral direction are relatively moved, the material serving as the nozzle or Lucky Yaria transport layer is solvent The liquid material dissolved or dispersed in the plurality of openings and the plurality of openings arranged in the short direction is not applied on the partition walls between the plurality of openings arranged in the longitudinal direction. a coating step of coating ejected so that the over on the partition wall continues in a state where dries the droplet on a droplet and the partition of the opening from the nozzle of,
An EL panel manufacturing method comprising:

The carrier transport layer has a light emitting layer that emits light, and a carrier injection layer that injects carriers into the light emitting layer,
3. The method of manufacturing an EL panel according to claim 1, wherein in the applying step, a liquid material in which at least a material to be the carrier injection layer is dissolved or dispersed in a solvent is applied.

The carrier transport layer has a light emitting layer that emits light, and a carrier injection layer that injects carriers into the light emitting layer,
The carrier injection layer is formed by a non-wet film forming method,
The EL panel manufacturing method according to claim 1, wherein the light emitting layer is formed by the coating process.

5. The EL panel according to claim 1, wherein the liquid material is not applied to the partition walls between the openings adjacent to each other in the longitudinal direction of the openings. Production method.

The method for manufacturing an EL panel according to claim 1, further comprising a drying step of drying the applied liquid material after the applying step.

The method for manufacturing an EL panel according to claim 6, further comprising a second electrode forming step of forming the second electrode covering the carrier transport layer and the partition after the drying step.