JP5152115B2

JP5152115B2 - Light emitting panel manufacturing method and light emitting panel manufacturing apparatus

Info

Publication number: JP5152115B2
Application number: JP2009156933A
Authority: JP
Inventors: 貴志木津; 稔熊谷
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2009-07-01
Filing date: 2009-07-01
Publication date: 2013-02-27
Anticipated expiration: 2029-07-01
Also published as: JP2011014360A

Description

本発明は、発光パネルの製造方法及び発光パネルの製造装置に関する。 The present invention relates to a light emitting panel manufacturing method and a light emitting panel manufacturing apparatus.

従来、発光パネルとしてのＥＬ（Electro Luminescence）パネルに用いられるＥＬ素子の製造プロセスにおいて、キャリア輸送層を成膜する工程として、ガラス基板上に設けられた透明電極（陽極）を囲むように形成された隔壁間の溝に、ノズルを通じて液体状のＥＬ材料液を流し込んで塗布するノズルプリント方式の技術が知られている。塗布されたＥＬ材料液の溶媒を蒸発させ、乾燥して成膜したキャリア輸送層上に対向電極（陰極）を設けることで画素となるＥＬ素子が製造され、そのＥＬ材料が塗布された塗布領域がＥＬパネルの発光領域となる。 Conventionally, in the process of manufacturing an EL element used for an EL (Electro Luminescence) panel as a light emitting panel, as a step of forming a carrier transport layer, it is formed so as to surround a transparent electrode (anode) provided on a glass substrate. There is known a technique of a nozzle printing method in which a liquid EL material liquid is poured into a groove between partition walls through a nozzle and applied. An EL element that is a pixel is manufactured by providing a counter electrode (cathode) on the carrier transport layer formed by evaporating the solvent of the applied EL material liquid and drying to form a coating area. Becomes the light emitting area of the EL panel.

このＥＬ材料液を基板上の塗布領域に塗布した場合に、塗布領域の端側では、蒸発した溶媒分子分圧が低いため一般的に速く乾き始めるので、その塗布領域の端側と中心側との乾燥時間が異なることになる。その乾燥時間差に起因し、成膜されたキャリア輸送層に膜厚ムラが生じて成膜不良となることがある。
キャリア輸送層の膜厚ムラはＥＬパネルの発光ムラとなってしまうので、基板における発光領域の外側に発光に関係しないダミー画素を設けて、そのダミー画素に対してもＥＬ材料液を塗布し、ダミー画素から溶媒を蒸発させることで溶媒分子分圧を高めて、発光領域におけるキャリア輸送層の乾燥を均一にする技術が知られている（例えば、特許文献１参照。）。 When this EL material liquid is applied to the application area on the substrate, the evaporation solvent molecule partial pressure is low on the end side of the application area, and generally starts to dry quickly. The drying time will be different. Due to the difference in drying time, film thickness unevenness may occur in the formed carrier transport layer, resulting in poor film formation.
Since the film thickness unevenness of the carrier transport layer becomes the light emission unevenness of the EL panel, a dummy pixel not related to light emission is provided outside the light emitting region of the substrate, and the EL material liquid is applied to the dummy pixel, A technique is known in which the solvent molecular pressure is increased by evaporating the solvent from the dummy pixel, thereby uniformly drying the carrier transport layer in the light emitting region (see, for example, Patent Document 1).

特許第３６２８９９７号公報Japanese Patent No. 3628997

しかしながら、上記特許文献１の場合、キャリア輸送層の乾燥時間を安定させることはできるものの、発光領域外にダミー画素を設けるために、発光領域の周囲に発光に寄与しない領域を確保しなければならず、ＥＬパネルの設計に制限を与えてしまうという問題があった。 However, in the case of Patent Document 1, although the drying time of the carrier transport layer can be stabilized, in order to provide a dummy pixel outside the light emitting region, a region that does not contribute to light emission must be secured around the light emitting region. However, there is a problem that the design of the EL panel is limited.

そこで、本発明の課題は、発光パネルを設計変更することなく、キャリア輸送層の成膜不良を低減することである。 Thus, an object of the present invention is to reduce film formation defects of the carrier transport layer without changing the design of the light-emitting panel.

以上の課題を解決するため、本発明の一の態様は、
基板の一方の面の中央側となる第一領域と、前記第一領域の周囲となる第二領域と、を有し、前記第一領域に、一の方向に延在する複数の隔壁間で一の方向に延在する凹部にキャリア輸送層が形成される発光パネルの製造方法において、
前記第一領域が露出する開口部と、前記第二領域を覆う枠部とを備えるマスクの前記枠部を前記第二領域に重ねて配し、
前記マスクが配された前記基板に対してノズルを相対的に移動させながら、前記ノズルから前記キャリア輸送層となる材料が溶媒に溶解または分散された液状体を流し出し、前記液状体を前記開口部内の前記第一領域における前記隔壁間の凹部に塗布する前と塗布した後の少なくとも一方で、前記枠部の上面における前記開口部の縁に沿う範囲に前記液状体を塗布する塗布工程を備えることを特徴としている。
好ましくは、前記塗布工程の後に、前記マスクを前記基板に配したまま、前記液状体を乾燥させる乾燥工程を備える。
また、好ましくは、前記塗布工程において、
前記ノズルを一の方向の正方向に相対移動させつつ、前記基板の前記第一領域から前記マスクの前記枠部の上面に前記液状体を塗布した後、前記ノズルが前記枠部に対応する位置で、前記ノズルを前記一の方向と交差する方向に相対移動させる際に、前記枠部の上面に前記液状体を塗布し、更に、前記ノズルを前記一の方向の逆方向に相対移動させつつ、前記マスクの前記枠部の上面から前記基板の前記第一領域に前記液状体を塗布する。 In order to solve the above problems, one aspect of the present invention provides:
A first region which is a central side of one surface of the substrate, and a second region which is the periphery of the first region, and the first region includes a plurality of partition walls extending in one direction. In the method for manufacturing a light-emitting panel in which a carrier transport layer is formed in a recess extending in one direction,
Arranging the frame part of the mask including the opening part from which the first area is exposed and the frame part covering the second area overlapping the second area,
While moving the nozzle relative to the substrate on which the mask is disposed, the liquid material in which the material that becomes the carrier transport layer is dissolved or dispersed in the solvent is poured out from the nozzle, and the liquid material is opened in the opening. An application step of applying the liquid material in a range along the edge of the opening on the upper surface of the frame part before and after applying to the recesses between the partition walls in the first region in the part. It is characterized by that.
Preferably, after the coating step, a drying step of drying the liquid material is provided with the mask placed on the substrate.
Preferably, in the coating step,
A position where the nozzle corresponds to the frame portion after applying the liquid material from the first region of the substrate to the upper surface of the frame portion of the mask while relatively moving the nozzle in the positive direction of one direction. Then, when the nozzle is relatively moved in the direction intersecting the one direction, the liquid material is applied to the upper surface of the frame portion, and further, the nozzle is relatively moved in the direction opposite to the one direction. The liquid material is applied to the first region of the substrate from the upper surface of the frame portion of the mask.

また、本発明の他の態様は、
基板の一方の面の中央側となる第一領域と、前記第一領域の周囲となる第二領域と、を有し、前記第一領域に、一の方向に延在する複数の隔壁と、その隔壁間で一の方向に延在する凹部に形成されるキャリア輸送層とを備える発光パネルの製造装置であって、
前記第一領域が露出する開口部と、前記第二領域よりも広い範囲を有しその第二領域を覆う枠部とを備えるマスクと、
前記開口部から前記第一領域が露出するように前記マスクが配された前記基板に対して相対的に移動しながら、前記キャリア輸送層となる材料が溶媒に溶解または分散された液状体を流し出し、前記液状体を前記開口部内の前記第一領域における前記隔壁間の凹部に塗布する前と塗布した後の少なくとも一方で、前記枠部の上面における前記開口部の縁に沿う範囲に前記液状体を塗布するノズルと、
を備えることを特徴としている。
好ましくは、前記枠部には、前記マスクが前記基板に配される向きに対応して、前記開口部内の前記第一領域に設けられた前記隔壁間の凹部の幅に相当する幅を有し、前記一の方向に延在する溝部が形成されている。
また、好ましくは、前記溝部は、前記凹部のピッチ間隔に対応して、複数並列されて設けられている。 Another aspect of the present invention is as follows:
A first region which is a central side of one surface of the substrate, and a second region which is the periphery of the first region, and a plurality of partition walls extending in one direction in the first region; A light-emitting panel manufacturing apparatus comprising a carrier transport layer formed in a recess extending in one direction between the partition walls,
A mask comprising: an opening from which the first region is exposed; and a frame portion having a wider range than the second region and covering the second region;
While moving relative to the substrate on which the mask is disposed so that the first region is exposed from the opening, a liquid material in which a material for the carrier transport layer is dissolved or dispersed in a solvent is poured. Before and after applying the liquid material to the recesses between the partition walls in the first region in the opening, and in a range along the edge of the opening on the upper surface of the frame A nozzle for applying the body;
It is characterized by having.
Preferably, the frame portion has a width corresponding to a width of a recess between the partition walls provided in the first region in the opening corresponding to a direction in which the mask is disposed on the substrate. A groove portion extending in the one direction is formed.
Preferably, a plurality of the groove portions are provided in parallel corresponding to the pitch interval of the recesses.

本発明によれば、キャリア輸送層の成膜不良を低減することができる。 According to the present invention, film formation defects in the carrier transport layer can be reduced.

ＥＬパネルの画素の配置構成を示す平面図である。It is a top view which shows the arrangement configuration of the pixel of an EL panel. ＥＬパネルの概略構成を示す平面図である。It is a top view which shows schematic structure of EL panel. ＥＬパネルの１画素に相当する回路を示した回路図である。It is a circuit diagram showing a circuit corresponding to one pixel of an EL panel. ＥＬパネルの１画素を示した平面図である。It is the top view which showed 1 pixel of EL panel. 図４のV−V線に沿った面の矢視断面図である。It is arrow sectional drawing of the surface along the VV line of FIG. ＥＬパネルのバンク間に露出する画素電極を示す断面図である。It is sectional drawing which shows the pixel electrode exposed between the banks of EL panel. マスクを示す平面図（ａ）と、図７（ａ）のVII−VIIに沿った枠部の断面図（ｂ）と、図７（ａ）のVII−VIIに沿った枠部の断面図（ｃ）である。FIG. 7A is a plan view showing the mask, FIG. 7A is a cross-sectional view of the frame portion along the line VII-VII, and FIG. 7A is a cross-sectional view of the frame portion along the line VII-VII. c). 基板上にマスクを配し、ノズルを通じて液状体を塗布する塗布工程を示す平面図である。It is a top view which shows the application | coating process which arrange | positions a mask on a board | substrate and applies a liquid body through a nozzle. 図８のIX−IX線に沿った断面図で塗布工程を示す説明図である。It is explanatory drawing which shows an application | coating process with sectional drawing along the IX-IX line of FIG. ＥＬパネルのバンク間の画素電極上に形成されたキャリア輸送層を示す断面図である。It is sectional drawing which shows the carrier transport layer formed on the pixel electrode between the banks of EL panel.

以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。 Hereinafter, preferred embodiments for carrying out the present invention will be described with reference to the drawings. However, although various technically preferable limitations for implementing the present invention are given to the embodiments described below, the scope of the invention is not limited to the following embodiments and illustrated examples.

図１は、発光パネルであるＥＬパネル１における複数の画素Ｐの配置構成を示す平面図であり、図２は、ＥＬパネル１の概略構成を示す平面図である。 FIG. 1 is a plan view illustrating an arrangement configuration of a plurality of pixels P in an EL panel 1 that is a light-emitting panel, and FIG. 2 is a plan view illustrating a schematic configuration of the EL panel 1.

図１、図２に示すように、ＥＬパネル１には、Ｒ（赤），Ｇ（緑），Ｂ（青）をそれぞれ発光する複数の画素Ｐが所定のパターンでマトリクス状に配置されている。
このＥＬパネル１には、複数の走査線２が行方向に沿って互いに略平行となるよう配列され、複数の信号線３が平面視して走査線２と略直交するよう列方向に沿って互いに略平行となるよう配列されている。また、隣り合う走査線２の間において電圧供給線４が走査線２に沿って設けられている。そして、これら各走査線２と隣接する二本の信号線３と各電圧供給線４とによって囲われる範囲が、画素Ｐに相当する。ここでは、Ｒ（赤）を発光する複数の画素Ｐ，Ｇ（緑）を発光する複数の画素Ｐ、Ｂ（青）を発光する複数の画素Ｐが、それぞれ信号線３の配列方向に沿って並んで配列され、且つ走査線２の配列方向に沿ってＲ（赤）を発光する画素Ｐ，Ｇ（緑）を発光する画素Ｐ，Ｂ（青）を発光する画素Ｐの順に配列されている。
また、ＥＬパネル１には、信号線３に沿う方向に延在する隔壁である複数のバンク１３が並列されて設けられている。このバンク１３によって挟まれた範囲に所定のキャリア輸送層（後述する正孔注入層８ｂ、発光層８ｃ）が設けられて、画素Ｐの発光領域となる。つまり、このバンク１３が、Ｒ（赤），Ｇ（緑），Ｂ（青）の各色毎に画素Ｐを仕切っている。なお、キャリア輸送層とは、電圧が印加されることによって正孔又は電子を輸送する層である。 As shown in FIGS. 1 and 2, in the EL panel 1, a plurality of pixels P that respectively emit R (red), G (green), and B (blue) are arranged in a matrix with a predetermined pattern. .
In the EL panel 1, a plurality of scanning lines 2 are arranged so as to be substantially parallel to each other along the row direction, and the plurality of signal lines 3 are arranged along the column direction so as to be substantially orthogonal to the scanning lines 2 in plan view. They are arranged so as to be substantially parallel to each other. A voltage supply line 4 is provided along the scanning line 2 between the adjacent scanning lines 2. A range surrounded by the two signal lines 3 adjacent to the scanning lines 2 and the voltage supply lines 4 corresponds to the pixel P. Here, a plurality of pixels P that emit R (red), a plurality of pixels P that emit G (green), and a plurality of pixels P that emit B (blue), respectively, along the arrangement direction of the signal lines 3. The pixels P are arranged side by side, and are arranged in the order of the pixels P that emit R (red), the pixels P that emit G (green), and the pixels P that emit B (blue) along the arrangement direction of the scanning lines 2. .
Further, the EL panel 1 is provided with a plurality of banks 13 which are partition walls extending in the direction along the signal line 3 in parallel. Predetermined carrier transport layers (a hole injection layer 8b and a light emitting layer 8c described later) are provided in a range sandwiched between the banks 13 and become a light emitting region of the pixel P. That is, the bank 13 partitions the pixel P for each color of R (red), G (green), and B (blue). The carrier transport layer is a layer that transports holes or electrons when a voltage is applied.

図３は、アクティブマトリクス駆動方式で動作するＥＬパネル１の１画素に相当する回路を示した回路図である。 FIG. 3 is a circuit diagram showing a circuit corresponding to one pixel of the EL panel 1 operating in the active matrix driving method.

図３に示すように、ＥＬパネル１には、走査線２と、走査線２と交差する信号線３と、走査線２に沿う電圧供給線４とが設けられており、このＥＬパネル１の１画素Ｐにつき、薄膜トランジスタであるスイッチトランジスタ５と、薄膜トランジスタである駆動トランジスタ６と、キャパシタ７と、ＥＬ素子８とが設けられている。 As shown in FIG. 3, the EL panel 1 is provided with a scanning line 2, a signal line 3 intersecting with the scanning line 2, and a voltage supply line 4 along the scanning line 2. For each pixel P, a switch transistor 5 that is a thin film transistor, a drive transistor 6 that is a thin film transistor, a capacitor 7, and an EL element 8 are provided.

各画素Ｐにおいては、スイッチトランジスタ５のゲートが走査線２に接続され、スイッチトランジスタ５のドレインとソースのうちの一方が信号線３に接続され、スイッチトランジスタ５のドレインとソースのうちの他方がキャパシタ７の一方の電極及び駆動トランジスタ６のゲートに接続されている。駆動トランジスタ６のソースとドレインのうちの一方が電圧供給線４に接続され、駆動トランジスタ６のソースとドレインのうち他方がキャパシタ７の他方の電極及びＥＬ素子８のアノードに接続されている。なお、全ての画素ＰのＥＬ素子８のカソードは、一定電圧Ｖcomに保たれている（例えば、接地されている）。 In each pixel P, the gate of the switch transistor 5 is connected to the scanning line 2, one of the drain and source of the switch transistor 5 is connected to the signal line 3, and the other of the drain and source of the switch transistor 5 is It is connected to one electrode of the capacitor 7 and the gate of the driving transistor 6. One of the source and drain of the driving transistor 6 is connected to the voltage supply line 4, and the other of the source and drain of the driving transistor 6 is connected to the other electrode of the capacitor 7 and the anode of the EL element 8. Note that the cathodes of the EL elements 8 of all the pixels P are kept at a constant voltage Vcom (for example, grounded).

また、このＥＬパネル１の周囲において各走査線２が走査ドライバに接続され、各電圧供給線４が一定電圧源又は適宜電圧信号を出力するドライバに接続され、各信号線３がデータドライバに接続され、これらドライバによってＥＬパネル１がアクティブマトリクス駆動方式で駆動される。電圧供給線４には、一定電圧源又はドライバによって所定の電力が供給される。 Further, in the periphery of the EL panel 1, each scanning line 2 is connected to a scanning driver, each voltage supply line 4 is connected to a constant voltage source or a driver that outputs an appropriate voltage signal, and each signal line 3 is connected to a data driver. The EL panel 1 is driven by these drivers by an active matrix driving method. The voltage supply line 4 is supplied with predetermined power by a constant voltage source or a driver.

次に、ＥＬパネル１と、その画素Ｐの回路構造について、図４、図５を用いて説明する。ここで、図４は、ＥＬパネル１の１画素Ｐに相当する平面図であり、図５は、図４のV−V線に沿った面の矢視断面図である。なお、図４においては、電極及び配線を主に示す。 Next, the circuit structure of the EL panel 1 and the pixel P will be described with reference to FIGS. Here, FIG. 4 is a plan view corresponding to one pixel P of the EL panel 1, and FIG. 5 is a cross-sectional view taken along the line VV of FIG. In FIG. 4, electrodes and wiring are mainly shown.

図４に示すように、スイッチトランジスタ５及び駆動トランジスタ６は、信号線３に沿うように配列され、スイッチトランジスタ５の近傍にキャパシタ７が配置され、駆動トランジスタ６の近傍にＥＬ素子８が配置されている。また、走査線２と電圧供給線４の間に、スイッチトランジスタ５、駆動トランジスタ６、キャパシタ７及びＥＬ素子８が配置されている。 As shown in FIG. 4, the switch transistor 5 and the drive transistor 6 are arranged along the signal line 3, the capacitor 7 is disposed in the vicinity of the switch transistor 5, and the EL element 8 is disposed in the vicinity of the drive transistor 6. ing. A switch transistor 5, a drive transistor 6, a capacitor 7, and an EL element 8 are disposed between the scanning line 2 and the voltage supply line 4.

駆動トランジスタ６は、図５に示すように、ゲート電極６ａ、半導体膜６ｂ、チャネル保護膜６ｄ、不純物半導体膜６ｆ，６ｇ、ドレイン電極６ｈ、ソース電極６ｉ等を有するものである。
また、スイッチトランジスタ５は、以下に詳述する駆動トランジスタ６と同様の薄膜トランジスタであって、ゲート電極５ａ、半導体膜、チャネル保護膜、不純物半導体膜、ドレイン電極５ｈ、ソース電極５ｉ等を有するものであるので、その詳細については省略する。
なお、図４、図５に示すように、基板１０上の一面にゲート絶縁膜となる層間絶縁膜１１が成膜されており、その層間絶縁膜１１の上に層間絶縁膜１２が成膜されている。信号線３は層間絶縁膜１１と基板１０との間に形成され、走査線２及び電圧供給線４は層間絶縁膜１１と層間絶縁膜１２との間に形成されている。 As shown in FIG. 5, the drive transistor 6 includes a gate electrode 6a, a semiconductor film 6b, a channel protective film 6d, impurity semiconductor films 6f and 6g, a drain electrode 6h, a source electrode 6i, and the like.
The switch transistor 5 is a thin film transistor similar to the drive transistor 6 described in detail below, and includes a gate electrode 5a, a semiconductor film, a channel protective film, an impurity semiconductor film, a drain electrode 5h, a source electrode 5i, and the like. Details are omitted here.
As shown in FIGS. 4 and 5, an interlayer insulating film 11 serving as a gate insulating film is formed on one surface of the substrate 10, and an interlayer insulating film 12 is formed on the interlayer insulating film 11. ing. The signal line 3 is formed between the interlayer insulating film 11 and the substrate 10, and the scanning line 2 and the voltage supply line 4 are formed between the interlayer insulating film 11 and the interlayer insulating film 12.

ゲート電極６ａは、基板１０と層間絶縁膜１１の間に形成されている。このゲート電極６ａは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜からなる。また、ゲート電極６ａの上に絶縁性の層間絶縁膜１１が成膜されており、その層間絶縁膜１１によってゲート電極６ａが被覆されている。
層間絶縁膜１１は、例えば、シリコン窒化物又はシリコン酸化物からなる。この層間絶縁膜１１上であってゲート電極６ａに対応する位置に真性な半導体膜６ｂが形成されており、半導体膜６ｂが層間絶縁膜１１を挟んでゲート電極６ａと相対している。
半導体膜６ｂは、例えば、アモルファスシリコン又は多結晶シリコンからなり、この半導体膜６ｂにチャネルが形成される。また、半導体膜６ｂの中央部上には、絶縁性のチャネル保護膜６ｄが形成されている。このチャネル保護膜６ｄは、例えば、シリコン窒化物又はシリコン酸化物からなる。
また、半導体膜６ｂの一端部の上には、不純物半導体膜６ｆが一部チャネル保護膜６ｄに重なるようにして形成されており、半導体膜６ｂの他端部の上には、不純物半導体膜６ｇが一部チャネル保護膜６ｄに重なるようにして形成されている。そして、不純物半導体膜６ｆ，６ｇはそれぞれ半導体膜６ｂの両端側に互いに離間して形成されている。なお、不純物半導体膜６ｆ，６ｇはｎ型半導体であるが、これに限らず、ｐ型半導体であってもよい。
不純物半導体膜６ｆの上には、ドレイン電極６ｈが形成されている。不純物半導体膜６ｇの上には、ソース電極６ｉが形成されている。ドレイン電極６ｈ，ソース電極６ｉは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜からなる。
チャネル保護膜６ｄ、ドレイン電極６ｈ及びソース電極６ｉの上には、保護膜となる絶縁性の層間絶縁膜１２が成膜され、チャネル保護膜６ｄ、ドレイン電極６ｈ及びソース電極６ｉが層間絶縁膜１２によって被覆されている。そして、駆動トランジスタ６は、層間絶縁膜１２によって覆われるようになっている。層間絶縁膜１２は、例えば、厚さが１００ｎｍ〜２００ｎｍ窒化シリコン又は酸化シリコンからなる。 The gate electrode 6 a is formed between the substrate 10 and the interlayer insulating film 11. The gate electrode 6a is made of, for example, a Cr film, an Al film, a Cr / Al laminated film, an AlTi alloy film, or an AlTiNd alloy film. In addition, an insulating interlayer insulating film 11 is formed on the gate electrode 6a, and the gate electrode 6a is covered with the interlayer insulating film 11.
The interlayer insulating film 11 is made of, for example, silicon nitride or silicon oxide. An intrinsic semiconductor film 6b is formed on the interlayer insulating film 11 at a position corresponding to the gate electrode 6a, and the semiconductor film 6b is opposed to the gate electrode 6a with the interlayer insulating film 11 interposed therebetween.
The semiconductor film 6b is made of, for example, amorphous silicon or polycrystalline silicon, and a channel is formed in the semiconductor film 6b. An insulating channel protective film 6d is formed on the central portion of the semiconductor film 6b. The channel protective film 6d is made of, for example, silicon nitride or silicon oxide.
An impurity semiconductor film 6f is formed on one end portion of the semiconductor film 6b so as to partially overlap the channel protective film 6d, and the impurity semiconductor film 6g is formed on the other end portion of the semiconductor film 6b. Is partially overlapped with the channel protective film 6d. The impurity semiconductor films 6f and 6g are formed on both ends of the semiconductor film 6b so as to be separated from each other. The impurity semiconductor films 6f and 6g are n-type semiconductors, but are not limited thereto, and may be p-type semiconductors.
A drain electrode 6h is formed on the impurity semiconductor film 6f. A source electrode 6i is formed on the impurity semiconductor film 6g. The drain electrode 6h and the source electrode 6i are made of, for example, a Cr film, an Al film, a Cr / Al laminated film, an AlTi alloy film, or an AlTiNd alloy film.
An insulating interlayer insulating film 12 serving as a protective film is formed on the channel protective film 6d, the drain electrode 6h, and the source electrode 6i, and the channel protective film 6d, the drain electrode 6h, and the source electrode 6i are formed on the interlayer insulating film 12. It is covered by. The drive transistor 6 is covered with an interlayer insulating film 12. The interlayer insulating film 12 is made of, for example, silicon nitride or silicon oxide having a thickness of 100 nm to 200 nm.

キャパシタ７は、駆動トランジスタ６のゲート電極６ａとソース電極６ｉとの間に接続されており、図４に示すように、基板１０と層間絶縁膜１１との間に一方の電極７ａが形成され、層間絶縁膜１１と層間絶縁膜１２との間に他方の電極７ｂが形成され、電極７ａと電極７ｂが誘電体である層間絶縁膜１１を挟んで相対している。 The capacitor 7 is connected between the gate electrode 6a and the source electrode 6i of the drive transistor 6, and as shown in FIG. 4, one electrode 7a is formed between the substrate 10 and the interlayer insulating film 11, The other electrode 7b is formed between the interlayer insulating film 11 and the interlayer insulating film 12, and the electrodes 7a and 7b are opposed to each other with the interlayer insulating film 11 as a dielectric interposed therebetween.

なお、信号線３、キャパシタ７の電極７ａ、スイッチトランジスタ５のゲート電極５ａ及び駆動トランジスタ６のゲート電極６ａは、基板１０に一面に成膜された導電膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで一括して形成されたものである。
また、走査線２、電圧供給線４、キャパシタ７の電極７ｂ、スイッチトランジスタ５のドレイン電極５ｈ，ソース電極５ｉ及び駆動トランジスタ６のドレイン電極６ｈ，ソース電極６ｉは、層間絶縁膜１１に一面に成膜された導電膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで形成されたものである。 Note that the signal line 3, the electrode 7a of the capacitor 7, the gate electrode 5a of the switch transistor 5, and the gate electrode 6a of the drive transistor 6 are formed by forming a conductive film formed over the substrate 10 by a photolithography method, an etching method, or the like. It is formed at a time by processing.
The scanning line 2, the voltage supply line 4, the electrode 7 b of the capacitor 7, the drain electrode 5 h and source electrode 5 i of the switch transistor 5, and the drain electrode 6 h and source electrode 6 i of the driving transistor 6 are formed on the interlayer insulating film 11. The formed conductive film is formed by shape processing by a photolithography method, an etching method, or the like.

また、層間絶縁膜１１には、ゲート電極５ａと走査線２とが重なる領域にコンタクトホール１１ａが形成され、ドレイン電極５ｈと信号線３とが重なる領域にコンタクトホール１１ｂが形成され、ゲート電極６ａとソース電極５ｉとが重なる領域にコンタクトホール１１ｃが形成されており、コンタクトホール１１ａ〜１１ｃ内にコンタクトプラグ２０ａ〜２０ｃがそれぞれ埋め込まれている。コンタクトプラグ２０ａによってスイッチトランジスタ５のゲート電極５ａと走査線２が電気的に導通し、コンタクトプラグ２０ｂによってスイッチトランジスタ５のドレイン電極５ｈと信号線３が電気的に導通し、コンタクトプラグ２０ｃによってスイッチトランジスタ５のソース電極５ｉとキャパシタ７の電極７ａが電気的に導通するとともにスイッチトランジスタ５のソース電極５ｉと駆動トランジスタ６のゲート電極６ａが電気的に導通する。コンタクトプラグ２０ａ〜２０ｃを介することなく、走査線２が直接ゲート電極５ａと接触し、ドレイン電極５ｈが信号線３と接触し、ソース電極５ｉがゲート電極６ａと接触してもよい。
なお、駆動トランジスタ６のゲート電極６ａがキャパシタ７の電極７ａに一体に連なっており、駆動トランジスタ６のドレイン電極６ｈが電圧供給線４に一体に連なっており、駆動トランジスタ６のソース電極６ｉがキャパシタ７の電極７ｂに一体に連なっている。 In the interlayer insulating film 11, a contact hole 11a is formed in a region where the gate electrode 5a and the scanning line 2 overlap, and a contact hole 11b is formed in a region where the drain electrode 5h and the signal line 3 overlap, and the gate electrode 6a. A contact hole 11c is formed in a region where the source electrode 5i overlaps, and contact plugs 20a to 20c are embedded in the contact holes 11a to 11c, respectively. The contact plug 20a electrically connects the gate electrode 5a of the switch transistor 5 and the scanning line 2, the contact plug 20b electrically connects the drain electrode 5h of the switch transistor 5 and the signal line 3, and the contact plug 20c electrically connects the switch transistor. 5 source electrode 5i and capacitor 7 electrode 7a are electrically connected, and source electrode 5i of switch transistor 5 and gate electrode 6a of drive transistor 6 are electrically connected. The scanning line 2 may be in direct contact with the gate electrode 5a, the drain electrode 5h may be in contact with the signal line 3, and the source electrode 5i may be in contact with the gate electrode 6a without using the contact plugs 20a to 20c.
The gate electrode 6a of the driving transistor 6 is integrally connected to the electrode 7a of the capacitor 7, the drain electrode 6h of the driving transistor 6 is integrally connected to the voltage supply line 4, and the source electrode 6i of the driving transistor 6 is connected to the capacitor. 7 is integrally connected to the electrode 7b.

画素電極８ａは、層間絶縁膜１１を介して基板１０上に設けられており、画素Ｐごとに独立して形成されている。この画素電極８ａは透明電極であって、例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ₂Ｏ₃）、酸化スズ（ＳｎＯ₂）、酸化亜鉛（ＺｎＯ）又はカドミウム−錫酸化物（ＣＴＯ）からなる。なお、画素電極８ａは一部、駆動トランジスタ６のソース電極６ｉに重なり、画素電極８ａとソース電極６ｉが接続している。
そして、図４、図５に示すように、層間絶縁膜１２が、走査線２、信号線３、電圧供給線４、スイッチトランジスタ５、駆動トランジスタ６、画素電極８ａの周縁部、キャパシタ７の電極７ｂ及び層間絶縁膜１１を覆うように形成されている。
層間絶縁膜１２には、各画素電極８ａの中央部が露出するように開口部１２ａが形成されており、この層間絶縁膜１２は、平面視して格子状に形成されている。 The pixel electrode 8 a is provided on the substrate 10 via the interlayer insulating film 11 and is formed independently for each pixel P. The pixel electrode 8a is a transparent electrode, for example, tin-doped indium oxide (ITO), zinc-doped indium oxide, indium oxide (In ₂ O ₃ ), tin oxide (SnO ₂ ), zinc oxide (ZnO), or cadmium − It consists of tin oxide (CTO). The pixel electrode 8a partially overlaps the source electrode 6i of the driving transistor 6, and the pixel electrode 8a and the source electrode 6i are connected.
4 and 5, the interlayer insulating film 12 includes the scanning line 2, the signal line 3, the voltage supply line 4, the switch transistor 5, the driving transistor 6, the peripheral portion of the pixel electrode 8a, and the electrode of the capacitor 7. 7b and the interlayer insulating film 11 are formed.
An opening 12a is formed in the interlayer insulating film 12 so that the central portion of each pixel electrode 8a is exposed. The interlayer insulating film 12 is formed in a lattice shape in plan view.

バンク１３は、図４、図５に示すように、信号線３に沿う一の方向に延在し、層間絶縁膜１２を介してスイッチトランジスタ５や駆動トランジスタ６を覆う位置に並列されて、平面視して縞状に形成されている。
このバンク１３の側壁１３ａは、層間絶縁膜１２の開口部１２ａより内側に位置し、対向する側壁１３ａ間に画素電極８ａの中央側が露出するようになっている。
そして、バンク１３は、後述する正孔注入層８ｂや発光層８ｃを湿式法により形成するに際して、正孔注入層８ｂや発光層８ｃとなる材料が溶媒に溶解または分散された液状体が隣接する画素Ｐに滲み出ないようにする隔壁として機能する。なお、並列するバンク１３において対向する側壁１３ａ間が凹部１３ｂとなり、その凹部１３ｂにおける画素電極８ａ上に液状体が塗布されるようになる。この凹部１３ｂは、バンク１３と同様に一の方向に延在する。 As shown in FIGS. 4 and 5, the bank 13 extends in one direction along the signal line 3, and is parallel to the position covering the switch transistor 5 and the drive transistor 6 via the interlayer insulating film 12. It is formed in stripes as viewed.
The side wall 13a of the bank 13 is located inside the opening 12a of the interlayer insulating film 12, and the center side of the pixel electrode 8a is exposed between the opposing side walls 13a.
In the bank 13, when a hole injection layer 8b or a light emitting layer 8c described later is formed by a wet method, a liquid material in which a material for forming the hole injection layer 8b or the light emitting layer 8c is dissolved or dispersed in a solvent is adjacent. It functions as a partition wall that prevents the pixel P from bleeding. In addition, between the side walls 13a facing each other in the banks 13 arranged in parallel, a recess 13b is formed, and a liquid material is applied on the pixel electrode 8a in the recess 13b. The recess 13b extends in one direction like the bank 13.

ＥＬ素子８は、図４、図５に示すように、アノードとなる第一電極としての画素電極８ａと、画素電極８ａの上に形成された化合物膜である正孔注入層８ｂと、正孔注入層８ｂの上に形成された化合物膜である発光層８ｃと、発光層８ｃの上に形成された第二電極としての対向電極８ｄとを備えている。対向電極８ｄは全画素Ｐに共通の単一電極であって、全画素Ｐに連続して形成されている。 As shown in FIGS. 4 and 5, the EL element 8 includes a pixel electrode 8a as a first electrode serving as an anode, a hole injection layer 8b that is a compound film formed on the pixel electrode 8a, and a hole. A light emitting layer 8c, which is a compound film formed on the injection layer 8b, and a counter electrode 8d as a second electrode formed on the light emitting layer 8c are provided. The counter electrode 8d is a single electrode common to all the pixels P, and is continuously formed in all the pixels P.

正孔注入層８ｂは、例えば、導電性高分子であるＰＥＤＯＴ（poly(ethylenedioxy)thiophene；ポリエチレンジオキシチオフェン）及びドーパントであるＰＳＳ（polystyrene sulfonate；ポリスチレンスルホン酸）からなるキャリア輸送層であって、画素電極８ａから発光層８ｃに向けて正孔を注入する層である。
発光層８ｃは、画素Ｐ毎にＲ（赤），Ｇ（緑），Ｂ（青）のいずれかを発光する材料を含み、例えば、ポリフルオレン系発光材料やポリフェニレンビニレン系発光材料からなるキャリア輸送層であって、対向電極８ｄから供給される電子と、正孔注入層８ｂから注入される正孔との再結合に伴い発光する層である。このため、Ｒ（赤）を発光する画素Ｐ、Ｇ（緑）を発光する画素Ｐ、Ｂ（青）を発光する画素Ｐは互いに発光層８ｃの発光材料が異なる。画素ＰのＲ（赤），Ｇ（緑），Ｂ（青）のパターンは、縦方向に同色画素が配列されるストライプパターンであってもよく、また、デルタ配列であってもよい。 The hole injection layer 8b is a carrier transport layer made of, for example, PEDOT (poly (ethylenedioxy) thiophene) as a conductive polymer and PSS (polystyrene sulfonate) as a dopant, This is a layer for injecting holes from the pixel electrode 8a toward the light emitting layer 8c.
The light emitting layer 8c includes a material that emits any one of R (red), G (green), and B (blue) for each pixel P. For example, carrier transport made of a polyfluorene-based light-emitting material or a polyphenylene vinylene-based light-emitting material. This is a layer that emits light when the electrons supplied from the counter electrode 8d and the holes injected from the hole injection layer 8b are recombined. For this reason, the pixel P that emits R (red), the pixel P that emits G (green), and the pixel P that emits B (blue) have different light emitting materials for the light emitting layer 8c. The R (red), G (green), and B (blue) pattern of the pixel P may be a stripe pattern in which the same color pixels are arranged in the vertical direction, or may be a delta arrangement.

対向電極８ｄは、画素電極８ａよりも仕事関数の低い材料で形成されており、例えば、インジウム、マグネシウム、カルシウム、リチウム、バリウム、希土類金属の少なくとも一種を含む単体又は合金で形成されている。
この対向電極８ｄは全ての画素Ｐに共通した電極であり、発光層８ｃなどの化合物膜とともに後述するバンク１３を被覆している。 The counter electrode 8d is made of a material having a work function lower than that of the pixel electrode 8a. For example, the counter electrode 8d is made of a simple substance or an alloy containing at least one of indium, magnesium, calcium, lithium, barium, and a rare earth metal.
The counter electrode 8d is an electrode common to all the pixels P, and covers a bank 13 described later together with a compound film such as the light emitting layer 8c.

このように、層間絶縁膜１２及びバンク１３によって発光部位となる発光層８ｃが画素Ｐごとに仕切られている。そして、層間絶縁膜１２の開口部１２ａ内におけるバンク１３の側壁１３ａ間の凹部１３ｂにおいて、キャリア輸送層としての正孔注入層８ｂ及び発光層８ｃが、画素電極８ａ上に積層されている（図５参照）。
具体的には、層間絶縁膜１２の上に設けられたバンク１３の側壁１３ａは、層間絶縁膜１２の開口部１２ａより内側に形成されている。
そして、開口部１２ａに囲まれて側壁１３ａで挟まれた画素電極８ａ上に、正孔注入層８ｂとなる材料が含有される液状体を塗布し、基板１０ごと加熱し溶媒を蒸発させて、その液状体を乾燥させ成膜させた化合物膜が、第１のキャリア輸送層である正孔注入層８ｂとなる。
さらに、開口部１２ａに囲まれて側壁１３ａで挟まれた正孔注入層８ｂ上に、発光層８ｃとなる材料が含有される液状体を塗布し、基板１０ごと加熱し溶媒を蒸発させて、その液状体を乾燥させ成膜させた化合物膜が、第２のキャリア輸送層である発光層８ｃとなる。
なお、この発光層８ｃとバンク１３を被覆するように対向電極８ｄが設けられている（図５参照）。 As described above, the light emitting layer 8 c serving as a light emitting portion is partitioned for each pixel P by the interlayer insulating film 12 and the bank 13. In the recess 13b between the side walls 13a of the bank 13 in the opening 12a of the interlayer insulating film 12, a hole injection layer 8b and a light emitting layer 8c as a carrier transport layer are stacked on the pixel electrode 8a (FIG. 5).
Specifically, the sidewall 13 a of the bank 13 provided on the interlayer insulating film 12 is formed inside the opening 12 a of the interlayer insulating film 12.
Then, a liquid material containing a material to be the hole injection layer 8b is applied on the pixel electrode 8a surrounded by the opening 12a and sandwiched between the sidewalls 13a, and the substrate 10 is heated to evaporate the solvent. The compound film formed by drying the liquid material becomes the hole injection layer 8b which is the first carrier transport layer.
Further, on the hole injection layer 8b surrounded by the opening 12a and sandwiched between the side walls 13a, a liquid containing a material to be the light emitting layer 8c is applied, and the substrate 10 is heated to evaporate the solvent, The compound film formed by drying the liquid is the light-emitting layer 8c that is the second carrier transport layer.
A counter electrode 8d is provided so as to cover the light emitting layer 8c and the bank 13 (see FIG. 5).

そして、このＥＬパネル１においては、画素電極８ａ、基板１０及び層間絶縁膜１１が透明であり、発光層８ｃから発した光が画素電極８ａ、層間絶縁膜１１及び基板１０を透過して出射する。そのため、基板１０の裏面が表示面となる。
なお、基板１０側ではなく、反対側が表示面となってもよい。この場合、対向電極８ｄを透明電極とし、画素電極８ａを反射電極として、発光層８ｃから発した光が対向電極８ｄを透過して出射するようにする。 In this EL panel 1, the pixel electrode 8a, the substrate 10 and the interlayer insulating film 11 are transparent, and the light emitted from the light emitting layer 8c is transmitted through the pixel electrode 8a, the interlayer insulating film 11 and the substrate 10 and emitted. . Therefore, the back surface of the substrate 10 becomes a display surface.
The display surface may be the opposite side instead of the substrate 10 side. In this case, the counter electrode 8d is a transparent electrode, the pixel electrode 8a is a reflective electrode, and light emitted from the light emitting layer 8c is transmitted through the counter electrode 8d and emitted.

このＥＬパネル１は、次のように駆動されて発光する。
全ての電圧供給線４に所定レベルの電圧が印加された状態で、走査ドライバによって走査線２に順次電圧が印加されることで、これら走査線２が順次選択される。
各走査線２が選択されている時に、データドライバによって階調に応じたレベルの電圧が全ての信号線３に印加されると、その選択されている走査線２に対応するスイッチトランジスタ５がオンになっていることから、その階調に応じたレベルの電圧が駆動トランジスタ６のゲート電極６ａに印加される。
この駆動トランジスタ６のゲート電極６ａに印加された電圧に応じて、駆動トランジスタ６のゲート電極６ａとソース電極６ｉとの間の電位差が定まって、駆動トランジスタ６におけるドレイン−ソース電流の大きさが定まり、ＥＬ素子８がそのドレイン−ソース電流に応じた明るさで発光する。
その後、その走査線２の選択が解除されると、スイッチトランジスタ５がオフとなるので、駆動トランジスタ６のゲート電極６ａに印加された電圧にしたがった電荷がキャパシタ７に蓄えられ、駆動トランジスタ６のゲート電極６ａとソース電極６ｉ間の電位差は保持される。
このため、駆動トランジスタ６は選択時と同じ電流値のドレイン−ソース電流を流し続け、ＥＬ素子８の輝度を維持するようになっている。 The EL panel 1 is driven as follows to emit light.
In a state where a predetermined level of voltage is applied to all the voltage supply lines 4, the scanning driver sequentially applies voltages to the scanning lines 2, thereby sequentially selecting the scanning lines 2.
When each scanning line 2 is selected, if a voltage of a level corresponding to the gradation is applied to all the signal lines 3 by the data driver, the switch transistor 5 corresponding to the selected scanning line 2 is turned on. Therefore, a voltage of a level corresponding to the gradation is applied to the gate electrode 6a of the drive transistor 6.
The potential difference between the gate electrode 6a and the source electrode 6i of the drive transistor 6 is determined according to the voltage applied to the gate electrode 6a of the drive transistor 6, and the magnitude of the drain-source current in the drive transistor 6 is determined. The EL element 8 emits light with brightness according to the drain-source current.
Thereafter, when the selection of the scanning line 2 is released, the switch transistor 5 is turned off, so that the charge according to the voltage applied to the gate electrode 6a of the driving transistor 6 is stored in the capacitor 7 and the driving transistor 6 The potential difference between the gate electrode 6a and the source electrode 6i is maintained.
For this reason, the drive transistor 6 keeps flowing the drain-source current having the same current value as that at the time of selection, and maintains the luminance of the EL element 8.

次に、ＥＬパネル１の製造方法について説明する。 Next, a method for manufacturing the EL panel 1 will be described.

基板１０上にゲートメタル層をスパッタリングで堆積させ、フォトリソグラフィーによりパターニングして信号線３、キャパシタ７の電極７ａ、スイッチトランジスタ５のゲート電極５ａ及び駆動トランジスタ６のゲート電極６ａを形成する。次いで、プラズマＣＶＤによって窒化シリコン等のゲート絶縁膜となる層間絶縁膜１１を堆積する。層間絶縁膜１１には、ＥＬパネル１の一辺に位置する走査ドライバに接続するための各走査線２の外部接続端子を開口するコンタクトホール（図示せず）を形成する。
次いで、半導体膜６ｂ（５ｂ）となるアモルファスシリコン等の半導体層、チャネル保護膜６ｄ（５ｄ）となる窒化シリコン等の絶縁層を連続して堆積後、フォトリソグラフィーによってチャネル保護膜６ｄ（５ｄ）をパターン形成し、不純物半導体膜６ｆ，６ｇ（５ｆ，５ｇ）となる不純物層を堆積した後、フォトリソグラフィーによって不純物層及び半導体層を連続してパターニングして不純物半導体膜６ｆ，６ｇ（５ｆ，５ｇ）、半導体膜６ｂ（５ｂ）を形成する。
そして、フォトリソグラフィーによってコンタクトホール１１ａ〜１１ｃを形成する。次いで、コンタクトホール１１ａ〜１１ｃ内にコンタクトプラグ２０ａ〜２０ｃを形成する。この工程は省略されてもよい。
スイッチトランジスタ５のドレイン電極５ｈ，ソース電極５ｉ及び駆動トランジスタ６のドレイン電極６ｈ，ソース電極６ｉとなるソース、ドレインメタル層を堆積して適宜パターニングして、走査線２、電圧供給線４、キャパシタ７の電極７ｂ、スイッチトランジスタ５のドレイン電極５ｈ，ソース電極５ｉ及び駆動トランジスタ６のドレイン電極６ｈ，ソース電極６ｉを形成する。こうしてスイッチトランジスタ５及び駆動トランジスタ６が形成される。その後、ＩＴＯ膜を堆積してからパターニングして画素電極８ａを形成する。
そして、スイッチトランジスタ５や駆動トランジスタ６等を覆うように、気相成長法により絶縁膜を成膜し、その絶縁膜をフォトリソグラフィーでパターニングすることで画素電極８ａの中央部が露出する開口部１２ａを有する層間絶縁膜１２を形成する。この開口部１２ａとともに、図示しない走査線２の外部接続端子、ＥＬパネル１の一辺に位置するデータドライバに接続するための各信号線３の外部接続端子及び電圧供給線４の外部接続端子をそれぞれ開口する複数のコンタクトホールを形成する。
次いで、ポリイミド等の感光性樹脂を堆積後に露光して、画素電極８ａ上に側壁１３ａが位置する縞状のバンク１３を形成する。なお、このバンク１３は、上記外部接続端子を開口するコンタクトホール（図示せず）を露出している。 A gate metal layer is deposited on the substrate 10 by sputtering and patterned by photolithography to form the signal line 3, the electrode 7a of the capacitor 7, the gate electrode 5a of the switch transistor 5, and the gate electrode 6a of the driving transistor 6. Next, an interlayer insulating film 11 to be a gate insulating film such as silicon nitride is deposited by plasma CVD. A contact hole (not shown) is formed in the interlayer insulating film 11 to open an external connection terminal of each scanning line 2 for connection to a scanning driver located on one side of the EL panel 1.
Next, a semiconductor layer such as amorphous silicon that becomes the semiconductor film 6b (5b) and an insulating layer such as silicon nitride that becomes the channel protective film 6d (5d) are successively deposited, and then the channel protective film 6d (5d) is formed by photolithography. After pattern formation and an impurity layer to be the impurity semiconductor films 6f and 6g (5f and 5g) are deposited, the impurity layer and the semiconductor layer are successively patterned by photolithography to form the impurity semiconductor films 6f and 6g (5f and 5g). Then, the semiconductor film 6b (5b) is formed.
Then, contact holes 11a to 11c are formed by photolithography. Next, contact plugs 20a to 20c are formed in the contact holes 11a to 11c. This step may be omitted.
The source and drain metal layers to be the drain electrode 5h and the source electrode 5i of the switch transistor 5 and the drain electrode 6h and the source electrode 6i of the driving transistor 6 are deposited and appropriately patterned to form the scanning line 2, the voltage supply line 4, and the capacitor 7 Electrode 7b, switch transistor 5 drain electrode 5h, source electrode 5i, and drive transistor 6 drain electrode 6h, source electrode 6i. Thus, the switch transistor 5 and the drive transistor 6 are formed. Thereafter, an ITO film is deposited and then patterned to form the pixel electrode 8a.
Then, an insulating film is formed by vapor deposition so as to cover the switch transistor 5, the driving transistor 6, and the like, and the insulating film is patterned by photolithography, thereby opening the opening 12a from which the central portion of the pixel electrode 8a is exposed. An interlayer insulating film 12 having the following is formed. Together with the opening 12a, an external connection terminal of the scanning line 2 (not shown), an external connection terminal of each signal line 3 for connecting to a data driver located on one side of the EL panel 1, and an external connection terminal of the voltage supply line 4 are respectively provided. A plurality of contact holes to be opened are formed.
Next, a photosensitive resin such as polyimide is deposited and exposed to form a striped bank 13 on which the side wall 13a is located on the pixel electrode 8a. The bank 13 exposes a contact hole (not shown) that opens the external connection terminal.

そして、図６（図１、図２、図４）に示すように、複数の画素電極８ａを画素Ｐごとに開放する格子状の層間絶縁膜１２と、縞状のバンク１３間の凹部１３ｂに、画素電極８ａが露出している。
なお、図１に示すＥＬパネル１において、基板１０の一方の面の中央側で、並設されたバンク１３に挟まれて複数の画素Ｐが升目状に並んでいる領域が、第一領域としての発光領域Ｒ１であり、その発光領域Ｒ１の周囲を囲う領域が、第二領域としての非発光領域Ｒ２である。
また、この発光領域Ｒ１は、キャリア輸送層となる材料が溶媒に溶解または分散された液状体Ｌが塗布される塗布領域Ｒ１であり、非発光領域Ｒ２は、その液状体Ｌが塗布されない非塗布領域Ｒ２である。 Then, as shown in FIG. 6 (FIGS. 1, 2, and 4), a lattice-shaped interlayer insulating film 12 that opens the plurality of pixel electrodes 8a for each pixel P and a recess 13b between the striped banks 13 are formed. The pixel electrode 8a is exposed.
In the EL panel 1 shown in FIG. 1, a region where a plurality of pixels P are arranged in a grid shape between the banks 13 arranged in parallel on the center side of one surface of the substrate 10 is a first region. The light emitting region R1 and the region surrounding the light emitting region R1 is the non-light emitting region R2 as the second region.
The light emitting region R1 is a coating region R1 to which a liquid L in which a material for a carrier transport layer is dissolved or dispersed in a solvent is applied, and the non-light emitting region R2 is a non-coating in which the liquid L is not applied. Region R2.

そして、図７〜図９に示すように、バンク１３が形成された基板１０の上面側に所定のマスク３０を配置し、そのマスク３０を介して基板１０の塗布領域Ｒ１におけるバンク１３間の凹部１３ｂの画素電極８ａ上に、正孔注入層８ｂや発光層８ｃとなる材料が溶媒に溶解または分散された液状体Ｌをノズル４０を通じて塗布し、その液状体Ｌを乾燥させることによって、キャリア輸送層である正孔注入層８ｂや発光層８ｃを成膜する。
具体的には、マスク３０は、図７（ａ）、図８に示すように、基板１０の塗布領域Ｒ１が露出する開口部３１と、基板１０の非塗布領域Ｒ２よりも広い範囲を有し、その非塗布領域Ｒ２を覆う枠部３２とを備えている。
このマスク３０における塗布開始側となる枠部３２（図７中、左側の枠部３２）と、塗布終了側となる枠部３２（図７中、右側の枠部３２）には、その枠部３２の上面における開口部３１の縁に沿う範囲に、一の方向（図７中、上下方向）に延在する溝部３３が形成されている。この溝部３３は、マスク３０が基板１０に配される向きに対応して、開口部３１内の塗布領域Ｒ１に設けられたバンク１３間で一の方向に延在する凹部１３ｂと同じ方向となるように、一の方向に延在するように形成されている。特に、溝部３３は、凹部１３ｂの幅に相当する幅を有し、その凹部１３ｂのピッチ間隔に対応して、各枠部３２に複数（図中、左右にそれぞれ３つ）並列されて設けられている。つまり、マスク３０が基板１０に配された状態を平面視した際に、開口部３１内の塗布領域Ｒ１で一の方向に延在する凹部１３ｂと、枠部３２の上面に形成された一の方向に延在する溝部３３とが、同じ方向に沿い同じピッチ間隔で並列するようになる。 7 to 9, a predetermined mask 30 is arranged on the upper surface side of the substrate 10 on which the bank 13 is formed, and the recesses between the banks 13 in the coating region R <b> 1 of the substrate 10 through the mask 30. The liquid material L in which the material to be the hole injection layer 8b and the light emitting layer 8c is dissolved or dispersed in a solvent is applied through the nozzle 40 on the pixel electrode 8a of 13b, and the liquid material L is dried, thereby transporting carriers. The hole injection layer 8b and the light emitting layer 8c, which are layers, are formed.
Specifically, as shown in FIGS. 7A and 8, the mask 30 has an opening 31 through which the application region R1 of the substrate 10 is exposed and a range wider than the non-application region R2 of the substrate 10. And a frame portion 32 covering the non-application region R2.
The frame portion 32 (left frame portion 32 in FIG. 7) on the application side of the mask 30 and the frame portion 32 (right frame portion 32 in FIG. 7) on the application end side include the frame portion. A groove 33 extending in one direction (vertical direction in FIG. 7) is formed in a range along the edge of the opening 31 on the upper surface of 32. The groove 33 corresponds to the direction in which the mask 30 is disposed on the substrate 10 and is in the same direction as the recess 13 b extending in one direction between the banks 13 provided in the application region R <b> 1 in the opening 31. Thus, it is formed to extend in one direction. In particular, the groove portion 33 has a width corresponding to the width of the recess portion 13b, and a plurality of (three each on the right and left in the drawing) are provided in parallel in each frame portion 32 in correspondence with the pitch interval of the recess portion 13b. ing. That is, when the state in which the mask 30 is arranged on the substrate 10 is viewed in plan, the concave portion 13b extending in one direction in the application region R1 in the opening 31 and the one formed on the upper surface of the frame portion 32. The groove portions 33 extending in the direction are arranged in parallel at the same pitch interval along the same direction.

なお、マスク３０の枠部３２に設けられる溝部３３は、図７（ｂ）に示すように、枠部３２の上面側を掘り込む加工を施して、凹部１３ｂと同じピッチ間隔で、凹部１３ｂと同じ幅の溝を形成するように設けることができる。
また、溝部３３は、図７（ｃ）に示すように、枠部３２の上面側にバンク１３と同じピッチ間隔で枠上凸部３４を形成することによって、その枠上凸部３４間に設けることができる。この枠上凸部３４は、例えば、基板１０の塗布領域Ｒ１に形成するバンク１３と同様の手法により、バンク１３と同じ材料で枠部３２の上面側に形成することができる。 As shown in FIG. 7B, the groove 33 provided in the frame part 32 of the mask 30 is subjected to a process of digging the upper surface side of the frame part 32, and is formed at the same pitch interval as the concave part 13b. A groove having the same width can be formed.
Further, as shown in FIG. 7C, the groove portions 33 are provided between the frame convex portions 34 by forming the frame convex portions 34 at the same pitch intervals as the banks 13 on the upper surface side of the frame portion 32. be able to. The frame upper protrusion 34 can be formed on the upper surface side of the frame portion 32 with the same material as that of the bank 13 by a method similar to that for the bank 13 formed in the application region R1 of the substrate 10, for example.

そして、図８に示すように、このマスク３０の開口部３１を塗布領域Ｒ１に合わせ、枠部３２を非塗布領域Ｒ２に重ねて配し、非塗布領域Ｒ２に液状体Ｌが付着してしまわないようにマスク３０で覆った状態で、相対的に移動するノズル４０を通じて基板１０上の塗布領域Ｒ１に選択的に液状体Ｌを塗布して、キャリア輸送層である正孔注入層８ｂや発光層８ｃを成膜する。
なお、図８においては、１つのノズル４０が各画素列を互い違いに相対移動して液状体Ｌを塗布するように簡略的に図示しているが、実際はＲ（赤），Ｇ（緑），Ｂ（青）の各色の画素列が順に並んでいるので、各色用の３つのノズル４０が３列毎に、各色の液状体Ｌを塗布するようになっている。 Then, as shown in FIG. 8, the opening 31 of the mask 30 is aligned with the application region R1, and the frame portion 32 is placed over the non-application region R2, so that the liquid L adheres to the non-application region R2. The liquid L is selectively applied to the coating region R1 on the substrate 10 through the relatively moving nozzle 40 in a state of being covered with the mask 30, so that the hole injection layer 8b, which is a carrier transport layer, or light emission. Layer 8c is deposited.
In FIG. 8, one nozzle 40 is illustrated in a simplified manner so that the liquid material L is applied by moving relative to each other in each pixel row, but in reality, R (red), G (green), Since the pixel rows of each color of B (blue) are arranged in order, the three nozzles 40 for each color apply the liquid material L of each color every three rows.

そして、基板１０の塗布領域Ｒ１にキャリア輸送層となる材料が含有される液状体Ｌを塗布する場合、マスク３０が配された基板１０が載置されているステージＳと、ノズル４０の少なくとも一方を相対的に移動させながら、ノズル４０から所定の液状体Ｌを流し出し、その液状体Ｌをマスク３０の開口部３１内の塗布領域Ｒ１と、マスク３０の枠部３２の上面とに亘って連続的に塗布するノズルプリント方式による塗布工程が実行される。
ここで、この塗布工程に用いる発光パネル製造装置１００は、図９に示すように、ノズル４０と、そのノズル４０を移動させる図示しないノズル移動機構と、基板１０の上面側に配されるマスク３０と、そのマスク３０が配された基板１０が載置されるステージＳを移動させる図示しないステージ移動機構等により構成されている。 When applying the liquid L containing the material that becomes the carrier transport layer to the application region R1 of the substrate 10, at least one of the stage S on which the substrate 10 on which the mask 30 is disposed and the nozzle 40 is placed. The predetermined liquid material L is poured out from the nozzle 40 while moving the liquid relatively, and the liquid material L is spread over the coating region R1 in the opening 31 of the mask 30 and the upper surface of the frame portion 32 of the mask 30. An application process by a nozzle printing method for continuous application is performed.
Here, as shown in FIG. 9, the light emitting panel manufacturing apparatus 100 used in this coating process includes a nozzle 40, a nozzle moving mechanism (not shown) that moves the nozzle 40, and a mask 30 that is disposed on the upper surface side of the substrate 10. And a stage moving mechanism (not shown) that moves the stage S on which the substrate 10 on which the mask 30 is arranged is placed.

そして、図示しないステージ移動機構によって基板１０が載置されたステージＳを一の方向に移動させることで、ノズル４０を一の方向の正方向と逆方向に相対移動させ、また、図示しないノズル移動機構によってノズル４０を一の方向と交差する方向に相対移動させつつ、そのノズル４０から液状体Ｌを流し出して凹部１３ｂの画素電極８ａ上に液状体Ｌを塗布するようになっている。
具体的には、塗布工程において、ノズル４０を一の方向の正方向（例えば、図８中の上下方向）に相対移動させつつ、基板１０の塗布領域Ｒ１の凹部１３ｂからマスク３０の枠部３２の上面に液状体Ｌを塗布し、次いで、ノズル４０が枠部３２の上方に対応する位置で、ノズル４０を一の方向と交差する方向（例えば、図７中の左右方向）に相対移動させた後に、ノズル４０を一の方向の逆方向（例えば、図７中の上下方向）に相対移動させつつ、マスク３０の枠部３２の上面から基板１０の塗布領域Ｒ１の凹部１３ｂに液状体Ｌを塗布することを繰り返して、塗布領域Ｒ１の全画素電極８ａ上に、キャリア輸送層となる所定の液状体Ｌを塗布する。 Then, by moving the stage S on which the substrate 10 is placed in one direction by a stage moving mechanism (not shown), the nozzle 40 is relatively moved in the direction opposite to the positive direction of one direction, and the nozzle movement (not shown) is also performed. While the nozzle 40 is relatively moved in a direction crossing one direction by the mechanism, the liquid L is poured out from the nozzle 40 and applied to the pixel electrode 8a of the recess 13b.
Specifically, in the coating process, the frame 40 of the mask 30 is formed from the recess 13b of the coating region R1 of the substrate 10 while relatively moving the nozzle 40 in one positive direction (for example, the vertical direction in FIG. 8). Then, the liquid L is applied to the upper surface of the substrate, and the nozzle 40 is moved relative to a direction intersecting one direction (for example, the left-right direction in FIG. 7) at a position corresponding to the upper portion of the frame portion 32. After that, the liquid L is moved from the upper surface of the frame portion 32 of the mask 30 to the concave portion 13b of the application region R1 of the substrate 10 while moving the nozzle 40 in the opposite direction of one direction (for example, the vertical direction in FIG. 7). The predetermined liquid L serving as the carrier transporting layer is applied on all the pixel electrodes 8a in the application region R1 by repeating the application of.

特に、この塗布工程において、液状体Ｌを開口部３１内の塗布領域Ｒ１における凹部１３ｂに塗布する前に、マスク３０における塗布開始側となる枠部３２の上面に形成されている溝部３３に液状体Ｌを塗布し、また、液状体Ｌを開口部３１内の塗布領域Ｒ１における凹部１３ｂに塗布した後に、マスク３０における塗布終了側となる枠部３２の上面に形成されている溝部３３に液状体Ｌを塗布するようになっている。
ここで、基板１０に配されたマスク３０において、枠部３２に形成されている溝部３３は、開口部３１内の塗布領域Ｒ１で一の方向に延在する凹部１３ｂと、同じ方向に沿い同じピッチ間隔で並設されているので、その溝部３３はマスク３０上の仮想の凹部とすることができる。つまり、マスク３０の枠部３２にもバンク１３の凹部１３ｂがあるように、ノズル４０を相対移動させることで、その溝部３３に凹部１３ｂと同様に液状体Ｌを塗布することができる。なお、マスク３０の枠部３２に塗布された液状体Ｌは溝部３３に収まるようになっているので、液状体Ｌが枠部３２から流出して開口部３１内に流れ込んでしまうようなことはほとんどない。 In particular, in this coating process, before the liquid L is applied to the concave portion 13b in the coating region R1 in the opening 31, the liquid is applied to the groove 33 formed on the upper surface of the frame portion 32 on the coating start side of the mask 30. After the body L is applied and the liquid body L is applied to the concave portion 13b in the application region R1 in the opening 31, the liquid is applied to the groove portion 33 formed on the upper surface of the frame portion 32 on the application end side of the mask 30. The body L is applied.
Here, in the mask 30 disposed on the substrate 10, the groove 33 formed in the frame portion 32 is the same along the same direction as the recess 13 b extending in one direction in the coating region R <b> 1 in the opening 31. Since the grooves 33 are arranged side by side at a pitch interval, the grooves 33 can be virtual recesses on the mask 30. That is, by moving the nozzle 40 relative to each other so that the frame portion 32 of the mask 30 also has the concave portion 13b of the bank 13, the liquid material L can be applied to the groove portion 33 similarly to the concave portion 13b. In addition, since the liquid L applied to the frame portion 32 of the mask 30 is accommodated in the groove portion 33, the liquid L may flow out of the frame portion 32 and flow into the opening 31. rare.

このように、塗布領域Ｒ１に液状体Ｌを塗布する前と塗布した後の少なくとも一方で、マスク３０の枠部３２の上面における開口部３１の縁に沿う範囲の溝部３３に液状体Ｌを塗布して、ＥＬパネル１の発光に寄与しない液状体Ｌの溶媒を蒸発させることで、ＥＬパネル１の周囲の溶媒分子分圧を高めることが可能になる。
また、塗布工程中、ノズル４０が枠部３２の上方に対応する位置で、ノズル４０を一の方向と交差する方向（例えば、図７中の左右方向）に相対移動させる際に、その枠部３２の上面にも液状体Ｌを塗布することで、溝部３３が形成されていない枠部３２側の開口部３１の縁でもＥＬパネル１の発光に寄与しない液状体Ｌの溶媒を蒸発させることが可能になる。 As described above, the liquid material L is applied to the groove portion 33 in a range along the edge of the opening 31 on the upper surface of the frame portion 32 of the mask 30 before and after the liquid material L is applied to the application region R1. Then, the solvent molecular pressure around the EL panel 1 can be increased by evaporating the solvent of the liquid L that does not contribute to the light emission of the EL panel 1.
Further, during the coating process, when the nozzle 40 is relatively moved in a direction (for example, the left-right direction in FIG. 7) intersecting one direction at a position corresponding to the upper side of the frame portion 32, the frame portion. By applying the liquid L to the upper surface of 32, the solvent of the liquid L that does not contribute to the light emission of the EL panel 1 can be evaporated even at the edge of the opening 31 on the frame 32 side where the groove 33 is not formed. It becomes possible.

そして、相対的に移動するノズル４０によって、塗布領域Ｒ１の凹部１３ｂと、マスク３０の枠部３２における開口部３１の縁に沿った範囲に液状体Ｌを塗布した後、そのマスク３０を基板１０に配したまま、塗布された液状体Ｌの溶媒を蒸発させて乾燥させる乾燥工程を実行する。
このように、塗布領域Ｒ１の全周囲を囲う、開口部３１の全周の縁に液状体Ｌを塗布することで、より広い範囲からＥＬパネル１の発光に寄与しない液状体Ｌの溶媒を蒸発させて乾燥させることができ、基板１０周囲の溶媒分子分圧をより高めることができる。
そして、基板１０周囲の溶媒分子分圧を高めることで、塗布領域Ｒ１に塗布した液状体Ｌの乾燥を安定させ、塗布領域Ｒ１における端側や中心側などの範囲毎に乾燥速度がばらつかないようにして、塗布領域Ｒ１の全域における液状体Ｌの乾燥時間をほぼ一定にすることができる。 Then, after the liquid material L is applied to the concave portion 13b of the application region R1 and the range along the edge of the opening 31 in the frame portion 32 of the mask 30 by the nozzle 40 that moves relatively, the mask 30 is applied to the substrate 10. The drying process of evaporating the solvent of the applied liquid L and drying it is performed.
In this way, by applying the liquid material L to the peripheral edge of the opening 31 that surrounds the entire periphery of the application region R1, the solvent of the liquid material L that does not contribute to the light emission of the EL panel 1 is evaporated from a wider range. The solvent molecular partial pressure around the substrate 10 can be further increased.
Then, by increasing the solvent molecular partial pressure around the substrate 10, the drying of the liquid L applied to the application region R1 is stabilized, and the drying speed does not vary for each range such as the end side or the center side in the application region R1. In this way, the drying time of the liquid L in the entire application region R1 can be made substantially constant.

こうして塗布領域Ｒ１に塗布された液状体Ｌが乾燥されて、化合物膜が成膜されることで、凹部１３ｂの画素電極８ａ上に、正孔注入層８ｂや発光層８ｃが形成される。
つまり、画素電極８ａ上に正孔注入層８ｂとなる液状体Ｌを塗布し乾燥させた後に、発光層８ｃとなる液状体Ｌをさらに塗布し乾燥することで、図１０に示すように、正孔注入層８ｂと発光層８ｃが成膜されてなる２層のキャリア輸送層を形成することができる。
なお、液状体Ｌが乾燥して化合物膜となることで、その容積は、例えば、１０分の１になるので、正孔注入層８ｂ用の液状体Ｌを乾燥させて正孔注入層８ｂを成膜した後、マスク３０の溝部３３は十分な窪みを有しているため、そのマスク３０を外すことなく続けて使用し、発光層８ｃ用の液状体Ｌの塗布を行うことができる。 In this way, the liquid L applied to the application region R1 is dried to form a compound film, whereby the hole injection layer 8b and the light emitting layer 8c are formed on the pixel electrode 8a of the recess 13b.
That is, after applying the liquid L that becomes the hole injection layer 8b on the pixel electrode 8a and drying, the liquid L that becomes the light emitting layer 8c is further applied and dried, as shown in FIG. A two-layer carrier transport layer in which the hole injection layer 8b and the light emitting layer 8c are formed can be formed.
In addition, since the volume becomes 1/10, for example, when the liquid L is dried and becomes a compound film, the liquid L for the hole injection layer 8b is dried to form the hole injection layer 8b. After the film formation, the groove portion 33 of the mask 30 has a sufficient depression, so that the mask 30 can be continuously used without being removed, and the liquid L for the light emitting layer 8c can be applied.

そして、基板１０の上面側からマスク３０を外した後、バンク１３の上及び発光層８ｃの上に対向電極８ｄを一面に成膜する。
この対向電極８ｄを成膜して形成することで、図５に示すように、ＥＬ素子８、ＥＬパネル１が製造される。 Then, after removing the mask 30 from the upper surface side of the substrate 10, the counter electrode 8d is formed over the bank 13 and the light emitting layer 8c.
By forming the counter electrode 8d by forming a film, the EL element 8 and the EL panel 1 are manufactured as shown in FIG.

以上のように、基板１０における塗布領域Ｒ１に液状体Ｌを塗布する際に使用するマスク３０の枠部３２は、基板１０の非塗布領域Ｒ２よりも広い範囲を有しているので、塗布領域Ｒ１における凹部１３ｂにキャリア輸送層となる液状体Ｌを塗布する前後のタイミングで、その広い枠部３２にＥＬパネル１の発光に寄与しない液状体Ｌをより多く塗布することで、その液状体Ｌが乾燥する際に蒸発する溶媒の量を増加させて、基板１０の周囲の溶媒分子分圧を高めることができる。
そして、基板１０周囲の溶媒分子分圧を高めることで、塗布領域Ｒ１に塗布した液状体Ｌの乾燥を安定させて、塗布領域Ｒ１の全域における液状体Ｌの乾燥時間をほぼ一定にすることができるので、液状体Ｌの乾燥ムラを抑えて、キャリア輸送層（正孔注入層８ｂ、発光層８ｃ）の膜厚ムラを低減し、そのキャリア輸送層の成膜不良を低減することができる。
特に、ＥＬパネル１の発光に寄与しない液状体Ｌをマスク３０に広く取った枠部３２に塗布して乾燥させるようにしたので、従来技術のように、ダミー画素を設けるためにＥＬパネルの設計変更をすることなく、キャリア輸送層の成膜不良を低減することができる。 As described above, since the frame portion 32 of the mask 30 used when applying the liquid L to the application region R1 in the substrate 10 has a wider range than the non-application region R2 of the substrate 10, the application region By applying more liquid L that does not contribute to light emission of the EL panel 1 to the wide frame portion 32 at the timing before and after applying the liquid L serving as the carrier transport layer to the recess 13b in R1, the liquid L By increasing the amount of solvent that evaporates when the substrate is dried, the solvent molecular partial pressure around the substrate 10 can be increased.
Then, by increasing the solvent molecular partial pressure around the substrate 10, the drying of the liquid L applied to the application region R1 can be stabilized, and the drying time of the liquid L over the entire application region R1 can be made substantially constant. Therefore, the unevenness of drying of the liquid L can be suppressed, the unevenness of the film thickness of the carrier transport layer (hole injection layer 8b, light emitting layer 8c) can be reduced, and the film formation failure of the carrier transport layer can be reduced.
In particular, since the liquid L that does not contribute to the light emission of the EL panel 1 is applied to the frame portion 32 widely taken on the mask 30 and dried, the design of the EL panel is provided in order to provide dummy pixels as in the prior art. Without changing, it is possible to reduce film formation defects in the carrier transport layer.

また、基板１０に配されたマスク３０において、マスク３０の枠部３２に設けられた溝部３３は、そのマスク３０上の仮想の凹部とすることができ、塗布領域Ｒ１のバンク１３の凹部１３ｂに対する液状体Ｌの塗布と同様の処理を枠部３２の溝部３３に施すことで、容易に液状体Ｌを枠部３２の溝部３３に塗布することができる。
そして、枠部３２の溝部３３に塗布された液状体Ｌは、その溝部３３の窪みから流出しにくくなっているので、枠部３２の溝部３３から流出した液状体Ｌが開口部３１内に流れ込んで、キャリア輸送層の成膜不良を引き起こしてしまうことはない。
なお、マスク３０の溝部３３に塗布された液状体Ｌが乾燥して化合物膜になると、その容積は、例えば、１０分の１になるので、化合物膜が成膜されてもマスク３０の溝部３３が十分な窪みを有している間は、そのマスク３０を続けて使用することができ、例えば、正孔注入層８ｂを５回、発光層８ｃを５回塗布する、計１０回の液状体Ｌの塗布を繰り返し行うことができる。つまり、液状体Ｌを１回塗布する度に、マスク３０を交換することなく、塗布工程、乾燥工程を実施することができるので、それら工程を比較的速やかに実施することができる。そして、計１０回の液状体Ｌの塗布を行った後、そのマスク３０を所定の溶剤で洗浄することで、マスク３０のリサイクルユースが可能になる。 Further, in the mask 30 disposed on the substrate 10, the groove portion 33 provided in the frame portion 32 of the mask 30 can be a virtual concave portion on the mask 30, and the concave portion 13b of the bank 13 in the application region R1 is formed. The liquid L can be easily applied to the groove 33 of the frame 32 by performing the same process as the application of the liquid L on the groove 33 of the frame 32.
And since the liquid L applied to the groove 33 of the frame 32 is less likely to flow out of the recess of the groove 33, the liquid L flowing out of the groove 33 of the frame 32 flows into the opening 31. Thus, no film formation failure of the carrier transport layer is caused.
Note that when the liquid L applied to the groove portion 33 of the mask 30 is dried to form a compound film, the volume thereof becomes, for example, 1/10. Therefore, even if the compound film is formed, the groove portion 33 of the mask 30 is formed. As long as the mask 30 has sufficient depressions, the mask 30 can be used continuously. For example, the liquid material is applied 10 times, in which the hole injection layer 8b is applied 5 times and the light emitting layer 8c is applied 5 times. Application of L can be repeated. That is, each time the liquid L is applied once, the application process and the drying process can be performed without exchanging the mask 30, so that these processes can be performed relatively quickly. Then, after the liquid material L is applied ten times in total, the mask 30 is washed with a predetermined solvent, so that the mask 30 can be recycled.

なお、以上の実施の形態においては、枠部３２に溝部３３を形成し、その溝部３３に液状体Ｌを塗布したが、本発明はこれに限定されるものではなく、例えば、粘性の高い液状体Ｌを用いる場合や、枠部３２上で液状体Ｌが塗布される部分と開口部３１の間に十分な距離が設けられている場合などで、枠部３２から開口部３１内に液状体Ｌが流れ込むことがない場合には、溝部が不要となることもある。 In the above embodiment, the groove portion 33 is formed in the frame portion 32, and the liquid material L is applied to the groove portion 33. However, the present invention is not limited to this, for example, a highly viscous liquid. When the body L is used, or when a sufficient distance is provided between the portion where the liquid body L is applied on the frame 32 and the opening 31, the liquid material enters the opening 31 from the frame 32. When L does not flow, the groove portion may be unnecessary.

また、その他、具体的な細部構造等についても適宜に変更可能であることは勿論である。 In addition, it is needless to say that other specific detailed structures can be appropriately changed.

１ＥＬパネル（発光パネル）
８ＥＬ素子
８ａ画素電極
８ｂ正孔注入層（キャリア輸送層）
８ｃ発光層（キャリア輸送層）
８ｄ対向電極
１０基板
１３バンク（隔壁）
１３ａ側壁
１３ｂ凹部
３０マスク
３１開口部
３２枠部
３３溝部
３４枠上凸部
４０ノズル
１００発光パネル製造装置
Ｌ液状体
Ｐ画素
Ｒ１塗布領域、発光領域（第一領域）
Ｒ２非塗布領域、非発光領域（第二領域）
Ｓステージ 1 EL panel (light emitting panel)
8 EL element 8a Pixel electrode 8b Hole injection layer (carrier transport layer)
8c Light emitting layer (carrier transport layer)
8d Counter electrode 10 Substrate 13 Bank (partition)
13a Side wall 13b Recessed portion 30 Mask 31 Opening portion 32 Frame portion 33 Groove portion 34 Upper portion of the frame 40 Nozzle 100 Light emitting panel manufacturing apparatus L Liquid substance P Pixel R1 Application region, light emitting region (first region)
R2 Non-application area, non-light emission area (second area)
S stage

Claims

A first region which is a central side of one surface of the substrate, and a second region which is the periphery of the first region, and the first region includes a plurality of partition walls extending in one direction. In the method for manufacturing a light-emitting panel in which a carrier transport layer is formed in a recess extending in one direction,
Arranging the frame part of the mask including the opening part from which the first area is exposed and the frame part covering the second area overlapping the second area,
While moving the nozzle relative to the substrate on which the mask is disposed, the liquid material in which the material that becomes the carrier transport layer is dissolved or dispersed in the solvent is poured out from the nozzle, and the liquid material is opened in the opening. An application step of applying the liquid material in a range along the edge of the opening on the upper surface of the frame part before and after applying to the recesses between the partition walls in the first region in the part. A method for manufacturing a light-emitting panel.

The method of manufacturing a light-emitting panel according to claim 1, further comprising a drying step of drying the liquid while the mask is disposed on the substrate after the coating step.

In the coating step,
A position where the nozzle corresponds to the frame portion after applying the liquid material from the first region of the substrate to the upper surface of the frame portion of the mask while relatively moving the nozzle in the positive direction of one direction. Then, when the nozzle is relatively moved in the direction intersecting the one direction, the liquid material is applied to the upper surface of the frame portion, and further, the nozzle is relatively moved in the direction opposite to the one direction. The method for manufacturing a light-emitting panel according to claim 1, wherein the liquid material is applied to the first region of the substrate from the upper surface of the frame portion of the mask.

A first region which is a central side of one surface of the substrate, and a second region which is the periphery of the first region, and a plurality of partition walls extending in one direction in the first region; A light-emitting panel manufacturing apparatus comprising a carrier transport layer formed in a recess extending in one direction between the partition walls,
A mask comprising: an opening from which the first region is exposed; and a frame portion having a wider range than the second region and covering the second region;
While moving relative to the substrate on which the mask is disposed so that the first region is exposed from the opening, a liquid material in which a material for the carrier transport layer is dissolved or dispersed in a solvent is poured. Before and after applying the liquid material to the recesses between the partition walls in the first region in the opening, and in a range along the edge of the opening on the upper surface of the frame A nozzle for applying the body;
An apparatus for manufacturing a light-emitting panel, comprising:

The frame has a width corresponding to the width of the recess between the partition walls provided in the first region in the opening corresponding to the direction in which the mask is disposed on the substrate. 5. The light emitting panel manufacturing apparatus according to claim 4, wherein a groove extending in the direction of is formed.

6. The apparatus for manufacturing a light-emitting panel according to claim 5, wherein a plurality of the groove portions are provided in parallel corresponding to the pitch interval of the recesses.