JP5540503B2 - Electronic device manufacturing method and short-circuit body - Google Patents
Electronic device manufacturing method and short-circuit body Download PDFInfo
- Publication number
- JP5540503B2 JP5540503B2 JP2008329531A JP2008329531A JP5540503B2 JP 5540503 B2 JP5540503 B2 JP 5540503B2 JP 2008329531 A JP2008329531 A JP 2008329531A JP 2008329531 A JP2008329531 A JP 2008329531A JP 5540503 B2 JP5540503 B2 JP 5540503B2
- Authority
- JP
- Japan
- Prior art keywords
- short
- electrode
- film
- circuit body
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、電子機器の製造方法及び短絡体に関する。 The present invention relates to an electronic device manufacturing method and a short-circuit body.
従来、アクティブマトリクス基板において、その基板上に形成された薄膜トランジスタが静電気によって破壊されてしまうことを防止するために接続する導電体層に関する技術が知られている(例えば、特許文献1参照。)。 2. Description of the Related Art Conventionally, in an active matrix substrate, a technique related to a conductive layer connected to prevent a thin film transistor formed on the substrate from being destroyed by static electricity is known (for example, see Patent Document 1).
また近年、携帯電話機などの電子機器の表示デバイスとして、自発光素子である複数のEL(Electro Luminescence)発光素子をマトリクス状に配列したEL発光パネルが知られており、そのEL発光パネルの製造に際し、例えば、図19に示すように、基板10上にレイアウトされた複数(図中、9つ)のEL発光パネル1を形成し、各EL発光パネル1を切り離すことで、EL発光パネル1を製造するという手法がとられることがある。
このEL発光パネル1が切り離されるまでの間、各パネル1は導電材料からなるショートバー(短絡体)40に電気的に接続されており、静電気から各パネル1が保護されるようになっている。
Until the EL
上記従来技術のショートバー40は、例えば、EL発光パネル1の電極部分を形成する際に同材料により形成される導電体であり、このショートバー40が形成された後にスピンコート法による液体の塗布工程がある。
このショートバー40は、十分低抵抗にするために、比較的広い、例えば約1mm以上の幅の比較的平滑な表面の金属層であるため、パネル1のショートバー40部分とその他の部分との液体の濡れ性に差があり、ショートバー40の表面での液体の拡散性がパネル1のその他の部分よりも低いので、スピンコート法等により塗布される液体の広がりにばらつきが生じて塗布むらが生じやすいといった問題があった。
The
The
本発明の課題は、電子機器の製造特性を向上させることである。 The subject of this invention is improving the manufacture characteristic of an electronic device.
以上の課題を解決するため、本発明の一の態様は、
基板上の複数の領域毎に、光学素子、前記光学素子を駆動する駆動回路をそれぞれ備える電子機器の製造方法であって、
少なくとも前記駆動回路の電極となる材料を含み、前記複数の領域を連続的に繋ぐとともに、前記駆動回路の電極と結線されている前記電子機器の複数の配線が電気的に接続され、幅方向に複数の空隙部を有し、前記基板の中央からの放射線方向に沿い折り返されている短絡体を形成する工程と、
前記複数の領域に液体をスピンコートにより塗布する工程と、を備えることを特徴とする。
好ましくは、前記短絡体は、前記基板の外側と内側に向かい交互に折り返されてなる折返形状に形成されている。
また、好ましくは、前記短絡体と前記配線とは、導電体を介して接続されている。
In order to solve the above problems, one aspect of the present invention provides:
For each of a plurality of regions on a substrate, an optical element, and a method for manufacturing an electronic device each including a drive circuit that drives the optical element,
Including at least a material to be an electrode of the drive circuit, continuously connecting the plurality of regions, and electrically connecting a plurality of wirings of the electronic device connected to the electrode of the drive circuit, in the width direction a step have a plurality of gap portions, to form a short-circuit member is folded back along the radiation direction from the center of the substrate,
Applying a liquid to the plurality of regions by spin coating.
Preferably, the short-circuit body is formed in a folded shape that is alternately folded toward the outside and the inside of the substrate .
Preferably, the short circuit body and the wiring are connected via a conductor.
本発明の他の態様によれば、
基板上の複数の領域毎に、光学素子、前記光学素子を駆動する駆動回路をそれぞれ備える電子機器の複数の配線が電気的に接続される短絡体であって、
当該短絡体は、幅方向に複数の空隙部を有し、前記基板の中央からの放射線方向に沿い折り返されていることを特徴とする。
好ましくは、前記短絡体は、前記基板の外側と内側に向かい交互に折り返されてなる折返形状である。
According to another aspect of the invention,
For each of a plurality of regions on the substrate , an optical element and a short circuit body to which a plurality of wirings of an electronic device each including a drive circuit for driving the optical element are electrically connected,
The shunt body can have a plurality of void portions in the width direction, characterized in that it is folded back along the radiation direction from the center of the substrate.
Preferably, the short-circuiting body has a folded shape formed by alternately folding toward the outer side and the inner side of the substrate .
本発明によれば、電子機器の製造特性を向上させることができる。 According to the present invention, the manufacturing characteristics of an electronic device can be improved.
以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
なお、本実施形態においては、電子機器としてELパネルを適用し、本発明について説明する。
Hereinafter, preferred embodiments for carrying out the present invention will be described with reference to the drawings. However, although various technically preferable limitations for implementing the present invention are given to the embodiments described below, the scope of the invention is not limited to the following embodiments and illustrated examples.
In the present embodiment, an EL panel is applied as an electronic device, and the present invention will be described.
図1は、基板10上にレイアウトされた複数(図中、9つ)の領域R毎に形成されたELパネル1を示す平面図である。
このELパネル1は、複数の光学素子(後述するEL素子8)と、複数の駆動回路である薄膜トランジスタ(後述するスイッチトランジスタ5と駆動トランジスタ6)を備えており、薄膜トランジスタのスイッチングなどに従って各光学素子(発光素子)の発光量が切り替えられるようになっている。
FIG. 1 is a plan view showing an
The
図1に示すように、複数の領域Rは短絡体50によって繋がれており、各ELパネル1の周囲は連続的に繋がれた短絡体50によって囲われている。
各ELパネル1は、配線群Tを介して短絡体50に電気的に接続され、各ELパネル1が同電位に保たれることで、静電気から保護されるようになっている。
As shown in FIG. 1, the plurality of regions R are connected by a short-
Each
短絡体50は、ELパネル1の製造過程において、ELパネル1における発光素子や薄膜トランジスタの電極などの材料によって形成される導電性を有する部材である。
この短絡体50は、図1に示すように、図中縦方向の4本のショートバー50aと、図中横方向の4本のショートバー50bが略直交するように配されてなり、9つの領域Rを繋いで囲う枠状に形成されている。
短絡体50における各ショートバー50a、50bは、それぞれ基板10の外側と内側に向かい交互に折り返されてなる折返形状を有し、特に短絡体50においては、基板10の略中央からの放射線方向に沿うように折り返されている。このため、短絡体50は、各ショートバー50a、50bの幅方向に複数の空隙部50cを有している。
なお、ショートバー50aは、図中短絡体50の横方向の幅w1(約1.5〜3.0mm)の間で折り返されており、ショートバー50aの幅は幅w1より短く、ショートバー50bは、図中短絡体50の縦方向の幅w2(約1.5〜3.0mm)の間で折り返されており、ショートバー50bの幅は幅w2より短い。
The short-
As shown in FIG. 1, the short-
Each
Note that the
このように、短絡体50(ショートバー50a、50b)を折返形状とすることで、その短絡体50が折り返されてなる間に空隙部50cが形成されるため、その空隙部50cと短絡体50部分との凹凸が連続することとなる。短絡体50の形状に凹凸がある方がべたな平滑面であるよりも短絡体50に接触する液体の界面エネルギーが下がるので、短絡体50部分の濡れ性が向上する。ショートバー50a、50bの各幅方向における空隙部50cの幅は、ショートバー50a、50bの各幅の1/3以上であることが好ましい。
そして、ELパネル1の製造過程において、基板10に対する略中央に滴下された液体をスピンコートにより塗り広げる際に、液体が各領域RにおけるELパネル1部分と短絡体50部分とを同じように広がり、基板10の外側に向かって拡散するようになる。
特に、基板10に対する略中央に滴下された液体がスピンコート前に自然拡散する際、液体がELパネル1部分と短絡体50部分とを同じように広がって略真円状に拡散することによって、スピンコートした際に各領域Rに均一に液体を塗布することが可能になっている。
In this way, by forming the short-circuit body 50 (
Then, in the manufacturing process of the
In particular, when the liquid dropped substantially in the center with respect to the
なお、折返形状を有する短絡体50とELパネル1の各配線Tとが電気的な接続がなされるように、図2に示すように、短絡体50とELパネル1の配線群Tとは、比較的細い直線状のショートバーである導電体55を介して接続されている。
この導電体55を介することにより、短絡体50の折り返しによる空隙部50cがあっても、配線群Tと短絡体50とを確実に接続することができる。導電体55の幅は、ショートバー50a、50bの幅以下で、導電体55の幅及びショートバー50aの幅の和は短絡体50の横方向の幅w1より短く、導電体55の幅及びショートバー50bの幅の和は、短絡体50の縦方向の幅w2より短い。そして、導電体55及びショートバー50aの連結部分の幅w3は、短絡体50の横方向の幅w1より短く、導電体55及びショートバー50bの連結部分の幅w4は、短絡体50の縦方向の幅w2より短い。このため、各連結部分において液体が比較的乗り越えやすい構造となっている。
In addition, as shown in FIG. 2, the
By using the
そして、基板10上に形成された各ELパネル1をそれぞれ短絡体50から分断するように切り離すことで、9つのELパネル1が完成するようになっている。
Then, the nine
図3は、ELパネル1における複数の画素Pの配置構成を示す平面図であり、図4は、ELパネル1の概略構成を示す平面図である。
FIG. 3 is a plan view showing an arrangement configuration of a plurality of pixels P in the
図3、図4に示すように、ELパネル1には、例えば、R(赤),G(緑),B(青)をそれぞれ発光する複数の画素Pが所定のパターンでマトリクス状に配置されている。
このELパネル1には、複数の走査線2が行方向に沿って互いに略平行となるよう配列され、複数の信号線3が平面視して走査線2と略直交する列方向に沿って互いに略平行となるよう配列されている。また、隣り合う走査線2の間において電圧供給線4が走査線2に沿って設けられている。そして、これら各走査線2と隣接する二本の信号線3と各電圧供給線4とによって囲われる範囲が、画素Pに相当する。
また、ELパネル1には、走査線2、信号線3、電圧供給線4の上方に覆うように、格子状の隔壁であるバンク13が設けられている。このバンク13によって囲われてなる略長方形状の複数の開口部13aが画素Pごとに形成されており、この開口部13a内に、後述する画素電極8a、正孔注入層8b、インターレイヤー8c、発光層8dが設けられている。
As shown in FIGS. 3 and 4, in the
In this
Further, the
図5は、アクティブマトリクス駆動方式で動作するELパネル1の一画素に相当する回路を示した回路図である。
FIG. 5 is a circuit diagram showing a circuit corresponding to one pixel of the
図5に示すように、ELパネル1には、走査線2と、走査線2と交差する信号線3と、走査線2に沿う電圧供給線4とが設けられており、このELパネル1の一画素Pにつき、薄膜トランジスタであるスイッチトランジスタ5と、薄膜トランジスタである駆動トランジスタ6と、キャパシタ7と、光学素子(発光素子)であるEL素子8とが設けられている。
As shown in FIG. 5, the
各画素Pにおいては、スイッチトランジスタ5のゲートが走査線2に接続され、スイッチトランジスタ5のドレインとソースのうちの一方が信号線3に接続され、スイッチトランジスタ5のドレインとソースのうちの他方がキャパシタ7の一方の電極及び駆動トランジスタ6のゲートに接続されている。駆動トランジスタ6のソースとドレインのうちの一方が電圧供給線4に接続され、駆動トランジスタ6のソースとドレインのうち他方がキャパシタ7の他方の電極及びEL素子8のアノードに接続されている。なお、全ての画素PのEL素子8のカソードは、一定電圧Vcomに保たれている(例えば、接地されている)。スイッチトランジスタ5及び駆動トランジスタ6は、ともにnチャネル型でもよく、ともにpチャネル型でもよく、一方がnチャネル型で他方がpチャネル型であってもよい。
In each pixel P, the gate of the
また、このELパネル1の周囲において各走査線2が走査ドライバに接続され、各電圧供給線4が一定電圧源又は適宜電圧信号を出力するドライバに接続され、各信号線3がデータドライバに接続され、これらドライバによってELパネル1がアクティブマトリクス駆動方式で駆動される。電圧供給線4には、一定電圧源又はドライバによって所定の電力が供給される。
なお、走査線2、信号線3、電圧供給線4は、図1に示す状態においては、それぞれドライバを通じて配線Tに結線されており、その配線Tを介して短絡体50に電気的に接続されている。
Further, in the periphery of the
In the state shown in FIG. 1, the
次に、ELパネル1と、その画素Pの回路構造について、図6〜図9を用いて説明する。
ここで、図6は、ELパネル1の一画素Pに相当する平面図であり、図7は、図6のVII−VII線に沿った面の矢視断面図、図8は、図6のVIII−VIII線に沿った面の矢視断面図である。図9は、図1のIX−IX線に沿った面の矢視断面図である。
なお、図6においては、電極及び配線を主に示す。また、図9は、図7に示す画素部分に相当している。
Next, the circuit structure of the
Here, FIG. 6 is a plan view corresponding to one pixel P of the
In FIG. 6, electrodes and wiring are mainly shown. FIG. 9 corresponds to the pixel portion shown in FIG.
図6に示すように、スイッチトランジスタ5及び駆動トランジスタ6は、信号線3に沿うように配列され、スイッチトランジスタ5の近傍にキャパシタ7が配置され、駆動トランジスタ6の近傍にEL素子8が配置されている。また、当該画素に対応する走査線2及び電圧供給線4の間に、スイッチトランジスタ5、駆動トランジスタ6、キャパシタ7及びEL素子8が配置されている。
As shown in FIG. 6, the
図6〜図8に示すように、基板10上の一面にゲート絶縁膜11が成膜されており、スイッチトランジスタ5、駆動トランジスタ6及びそれら周囲のゲート絶縁膜11の上に層間絶縁膜12が成膜されている。信号線3はゲート絶縁膜11と基板10との間に形成され、走査線2及び電圧供給線4はゲート絶縁膜11と層間絶縁膜12との間に形成されている。
As shown in FIGS. 6 to 8, a
また、図6、図8に示すように、スイッチトランジスタ5は、逆スタガ構造の薄膜トランジスタである。このスイッチトランジスタ5は、ゲート電極5a、ゲート絶縁膜11、半導体膜5b、チャネル保護膜5d、不純物半導体膜5f,5g、ドレイン電極5h、ソース電極5i等を有するものである。
6 and 8, the
ゲート電極5aは、基板10とゲート絶縁膜11の間に形成されている。このゲート電極5aは、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜、AlTiNd合金膜またはMoNb合金膜からなる。また、ゲート電極5aの上に絶縁性のゲート絶縁膜11が成膜されており、そのゲート絶縁膜11によってゲート電極5aが被覆されている。
ゲート絶縁膜11は、例えば、シリコン窒化物又はシリコン酸化物からなる。このゲート絶縁膜11上であってゲート電極5aに対応する位置に真性な半導体膜5bが形成されており、半導体膜5bがゲート絶縁膜11を挟んでゲート電極5aと相対している。
半導体膜5bは、例えば、アモルファスシリコン又は多結晶シリコンからなり、この半導体膜5bにチャネルが形成される。また、半導体膜5bの中央部上には、絶縁性のチャネル保護膜5dが形成されている。このチャネル保護膜5dは、例えば、シリコン窒化物又はシリコン酸化物からなる。
また、半導体膜5bの一端部の上には、不純物半導体膜5fが一部チャネル保護膜5dに重なるようにして形成されており、半導体膜5bの他端部の上には、不純物半導体膜5gが一部チャネル保護膜5dに重なるようにして形成されている。そして、不純物半導体膜5f,5gはそれぞれ半導体膜5bの両端側に互いに離間して形成されている。なお、不純物半導体膜5f,5gはn型半導体であるが、これに限らず、p型半導体であってもよい。
不純物半導体膜5fの上には、ドレイン電極5hが形成されている。不純物半導体膜5gの上には、ソース電極5iが形成されている。ドレイン電極5h,ソース電極5iは、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜又はAlTiNd合金膜からなる。
チャネル保護膜5d、ドレイン電極5h及びソース電極5iの上には、保護膜となる絶縁性の層間絶縁膜12が成膜され、チャネル保護膜5d、ドレイン電極5h及びソース電極5iが層間絶縁膜12によって被覆されている。そして、スイッチトランジスタ5は、層間絶縁膜12によって覆われるようになっている。層間絶縁膜12は、例えば、厚さが100nm〜200nmの窒化シリコン又は酸化シリコンからなる。
The
The
The
An
A
An insulating
また、図6、図7、図9に示すように、駆動トランジスタ6は、逆スタガ構造の薄膜トランジスタである。この駆動トランジスタ6は、ゲート電極6a、ゲート絶縁膜11、半導体膜6b、チャネル保護膜6d、不純物半導体膜6f,6g、ドレイン電極6h、ソース電極6i等を有するものである。
Further, as shown in FIGS. 6, 7, and 9, the driving
ゲート電極6aは、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜、AlTiNd合金膜またはMoNb合金膜からなり、ゲート電極5aと同様に基板10とゲート絶縁膜11の間に形成されている。そして、ゲート電極6aは、例えば、シリコン窒化物又はシリコン酸化物からなるゲート絶縁膜11によって被覆されている。
このゲート絶縁膜11の上であって、ゲート電極6aに対応する位置に、チャネルが形成される半導体膜6bが、例えば、アモルファスシリコン又は多結晶シリコンにより形成されている。この半導体膜6bはゲート絶縁膜11を挟んでゲート電極6aと相対している。
半導体膜6bの中央部上には、絶縁性のチャネル保護膜6dが形成されている。このチャネル保護膜6dは、例えば、シリコン窒化物又はシリコン酸化物からなる。
また、半導体膜6bの一端部の上には、不純物半導体膜6fが一部チャネル保護膜6dに重なるようにして形成されており、半導体膜6bの他端部の上には、不純物半導体膜6gが一部チャネル保護膜6dに重なるようにして形成されている。そして、不純物半導体膜6f,6gはそれぞれ半導体膜6bの両端側に互いに離間して形成されている。なお、不純物半導体膜6f,6gはn型半導体であるが、これに限らず、p型半導体であってもよい。
不純物半導体膜6fの上には、ドレイン電極6hが形成されている。不純物半導体膜6gの上には、ソース電極6iが形成されている。ドレイン電極6h,ソース電極6iは、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜、AlTiNd合金膜またはMoNb合金膜からなる。
チャネル保護膜6d、ドレイン電極6h及びソース電極6iの上には、保護膜となる絶縁性の層間絶縁膜12が成膜され、チャネル保護膜6d、ドレイン電極6h及びソース電極6iが層間絶縁膜12によって被覆されている。そして、駆動トランジスタ6は、層間絶縁膜12によって覆われるようになっている。
The
A
An insulating channel
An
A
An insulating
キャパシタ7は、図6、図8に示すように、対向する一対の電極7a、7b及びそれらの間に介在する誘導体としてのゲート絶縁膜11を有している。そして、一方の電極7aは、基板10とゲート絶縁膜11との間に形成され、他方の電極7bは、ゲート絶縁膜11と層間絶縁膜12との間に形成されている。
なお、キャパシタ7の電極7aは、駆動トランジスタ6のゲート電極6aに一体に連なり接続されており、キャパシタ7の電極7bは、駆動トランジスタ6のソース電極6iに一体に連なり接続されている。また、駆動トランジスタ6のドレイン電極6hが電圧供給線4に一体に連なっている。
As shown in FIGS. 6 and 8, the
The
なお、信号線3、キャパシタ7の電極7a、スイッチトランジスタ5のゲート電極5a及び駆動トランジスタ6のゲート電極6aは、基板10に一面に成膜された導電膜であるゲートメタル層をフォトリソグラフィー法及びエッチング法等によって形状加工することで一括して形成されたものである。
また、走査線2、電圧供給線4、キャパシタ7の電極7b、スイッチトランジスタ5のドレイン電極5h,ソース電極5i及び駆動トランジスタ6のドレイン電極6h,ソース電極6iは、ゲート絶縁膜11等に一面に成膜された導電膜であるソース、ドレインメタル層をフォトリソグラフィー法及びエッチング法等によって形状加工することで形成されたものである。
Note that the
The
また、ゲート絶縁膜11には、ゲート電極5aと走査線2とが重なる領域にコンタクトホール11aが形成され、ドレイン電極5hと信号線3とが重なる領域にコンタクトホール11bが形成され、ゲート電極6aとソース電極5iとが重なる領域にコンタクトホール11cが形成されており、コンタクトホール11a〜11c内に導電性のコンタクトプラグ20a〜20cがそれぞれ埋め込まれている。コンタクトプラグ20aによってスイッチトランジスタ5のゲート5aと走査線2が電気的に導通し、コンタクトプラグ20bによってスイッチトランジスタ5のドレイン電極5hと信号線3が電気的に導通し、コンタクトプラグ20cによってスイッチトランジスタ5のソース電極5iとキャパシタ7の電極7aが電気的に導通するとともにスイッチトランジスタ5のソース電極5iと駆動トランジスタ6のゲート電極6aが電気的に導通する。このコンタクトプラグ20a〜20cを介することなく、走査線2が直接ゲート電極5aと接触し、ドレイン電極5hが信号線3と接触し、ソース電極5iがゲート電極6aと接触してもよい。
In the
画素電極8aは、ゲート絶縁膜11を介して基板10上に設けられており、画素Pごとに独立して形成されている。ELパネル1が、EL素子8の光を基板10から出射するボトムエミッション型の場合、この画素電極8aは透明電極であって、例えば、錫ドープ酸化インジウム(ITO)、亜鉛ドープ酸化インジウム、酸化インジウム(In2O3)、酸化スズ(SnO2)、酸化亜鉛(ZnO)又はカドミウム−錫酸化物(CTO)の少なくともいずれかを含む。ELパネル1が、EL素子8の光を後述する対向電極8eを透過して出射するトップエミッション型の場合、画素電極8aは、上述した透明電極となる層及びその層の下に直接、あるいは透明絶縁膜を介したAl膜、Al合金膜又はCr膜等の光反射層の積層構造でもよい。このとき、光反射層は、ソース、ドレインメタル層によって形成されてもよい。なお、画素電極8aは一部、駆動トランジスタ6のソース電極6iに重なり、画素電極8aとソース電極6iが接続している。
The
そして、図6〜図8に示すように、層間絶縁膜12が、走査線2、信号線3、電圧供給線4、スイッチトランジスタ5、駆動トランジスタ6、画素電極8aの周縁部、キャパシタ7の電極7b及びゲート絶縁膜11を覆うように形成されている。
この層間絶縁膜12には、各画素電極8aの中央部が露出するように開口部12aが形成されている。そのため、層間絶縁膜12は平面視して格子状に形成されている。
6 to 8, the
An
EL素子8は、図6、図7、図9に示すように、アノードとなる第一電極としての画素電極8aと、画素電極8aの上に形成されたキャリア輸送層としての正孔注入層8bと、正孔注入層8bの上に形成されたキャリア輸送層の一部として機能するインターレイヤー8cと、インターレイヤー8cの上に形成されたキャリア輸送層としての発光層8dと、発光層8dの上に形成された第二電極としての対向電極8eとを備えている。対向電極8eは全画素Pに共通の単一電極(カソード)であり、全画素Pに連続して形成されている。
As shown in FIGS. 6, 7, and 9, the
正孔注入層8bは、例えば、遷移金属酸化物からなる層であって、画素電極8aから発光層8dに向けて正孔を注入するキャリア注入層である。この正孔注入層8bには、遷移金属酸化物である酸化モリブデン、酸化バナジウム、酸化タングステン、酸化チタン等を用いることができ、特に酸化モリブデンであることが好ましい。
The
インターレイヤー8cは、例えば、ポリフルオレン系材料からなる電子輸送抑制層であって、順バイアスが印加されたときに電子が発光層8dから正孔注入層8b側へ移動することを抑制する機能を有する。
The
発光層8dは、画素P毎にR(赤),G(緑),B(青)のいずれかを発光する有機材料を含み、例えば、ポリフルオレン系発光材料やポリフェニレンビニレン系発光材料等の共役二重結合ポリマーからなり、対向電極8eから供給される電子と、正孔注入層8bから注入される正孔との再結合に伴い発光する層である。このため、R(赤)を発光する画素P、G(緑)を発光する画素P、B(青)を発光する画素Pは、それぞれ発光層8dの発光材料が異なる。画素PのR(赤),G(緑),B(青)のパターンは、デルタ配列であってもよく、また縦方向に同色画素が配列されるストライプパターンであってもよい。
The
対向電極8eは、ELパネル1がボトムエミッション型の場合、例えば、Mg、Ca、Ba、Li等の仕事関数が4.0eV以下、好ましくは3.0eV以下であり、30nm以下の厚さの低仕事関数層と、シート抵抗を下げるために低仕事関数層上に設けられた厚さが100nm以上のAl膜やAl合金膜等の光反射層との積層構造とすることができる。
また、ELパネル1がトップエミッション型の場合、対向電極8eは、上記低仕事関数層と、その低仕事関数層上に設けられた、例えば、錫ドープ酸化インジウム(ITO)、亜鉛ドープ酸化インジウム、酸化インジウム(In2O3)、酸化スズ(SnO2)、酸化亜鉛(ZnO)又はカドミウム−錫酸化物(CTO)等からなる透明導電層との積層構造とすることができる。
この対向電極8eは全ての画素Pに共通した電極であり、発光層8dなどとともに後述するバンク13を被覆している。
When the
Further, when the
The
バンク13は、層間絶縁膜12上に形成された隔壁であって、例えば、感光性のポリイミド系樹脂材料など、絶縁性の樹脂材料からなる。バンク13は、インターレイヤー8cや発光層8dを湿式法により形成するに際して、インターレイヤー8cや発光層8dとなる材料が溶媒に溶解または分散された液状体が隣接する画素Pに流出しないようにする隔壁として機能するものである。
The
そして、バンク13および層間絶縁膜12によって発光部位となる発光層8dが画素Pごとに仕切られている。
このバンク13の開口部13a内において、正孔注入層8b、インターレイヤー8c、発光層8dが、画素電極8a上に積層されている。
例えば、図7に示すように、バンク13の開口部13a内における画素電極8a上には、正孔注入層8bが積層されている。
そして、各開口部13aにおける正孔注入層8b上に、インターレイヤー8cとなる材料が含有される液状体を塗布し、基板10ごと加熱してその液状体を乾燥させ成膜させた化合物膜が形成され、インターレイヤー8cとして積層されている。
さらに、各開口部13aにおけるインターレイヤー8c上に、発光層8dとなる材料が含有される液状体を塗布し、基板10ごと加熱してその液状体を乾燥させ成膜させた化合物膜が形成され、発光層8dとして積層されている。
なお、この発光層8dとバンク13を被覆するように対向電極8eが設けられている(図7参照)。
The
In the
For example, as shown in FIG. 7, a
Then, a liquid film containing a material for forming the
Further, a liquid film containing a material that becomes the
A
このELパネル1は、次のように駆動されて発光する。
全ての電圧供給線4に所定レベルの電圧が印加された状態で、走査ドライバによって走査線2に順次オン電圧が印加されることで、これら走査線2に接続されたスイッチトランジスタ5が順次選択される。
各走査線2がそれぞれ選択されている時に、データドライバによって階調に応じたレベルの電圧が全ての信号線3に印加されると、その選択されている走査線2に対応するスイッチトランジスタ5がオンになっていることから、その階調に応じたレベルの電圧が駆動トランジスタ6のゲート電極6aに印加される。
この駆動トランジスタ6のゲート電極6aに印加された電圧に応じて、駆動トランジスタ6のゲート電極6aとソース電極6iとの間の電位差が定まって、駆動トランジスタ6におけるドレイン−ソース電流の大きさが定まり、EL素子8がそのドレイン−ソース電流に応じた明るさで発光する。
その後、その走査線2の選択が解除されると、スイッチトランジスタ5がオフとなるので、駆動トランジスタ6のゲート電極6aに印加された電圧にしたがった電荷がキャパシタ7に蓄えられ、駆動トランジスタ6のゲート電極6aとソース電極6i間の電位差は保持される。
このため、駆動トランジスタ6は選択時と同じ電流値のドレイン−ソース電流を流し続け、EL素子8の発光輝度を維持するようになっている。
The
In a state where a voltage of a predetermined level is applied to all the
When each
The potential difference between the
Thereafter, when the selection of the
For this reason, the
次に、ELパネル1の製造方法について、図9に示す断面図部分を例に説明する。
Next, a method for manufacturing the
まず、基板10上にゲートメタル層をスパッタリングで堆積させ、フォトリソグラフィーによりパターニングして信号線3、キャパシタ7の電極7a、スイッチトランジスタ5のゲート電極5a及び駆動トランジスタ6のゲート電極6aを形成する。また、そのゲートメタル層によって、各領域Rの周囲に短絡体第一層51及び導電体55の第一層を形成する。ここで信号線3は、配線Tの一部であり、導電体55の第一層及び短絡体第一層51と一体的に形成されている。
First, a gate metal layer is deposited on the
次いで、プラズマCVDによって窒化シリコン等のゲート絶縁膜11を堆積する。なお、各領域Rの周囲である短絡体50が形成される部分はフォトリソグラフィーでパターニングし、短絡体第一層51を露出させる。
次いで、半導体膜5b、6bとなるアモルファスシリコン等の半導体層、チャネル保護膜5d、6dとなる窒化シリコン等の絶縁層を連続して堆積後、フォトリソグラフィーによってチャネル保護膜5d、6dをパターン形成し、不純物半導体膜5f,5g、6f,6gとなる不純物層を堆積後、フォトリソグラフィーによって不純物層及び半導体層を連続してパターニングして不純物半導体膜5f,5g、6f,6g、半導体膜5b、6bを形成する。
そして、フォトリソグラフィーによって、ゲート絶縁膜11に、ELパネル1の一辺に位置する走査ドライバに接続するための各走査線2の外部接続端子を開口するコンタクトホール(図示せず)及びコンタクトホール11a〜11cを形成する。次いで、コンタクトホール11a〜11c内にコンタクトプラグ20a〜20cを形成する。このコンタクトプラグの形成工程は省略されてもよい。
Next, a
Next, a semiconductor layer such as amorphous silicon to be the
Then, by photolithography, contact holes (not shown) and
次いで、ELパネル1がボトムエミッション型の場合、ITO等の透明導電膜を堆積してからパターニングして画素電極8aを形成する。このとき、画素電極8aは、一側辺周縁が不純物半導体膜6gの一側辺周縁上に重なるように形成されている。また、そのITO等の透明導電膜によって、短絡体第一層51上に短絡体第二層52を形成するとともに導電体55の第二層を形成する。
その後、スイッチトランジスタ5のドレイン電極5h,ソース電極5i及び駆動トランジスタ6のドレイン電極6h,ソース電極6iとなるソース、ドレインメタル層を堆積して適宜パターニングして、走査線2、電圧供給線4、キャパシタ7の電極7b、スイッチトランジスタ5のドレイン電極5h,ソース電極5i及び駆動トランジスタ6のドレイン電極6h,ソース電極6iを形成する。このとき、画素電極8aの上記一側辺周縁上にソース電極6iの一側辺周縁が重なって相互に接続されている。また、そのソース、ドレインメタル層によって、短絡体第二層52上に短絡体第三層53及び導電体55の第三層を形成する。ここで走査線2は、配線Tの一部であり、導電体55の第三層及び短絡体第三層53と一体的に形成されている。
Next, when the
Thereafter, the
そして、図10に示すように、基板10上に短絡体第一層51、短絡体第二層52、短絡体第三層53が積層されてなる短絡体50が形成される。なお、この短絡体50の幅(折返し幅)は約1.5〜3.0mmあり、図示では判り難いがELパネル1の1画素分に比して、十分に大きなサイズを有している。
また、配線T部分および導電体55部分は、短絡体50と同材料により形成されて、短絡体50と予め接続された状態に形成されている。
このため、以降の製造工程中に局所的に基板10上に静電気が発生しても、短絡体50によって分散されるとともに短絡体50に接続されたアースにより放電され、ELパネル1の破壊又は損傷を防止できる。※※短絡体50は、基板10の中央からの放射線方向に沿うように折り返されてなる折返形状を有しているので、基板10等との間の静電容量を大きく設定することができ、トランジスタへの電荷集中を緩和できる。
Then, as shown in FIG. 10, the short-
Further, the wiring T portion and the
For this reason, even if static electricity is locally generated on the
なお、ELパネル1がトップエミッション型の場合、不純物半導体膜5f,5g、6f,6g、半導体膜5b、6bを形成して、引き続きソース、ドレインメタル層を堆積後、パターニングして、走査線2、電圧供給線4、キャパシタ7の電極7b、スイッチトランジスタ5のドレイン電極5h,ソース電極5i及び駆動トランジスタ6のドレイン電極6h,ソース電極6iに加えて、画素電極8aが形成される領域に光反射膜を形成してもよい。光反射膜は、ソース電極6iと連続して形成されていることになる。その後、ITO等の透明導電膜を堆積してからパターニングして画素電極8aを光反射膜上に形成する。ここで、ソース電極6iの一側辺周縁上に画素電極8aの一側辺周縁が重なって相互に接続されている。
また、ELパネル1がトップエミッション型の場合、ソース、ドレインメタル層以外の他の光反射膜(銀又はAl等)を用いてもよい。この場合、不純物半導体膜5f,5g、6f,6g、半導体膜5b、6bを形成後、上記他の光反射膜及びITO等の透明導電膜を連続して堆積してから、フォトリソグラフィーによって一括してともに画素電極8aの形状にパターニングし、次いで、ソース、ドレインメタル層を堆積後、パターニングして、走査線2、電圧供給線4、キャパシタ7の電極7b、スイッチトランジスタ5のドレイン電極5h,ソース電極5i及び駆動トランジスタ6のドレイン電極6h,ソース電極6iを形成してもよい。ソース、ドレインメタル層以外の他の光反射膜は、透明導電膜とともに、短絡体第二層52の一部であり且つ導電体55の第二層の一部であってもよい。ここで電極8aの一側辺周縁上にソース電極6iの一側辺周縁画素が重なって相互に接続されている。また、上記他の光反射膜を堆積後にパターニングしてからITO等の透明導電膜を堆積してからパターニングしてもよい。このとき、透明導電膜をウェットエッチングする際のエッチャントで上記他の光反射膜が浸食される恐れがある場合、上記他の光反射膜の上面のみならず側面にも透明導電膜が残るように上記他の光反射膜より一回り大きく透明導電膜をパターニングすればよい。また、光反射膜を透明導電膜とともに画素電極8aの一部として構成する必要がなければ、画素電極形成領域において、上記他の光反射膜、透明絶縁膜、透明導電膜の三層構造になるようにしてもよい。
When the
In addition, when the
次いで、図11に示すように、スイッチトランジスタ5や駆動トランジスタ6等を覆うように、気相成長法により窒化シリコン等の絶縁膜を成膜し、その絶縁膜をフォトリソグラフィーでパターニングすることで画素電極8aの中央部が露出する開口部12aを有する層間絶縁膜12を形成する。この開口部12aとともに、図示しない走査線2の外部接続端子、ELパネル1の一辺に位置するデータドライバに接続するための各信号線3の外部接続端子及び電圧供給線4の外部接続端子をそれぞれ開口する複数のコンタクトホールを形成する。
Next, as shown in FIG. 11, an insulating film such as silicon nitride is formed by vapor deposition so as to cover the
次いで、図12に示すように、ポリイミド系の感光性樹脂材料(13)を基板10の上面側に成膜する。
例えば、ポジ型の感光性ポリイミド系樹脂材料の溶液である、東レ株式会社製「フォトニースDW−1000」をスピンコートにて成膜した。
特に、本実施形態の場合、短絡体50は、図1に示すように、基板10の略中央からの放射線方向に沿うように折り返されてなる折返形状を有しているので、ポリイミド系樹脂材料溶液が基板10に対する略中央に滴下された後、放射状に拡散する際に拡散方向に直交する方向の短絡体50の実質的な幅である幅w3、w4が短く設定されている。このため、短絡体50の幅方向の濡れ性が改善され、ポリイミド系樹脂材料溶液が容易に短絡体50を乗り越えて略真円状に広がりやすく、更にスピンコートにより基板10を回転するときの遠心力によって各領域Rに略均一に拡散するようになるので、各領域Rにポリイミド系樹脂材料溶液を略均一に塗布して成膜することができる。
そして、そのポリイミド系樹脂材料を成膜した後、プリベークを行った。
Next, as shown in FIG. 12, a polyimide-based photosensitive resin material (13) is formed on the upper surface side of the
For example, “Photo Nice DW-1000” manufactured by Toray Industries, Inc., which is a solution of a positive photosensitive polyimide resin material, was formed by spin coating.
In particular, in the case of this embodiment, as shown in FIG. 1, the short-
Then, after the polyimide resin material was deposited, pre-baking was performed.
次いで、図13に示すように、成膜した感光性樹脂材料(13)にフォトマスクを用いて露光を行った後に現像処理して、画素電極8aが露出する開口部13aを有する格子状のバンク13を形成する。
例えば、本実施形態の場合、成膜された感光性樹脂材料(13)を所定のマスクパターンで露光処理後、水酸化テトラメチルアミン(TMAH)水溶液で現像処理することにより、開口部13aに相当する部分の樹脂材料を溶出させて開口部13aを形成し、バンク13を形成した。
なお、形成されたバンク13と、そのバンク13の開口部13aに露出する画素電極8aの表面の洗浄を行った後、そのバンク13が形成された基板10を乾燥して、180℃〜250℃でポストベークを行うことで、バンク13を焼成する。
Next, as shown in FIG. 13, the formed photosensitive resin material (13) is exposed to light using a photomask and then developed to form a lattice-shaped
For example, in the case of the present embodiment, the formed photosensitive resin material (13) is exposed to light with a predetermined mask pattern, and then developed with an aqueous tetramethylamine hydroxide (TMAH) solution, thereby corresponding to the
After the formed
次いで、図14に示すように、スパッタリング法、真空蒸着法などにより、例えば酸化モリブデンなどからなる正孔注入性の遷移金属酸化物層を成膜して、画素電極8a上に正孔注入層8bを形成する。
例えば、本実施形態の場合、酸化モリブデンを蒸着法で30nmの厚みに成膜し、画素電極8a及びバンク13を覆う正孔注入層8bを形成した。
Next, as shown in FIG. 14, a hole-injecting transition metal oxide layer made of, for example, molybdenum oxide or the like is formed by sputtering, vacuum evaporation, or the like, and the hole-injecting
For example, in the case of the present embodiment, molybdenum oxide is deposited to a thickness of 30 nm by an evaporation method, and the
次いで、図15に示すように、バンク13の開口部13a内における正孔注入層8b上に、電子ブロッキング性を示すインターレイヤー8cを構成するポリフルオレン系の化合物を含む有機材料がテトラリン、テトラメチルベンゼン、メシチレン等の有機溶媒に溶解または分散された液状体を、分離した複数の液滴として吐出するインクジェット方式又は連続した液流を流し出すノズルプリント方式により塗布し乾燥させることで、正孔注入層8b上にインターレイヤー8cを積層して形成する。
更に、図15に示すように、バンク13の開口部13a内におけるインターレイヤー8c上に、発光層8dを構成するポリパラフェニレンビニレン系あるいはポリフルオレン系の有機発光材料が水或いはテトラリン、テトラメチルベンゼン、メシチレン等の有機溶媒に溶解または分散された液状体をインクジェット方式又はノズルプリント方式により塗布し乾燥させることで、インターレイヤー8c上に発光層8dを積層して形成する。なお、本実施形態の場合、発光試験用として緑色のポリフルオレン系発光材料をキシレンに溶かした液状体を開口部13a内のインターレイヤー8c上に塗布して発光層8dを形成した。また、インターレイヤー8cを設けずに正孔注入層8b上に直接発光層8dを積層した構造であってもよい。バンク13は、短絡体50によって凹凸の少ない均等な厚さに形成されているため、発光層8dやインターレイヤー8cとなる液状体がバンク13を乗り越えて漏出することがないので、発光層8dの厚さが不均一になることがなく良好なパターニングが可能となる。特に、発光層8dが、各列毎に異なる色に発光する異なる材料によって形成されている場合、異なる色の材料がバンク13によって混じらなくてすむ。
Next, as shown in FIG. 15, on the
Further, as shown in FIG. 15, on the
次いで、図9に示すように、バンク13の上の正孔注入層8bの上面と、バンク13の開口部13a内の発光層8dの上面に、対向電極8eを一面に成膜し、発光層8dを覆う対向電極8eを形成する。
例えば、本実施形態の場合、Caを蒸着法で30nmの厚みに成膜した後、さらに、低抵抗であり安定した性状を有するAlを蒸着法で500nmの厚みに成膜して、対向電極8eを形成した。
この対向電極8eが成膜されたことで、EL素子8が形成されて、ELパネル1が製造される。
そして、基板10上に形成された各ELパネル1をそれぞれ短絡体50から分断するように切り離すことで、ELパネル1が完成する。
Next, as shown in FIG. 9, a
For example, in the case of the present embodiment, after depositing Ca to a thickness of 30 nm by the vapor deposition method, further depositing Al having a low resistance and stable properties to a thickness of 500 nm by the vapor deposition method, the
By forming the
And each
以上のように、本実施形態によれば、ELパネル1を製造する過程で、スイッチトランジスタ5と駆動トランジスタ6の電極を形成する際に、その電極材料によって短絡体50を形成することができる。
特に、短絡体50は、基板10の略中央からの放射線方向に沿うように折り返されてなる折返形状を有しているので、バンク13を形成するためにポリイミド系樹脂材料溶液をスピンコートによって塗布する際に、短絡体50の配置によらず、その溶液が略真円状に広がって各領域Rに略均一に拡散するようになるので、従来のように過剰な溶液の塗布を行わなくても、各領域Rにポリイミド系樹脂材料溶液を略均一に塗布して成膜することができる。そして、均一に成膜されたポリイミド系樹脂材料から好適なバンク13を形成することができる。
従って、基板10上に複数のELパネル1をレイアウトして製造する際に、スピンコートによる液体の塗布工程を好適に行うことができ、各ELパネル1の物性を安定させることができるので、ELパネル1の生産性、製造特性を向上させることが可能になる。
As described above, according to the present embodiment, when the electrodes of the
In particular, since the short-
Therefore, when a plurality of
なお、本発明は上記実施形態に限られるものではない。
例えば、図16に示す短絡体60のように、図中縦方向に延在し、横方向に折り返されてなる4本のショートバー60aと、図中横方向に延在し、縦方向に折り返されてなる4本のショートバー60bが略直交するように配されているものであってもよい。このため、短絡体60は、各ショートバー60a、60bの幅方向に複数の空隙部60cを有し、これら空隙部60cとショートバー60a、60bとの段差により凹凸が形成されている。
このような短絡体60であっても、基板10に対する略中央に滴下された液体をスピンコートにより塗り広げる際に、液体が各領域RにおけるELパネル1部分と短絡体60部分とを同じように広がり、基板10の外側に向かって略均一に拡散するようになる。
The present invention is not limited to the above embodiment.
For example, like the short-
Even in the case of such a short-
また、図17に示す短絡体70のように、図中縦方向に延在し、横方向(ショートバーの幅方向)に長い無数の略矩形状のスリットが形成された4本のショートバー70aと、図中横方向に延在し、縦方向(ショートバーの幅方向)に長い無数の略矩形状のスリットが形成された4本のショートバー70bが略直交するように配されているものであってもよい。なお、約1.5〜3.0mm幅のショートバーに、例えば、数十〜数百μmの幅(短辺幅)のスリットである空隙部70cが無数に形成されている。このため、これら空隙部70cとショートバー70a、70bとの段差により凹凸が形成されている。空隙部70cは、正方形でも、平行四辺形でもよく、また四角形以外の多角形であってもよい。このような構造の場合、図1の構造と比べてショートバーの実質的な長さが短くなるため、配線抵抗を低く抑えることができる。
また、図18に示す短絡体80のように、図中縦方向に延在し、無数の略円形(真円形、楕円形)の孔である空隙部80cが形成された4本のショートバー80aと、図中横方向に延在し、無数の略円形(真円形、楕円形)の孔である空隙部80cが形成された4本のショートバー80bが略直交するように配されているものであってもよい。なお、約1.5〜3.0mm幅のショートバーに、例えば、数十〜数百μmの径の孔が無数に形成されている。
このように、短絡体70、80の幅方向の表面にスリットや孔である空隙部による凹凸が形成されていれば、その短絡体70、80の表面の濡れ性が向上するので、基板10に対する略中央に滴下された液体をスピンコートにより塗り広げる際に、液体が各領域RにおけるELパネル1部分と短絡体部分とを同じように広がり、基板10の外側に向かって略均一に拡散するようになる。また図1の構造と比べてショートバーの実質的な長さが短くなるため、配線抵抗を低く抑えることができる。
Further, like the short-
Further, like the short-
Thus, if the unevenness | corrugation by the space | gap part which is a slit or a hole is formed in the surface of the width direction of the
なお、以上の実施の形態においては、バンク13となるポリイミド系樹脂材料溶液をスピンコートにより塗布して成膜する例を挙げて説明したが、本発明はこれに限定されるものではなく、例えば、平坦化膜を形成するためにアクリル樹脂材料溶液をスピンコートする場合であっても、本発明に係る短絡体50(60、70、80)であれば、略均一に塗布し成膜することができる。
また平坦化膜以外にも、例えば複数の画素Pにおいて共通の正孔輸送層となるとして遷移金属酸化物の代わりにPEDOT(ポリエチレンジオキシチオフェン)及びPSS(ポリスチレンスルホン酸)の混合物を含む液状体をスピンコートによって均一に成膜して形成してもよい。
In the above embodiment, the example in which the polyimide resin material solution to be the
In addition to the planarizing film, for example, a liquid containing a mixture of PEDOT (polyethylenedioxythiophene) and PSS (polystyrene sulfonic acid) instead of the transition metal oxide as a common hole transport layer in a plurality of pixels P May be formed uniformly by spin coating.
また、以上の実施の形態において、発光装置を表示装置であるELパネルに適用した場合を例に説明したが、本発明はこれに限定されるものではなく、例えば、露光装置、光アドレッシング装置、照明装置、液晶表示装置などに本発明を適用してもよい。 In the above embodiment, the case where the light emitting device is applied to an EL panel which is a display device has been described as an example. However, the present invention is not limited to this, and for example, an exposure device, an optical addressing device, The present invention may be applied to lighting devices, liquid crystal display devices, and the like.
また、その他、具体的な細部構造等についても適宜に変更可能であることは勿論である。 In addition, it is needless to say that other specific detailed structures can be appropriately changed.
1 ELパネル(電子機器)
5 スイッチトランジスタ(薄膜トランジスタ、駆動回路)
6 駆動トランジスタ(薄膜トランジスタ、駆動回路)
8 EL素子(光学素子)
8a 画素電極
8b 正孔注入層
8c インターレイヤー
8d 発光層
8e 対向電極
10 基板
11 ゲート絶縁膜
12 層間絶縁膜
13 バンク
50、60、70、80 短絡体
50c、60c、70c、80c 空隙部
55 導電体
R 領域
T 配線
1 EL panel (electronic equipment)
5 Switch transistor (thin film transistor, drive circuit)
6 Driving transistor (Thin film transistor, driving circuit)
8 EL elements (optical elements)
Claims (5)
少なくとも前記駆動回路の電極となる材料を含み、前記複数の領域を連続的に繋ぐとともに、前記駆動回路の電極と結線されている前記電子機器の複数の配線が電気的に接続され、幅方向に複数の空隙部を有し、前記基板の中央からの放射線方向に沿い折り返されている短絡体を形成する工程と、
前記複数の領域に液体をスピンコートにより塗布する工程と、
を備えることを特徴とする電子機器の製造方法。 For each of a plurality of regions on a substrate, an optical element, and a method for manufacturing an electronic device each including a drive circuit that drives the optical element,
Including at least a material to be an electrode of the drive circuit, continuously connecting the plurality of regions, and electrically connecting a plurality of wirings of the electronic device connected to the electrode of the drive circuit, in the width direction a step have a plurality of gap portions, to form a short-circuit member is folded back along the radiation direction from the center of the substrate,
Applying a liquid to the plurality of regions by spin coating;
A method for manufacturing an electronic device, comprising:
当該短絡体は、幅方向に複数の空隙部を有し、前記基板の中央からの放射線方向に沿い折り返されていることを特徴とする短絡体。 For each of a plurality of regions on the substrate , an optical element and a short circuit body to which a plurality of wirings of an electronic device each including a drive circuit for driving the optical element are electrically connected,
The short body, short-circuit body, characterized in that have a plurality of void portions in the width direction, are folded along the radial direction from the center of the substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008329531A JP5540503B2 (en) | 2008-12-25 | 2008-12-25 | Electronic device manufacturing method and short-circuit body |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008329531A JP5540503B2 (en) | 2008-12-25 | 2008-12-25 | Electronic device manufacturing method and short-circuit body |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010152059A JP2010152059A (en) | 2010-07-08 |
JP5540503B2 true JP5540503B2 (en) | 2014-07-02 |
Family
ID=42571233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008329531A Expired - Fee Related JP5540503B2 (en) | 2008-12-25 | 2008-12-25 | Electronic device manufacturing method and short-circuit body |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5540503B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102373901B1 (en) * | 2013-09-13 | 2022-03-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Light-emitting device |
CN109256397B (en) * | 2018-09-20 | 2021-09-21 | 合肥鑫晟光电科技有限公司 | Display substrate, preparation method thereof and display device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0139373B1 (en) * | 1994-10-06 | 1998-06-15 | 김광호 | Electrostatic shield circuit of lcd |
JP4408021B2 (en) * | 2003-03-12 | 2010-02-03 | シャープ株式会社 | Manufacturing method of display device substrate |
-
2008
- 2008-12-25 JP JP2008329531A patent/JP5540503B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010152059A (en) | 2010-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7132801B2 (en) | Dual panel-type organic electroluminescent device and method for fabricating the same | |
JP4310984B2 (en) | Organic light emitting display | |
KR101920766B1 (en) | Method of fabricating the organic light emitting device | |
JP2009218156A (en) | El panel and method of manufacturing el panel | |
JP2010003668A (en) | Organic light emitting display, and method of manufacturing the same | |
KR20140067645A (en) | Organic electro-luminescent device and method of fabricating the same | |
JP2005327674A (en) | Organic electroluminescent display element, display device having the same, and manufacturing method thereof | |
KR101161926B1 (en) | Light emitting device and manufacturing method of light emitting device | |
JP2009134905A (en) | Display panel, and manufacturing method thereof | |
JP4697265B2 (en) | Method for manufacturing light emitting device | |
US20100051993A1 (en) | Light emitting apparatus and manufacturing method thereof | |
JP4848675B2 (en) | Transistor array panel and method of manufacturing transistor array panel | |
JP5540503B2 (en) | Electronic device manufacturing method and short-circuit body | |
JP4973698B2 (en) | THIN FILM TRANSISTOR AND METHOD FOR PRODUCING THIN FILM TRANSISTOR | |
JP4770896B2 (en) | Light emitting device and method for manufacturing light emitting device | |
JP2011014347A (en) | Light-emitting device and method for manufacturing light-emitting device | |
JP2009231090A (en) | El panel and method for manufacturing el panel | |
JP2011014358A (en) | Method and device for manufacturing light-emitting panel | |
JP2010061952A (en) | Light-emitting device, and method of manufacturing light-emitting device | |
JP2012058664A (en) | Light-emitting panel, and manufacturing method of light-emitting panel | |
JP5163482B2 (en) | Light emitting device | |
JP2012069540A (en) | Thin film transistor, manufacturing method for thin film transistor, and light-emitting device | |
JP5381414B2 (en) | Light emitting panel manufacturing method and light emitting panel manufacturing apparatus | |
JP4697266B2 (en) | Method for manufacturing light emitting device | |
JP5152115B2 (en) | Light emitting panel manufacturing method and light emitting panel manufacturing apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110928 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110928 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121023 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140408 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140421 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5540503 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |