JP2011010861A

JP2011010861A - 遊技機

Info

Publication number: JP2011010861A
Application number: JP2009157545A
Authority: JP
Inventors: Yoshiomi Ibarada; 悦臣茨田; Takeshi Arita; 武有田
Original assignee: Takao Co Ltd
Current assignee: Takao Co Ltd
Priority date: 2009-07-02
Filing date: 2009-07-02
Publication date: 2011-01-20
Anticipated expiration: 2029-07-02
Also published as: JP5337933B2

Abstract

【課題】遊技機のＲＡＭクリア操作を悪用した不正行為を防止する。
【解決手段】本発明のパチンコ機のＲＡＭクリアスイッチを押したまま電源を投入すると、ＲＡＭクリア信号が時間略Ｔa 後に立ち上がり、ＲＡＭクリアスイッチから手を離すと立ち下がる（Ａ）。この時点から再びＲＡＭクリアスイッチを押して立ち上がる（Ｂ）までの時間に応じた値のハード乱数を取得し、これをソフト乱数の初期値とする。このため、ソフト乱数の初期値は、ＲＡＭクリアスイッチへの２回の操作の間隔に応じて決まることとなり、ＲＡＭクリアの都度変化する。このため、遊技機のＲＡＭクリア操作を悪用した不正行為を防止することができる。
【選択図】図６

Description

本発明は、遊技機に関するものであり、特に、遊技状態を不揮発的に記憶し、電源を投入すると、電源断時の遊技状態を前記記憶に基づいて復旧可能に構成された遊技機に関するものである。

パチンコ機やパチスロ機と呼ばれる遊技機においては、内部で乱数を発生させ、始動入賞やレバー操作時に取得した乱数カウンタの値（以下単に乱数と言う）に応じて当否判定が行なわれている。例えばパチンコ機においては、始動入賞時に乱数を取得し、この値が予め定められた大当たり値（例えば７）であると、大当たり遊技を発生させるといったことが行なわれている。乱数カウンタは、所定の確率で大当たり値が発生するように構成されているが、狙い撃ちされないように、非周期的に大当たり値が発生するように設計されている。しかしながら、電源投入時などには、乱数カウンタに特有の初期値で乱数を生成する遊技機が多く、これでは大当たり値が発生するタイミングが初回に限り分かることになる。これを悪用して、遊技機に不正基板を取り付け、電源を遮断・再投入することにより大当たり値を狙い打つという不正行為が行なわれることがある。

こうした不正行為を防止するために特許文献１では、乱数カウンタの値がパチンコ機固有の識別番号に一致するまで待機させることにより、電源投入から大当たり値が生成されるまでのタイミングをパチンコ機ごとに変化させている。

特開２００５−４０５２０

しかしながら、特許文献１に記載の発明においても、そのパチンコ機の識別番号が一旦特定されると、識別番号は変化しないので、その遊技機においては従来と同様に不正行為が繰り返し行なわれる可能性がある。遊技状態をＲＡＭなどに不揮発的に記憶して、電源が遮断された後に再投入されると、電源断時の遊技状態を前記ＲＡＭなどに基づいて復旧する遊技機が多いが、こうした機種においても、ＲＡＭクリア操作を受けることにより、乱数が初期化されてしまい、前記と同様の不正行為が行なわれることがある。
本発明は係る課題に鑑みなされたものであり、遊技機の電源の入切を悪用した不正行為を防止することを目的とする。

上記課題を解決するためになされた本発明の請求項１記載の遊技機は、不揮発的にデータを保持可能なＲＡＭと、遊技における当否判定に用いられる第１乱数を発生させる第１乱数発生手段と、少なくとも、前記第１乱数に基づく当否判定制御を行なう制御手段と、前記ＲＡＭの保持内容をクリアする時に操作されるクリアスイッチとを備えた遊技機において、当該遊技機に通電時に前記クリアスイッチが操作されているか否かを判定する第１操作判定手段と、該第１操作判定手段により前記クリアスイッチが操作されていた判定された場合に、該クリアスイッチが操作されていない状態に遷移したか否かを判定する第１非操作判定手段と、前記クリアスイッチが操作されていない状態に遷移したと前記第１非操作判定手段により判定された場合に、該クリアスイッチが操作されている状態に遷移したか否かを判定する第２操作判定手段と、当該遊技機に通電されると起動して、前記第１乱数とは独立した第２乱数を、時間経過と共に更新させつつ発生させる第２乱数発生手段と、前記クリアスイッチが操作されていない状態に遷移したと前記第１非操作判定手段により判定されると、前記第２乱数発生手段が発生した乱数である第１変数値を取得し、前記クリアスイッチが操作されている状態に遷移したと前記第２操作判定手段により判定されると、更に前記第２乱数発生手段が発生した乱数である第２変数値を取得すると共に、該第２変数値および前記第１変数値に基づいて算出した数値を、前記第１乱数の初期値として設定する第１初期値設定手段と、前記第１操作判定手段により、前記クリアスイッチが操作されていないと判定されると、前記ＲＡＭに保持されたデータに基づいて当該遊技機の遊技状態を復旧する復旧手段とを備えたことを特徴とする。

請求項２に記載の本発明は、不揮発的にデータを保持可能なＲＡＭと、遊技における当否判定に用いられる第１乱数を発生させる第１乱数発生手段と、少なくとも、前記第１乱数に基づく当否判定制御を行なう制御手段と、前記ＲＡＭの保持内容をクリアする時に操作されるクリアスイッチとを備えた遊技機において、当該遊技機に通電時に前記クリアスイッチが操作されているか否かを判定する第１操作判定手段と、該第１操作判定手段により前記クリアスイッチが操作されていた判定された場合に、該クリアスイッチが操作されていない状態に遷移したか否かを判定する第１非操作判定手段と、該第１非操作判定手段により前記クリアスイッチが操作されていない状態に遷移したと判定された場合に、該クリアスイッチが操作された状態に遷移したか否かを判定する第２操作判定手段と、該第２操作判定手段により前記クリアスイッチが操作された状態に遷移したと判定された場合に、該クリアスイッチが操作されていない状態に遷移したか否かを判定する第２非操作判定手段と、当該遊技機に通電されると起動して、前記第１乱数とは独立した第２乱数を、時間経過と共に更新させつつ発生させる第２乱数発生手段と、前記第２操作判定手段により、前記クリアスイッチが操作された状態に遷移したと判定されると、前記第２乱数発生手段が発生した乱数である第３変数値を取得し、前記第２非操作判定手段により、前記クリアスイッチが操作されていない状態に遷移したと判定されると、更に前記第２乱数発生手段が発生した乱数である第４変数値を取得すると共に、該第４変数値および前記第３変数値に基づいて算出した数値を、前記第１乱数の初期値として設定する第２初期値設定手段と、前記第１操作判定手段により、前記クリアスイッチが操作されていなかったと判定されると、前記ＲＡＭに保持されたデータに基づいて当該遊技機の遊技状態を復旧する復旧手段とを備えたことを特徴とする。

請求項３に記載の本発明は、不揮発的にデータを保持可能なＲＡＭと、遊技における当否判定に用いられる第１乱数を発生させる第１乱数発生手段と、少なくとも、前記第１乱数に基づく当否判定制御を行なう制御手段と、前記ＲＡＭの保持内容をクリアする時に操作されるクリアスイッチとを備えた遊技機において、当該遊技機に通電時に前記クリアスイッチが操作されていたか否かを推定する第１操作判定手段と、該第１操作判定手段により前記クリアスイッチが操作されていた判定された場合に、該クリアスイッチが操作されていない状態に遷移したか否かを判定する第１非操作判定手段と、該第１非操作判定手段により前記クリアスイッチが操作されていない状態に遷移したと判定された場合に、該クリアスイッチが操作された状態に遷移したか否かを判定する第２操作判定手段と、該第２操作判定手段により前記クリアスイッチが操作された状態に遷移したと判定された場合に、該クリアスイッチが操作されていない状態に遷移したか否かを判定する第２非操作判定手段と、当該遊技機に通電されると起動して、前記第１乱数とは独立した第２乱数を、時間経過と共に更新させつつ発生させる第２乱数発生手段と、前記第２非操作判定手段により、前記クリアスイッチが操作されていない状態に遷移したと判定されると、前記第２乱数発生手段が発生した乱数である第５変数値を取得し、前記第２操作判定手段により、前記クリアスイッチが操作されている状態に遷移したと判定されると、前記第２乱数発生手段が発生した乱数である第６変数値を取得し、前記第２非操作判定手段により、前記クリアスイッチが操作されていない状態に遷移したと判定されると、前記第２乱数発生手段が発生した乱数である第７変数値を取得すると共に、該第７変数値、前記第６変数値、および前記第５変数値の内の少なくとも２者に基づいて算出した数値を、前記第１乱数の初期値として設定する第３初期値設定手段と、前記第１操作判定手段により、前記クリアスイッチが操作されていなかったと判定されると、前記ＲＡＭに保持されたデータに基づいて当該遊技機の遊技状態を復旧する復旧手段とを備えたことを特徴とする。

請求項４に記載の本発明は、請求項１〜３のいずれかに記載の遊技機において、前記第１非操作判定手段によって、前記クリアスイッチが操作されていない状態に遷移したと判定された後、予め定められた時間を経過しても前記第２操作判定手段により、前記クリアスイッチが操作された状態に遷移したと判定されない場合には、前記復旧手段が、前記ＲＡＭに保持されたデータに基づいて当該遊技機の遊技状態を復旧することを特徴とする。
請求項５に記載の本発明は、請求項１〜４のいずれかに記載の遊技機において、前記クリアスイッチが操作されていない状態に遷移したと前記第１非操作判定手段が判定したことを、前記クリアスイッチの操作者に報知する報知手段を備えたことを特徴とする。

請求項１に記載の遊技機において、ＲＡＭクリアを行なうには、遊技機が通電されていない状態からクリアスイッチを操作し、そのまま通電させる。すると、第１操作判定手段が、「通電時にクリアスイッチが操作されていた」と判定する。すると第１非操作判定手段が、クリアスイッチが操作されていない状態に遷移したか否かを判定する。クリアスイッチが操作されていない状態に遷移したと判定されると、第１初期値設定手段が、第２乱数を取得する。第２乱数は、第２乱数発生手段によって発生されるもので、第２乱数発生手段は、当該遊技機が通電されると起動して、時間経過と共に乱数値（第２乱数）を更新させつつ発生させる。この第２乱数をここでは第１変数値と呼ぶ。
クリアスイッチが操作されていないこの状態から、再びクリアスイッチが操作された状態に遷移したと第２操作判定手段により判定されると、第１初期値設定手段が、再び第２乱数（第２変数値と呼ぶ）を取得し、この第２変数値と先に取得した第１変数値とから算出した数値を、当否判定に用いる第１乱数の初期値として、設定する。

つまり、第１乱数の初期値の設定操作（例えばＲＡＭクリア。以下ＲＡＭクリアとも言う）を行なうには、クリアスイッチを操作したまま遊技機を通電状態にし、一旦、クリアスイッチに対する操作を取りやめ、再度、クリアスイッチを操作することになる。クリアスイッチへの操作を取りやめた時点と、再度操作した時点は当然異なり、またその時間間隔もＲＡＭクリア操作の都度異なると考えられる。また、時間経過と共に更新される第２乱数の値（第１変数値および第２変数値）が、両時点とも、以前に行なったＲＡＭクリアスイッチにおける両者の値と同じになることは殆どあり得ず、これらから算出される値（第１乱数の初期値として設定される値）が、以前に行なったＲＡＭクリアにおける算出値と同じになることは極めて稀である。従って、ＲＡＭクリアの都度、第１乱数は異なる値となることが期待できる。これにより、大当たり値が発生するタイミングは同じ遊技機においてもＲＡＭクリアをする度、変わることとなり、前述のような不正行為が極めて困難となる。
なお、第１操作判定手段が「通電された際にクリアスイッチが操作されていなかった」と判定した場合には、復旧手段が、ＲＡＭに保持されたデータに基づいて当該遊技機の遊技状態を復旧するので、第１乱数の値も電源断時の値に復旧することになり、不正行為をするのはやはり困難である。

なお、第１乱数の初期値は、第１乱数として出力されうる最初の値に限らない。例えば、一般に乱数を生成するに際し用いられるシード（乱数種）と呼ばれる値も第１乱数の初期値に含まれる。また、設定される値は第２乱数の値から算出されるわけだが、この「算出」の具体例としては、第２変数値と第１変数値の差、和、積、一方を他方で除した余りといった単純なものから、更に他の数値を用いて演算を行なうものまで挙げることができる。他の数値としては、例えば、第１乱数の初期値として設定し得る値の最大値に１を加えたものを挙げられる。この値で、例えば第２変数値と第１変数値の差を除した余りを算出すれば、この算出値は０以上前記最大値未満になるので、そのまま第１乱数の初期値として設定することができる。また、第１変数値のみを用いる場合も、「該第２変数値および前記第１変数値に基づいて算出した」と呼ぶこととする。例えば、第２変数値をそのまま使うものは、第２変数値＋０×第１変数値と解釈できるからである。また、第１変数値および第２変数値と、第１乱数の初期値として設定すべき数値とを対応づけたテーブルを予め用意しておき、このテーブルを参照することも、ここでは「算出」と呼ぶこととする。

また、クリアスイッチに対する「操作」としては、クリアスイッチのタイプにより様々な態様が考えられる。クリアスイッチがモーメンタリ動作をする押しボタンであれば、押すことが操作であり、スライドスイッチであれば、そのつまみを一方向にスライドさせることが操作であり、レバーであれば、そのレバーをいずれか一方に回動させることが操作である。なお、本発明の遊技機に対してＲＡＭクリアを行なう操作者は、操作していたクリアスイッチの操作をやめる必要があるのだが、これは、クリアスイッチがスライドスイッチならスライドさせたつまみを元に戻す、レバーなら一方向に回動させたレバーを逆方向に回動させるという自然な動作である。特にクリアスイッチがモーメンタリ動作の押しボタンであれば、手や指をボタンから離すだけで非操作状態になるので好適である。

請求項２に記載の遊技機と、請求項１に記載の遊技機との違いは、後者が、クリアスイッチが最初に非操作状態になった際の第２乱数の値と、次にクリアスイッチが操作状態になった際の第２乱数の値に基づいて、第１乱数の初期値を設定するのに対し、前者は、クリアスイッチが最初に非操作状態から操作状態になった際の第２乱数の値（第３変数値）と、次にクリアスイッチが非操作状態になった際の第２乱数の値（第４変数値）に基づいて、第２初期値設定手段が第１乱数の初期値を設定する点である。

つまり、この遊技機において第１乱数の初期値の設定を行なうには、クリアスイッチを操作したまま遊技機を通電状態にし、一旦、クリアスイッチに対する操作を取りやめ、再度、クリアスイッチを操作し、更にこのクリアスイッチに対する操作を取りやめることになる。クリアスイッチを操作（通電時の操作は除く）した時点と、その操作を取りやめた時点は当然異なり、またその時間間隔もＲＡＭクリア操作の都度異なると考えられる。従って、請求項１に記載の遊技機と同様、大当たり値が発生するタイミングは同じ遊技機においてもＲＡＭクリアをする度、変わることとなり、前述のような不正行為が極めて困難となる。
なお、請求項２に記載の第３変数値と、請求項１に記載の第２変数値は、数値は一般に同じにならないが、取得過程は同じものである。また、クリアスイッチを操作することなく、遊技機に通電した後で、クリアスイッチを操作し、その操作を取りやめても、第１乱数の初期値は設定されない。なぜなら、第１操作判定手段が「通電時にクリアスイッチが操作されていなかった」と判定するので、たとえその後でクリアスイッチを操作しても、第１非操作判定手段による、クリアスイッチが操作されていない状態に遷移したか否かの判定が行なわれないからである。これにより第２操作判定手段が、クリアスイッチが操作された状態に遷移したか否かを判定することはなく、従って第２非操作判定手段による、クリアスイッチが操作されていない状態に遷移したか否かの判定も行なわれない。つまり第１乱数の初期値は設定されない。

請求項３に記載の遊技機は、請求項１、２に記載の遊技機を組み合わせたものに近い。すなわち、請求項３に記載の遊技機は、クリアスイッチが最初に非操作状態になった際の第２乱数の値（第５変数値）と、次にクリアスイッチが操作状態になった際の第２乱数の値（第６変数値）と、更にその次にクリアスイッチが非操作状態になった際の第２乱数の値（第７変数値）とに基づいて、第３初期値設定手段が第１乱数の初期値を設定するものとなっている。ただしこれら３個の変数値を用いる態様に限定するのではなく、少なくとも２個を用いて第１乱数値の初期値に設定する値を算出する。
算出する方法としては、これら３個の変数値を合計する、３個の変数値を掛け合わせる、第５変数値と第７変数値の差を求める、これら算出値を更に「第１乱数の初期値として設定し得る値の最大値に１を加えた数」で除した余りを求めるなど、様々なものを想定できる。

この遊技機においてＲＡＭクリアを行なうには、請求項２に記載の遊技機と同様にすればよい。すなわち、クリアスイッチを操作したまま遊技機を通電状態にし、一旦、クリアスイッチに対する操作を取りやめ、再度、クリアスイッチを操作し、更にこのクリアスイッチに対する操作を取りやめればよい。クリアスイッチの操作を取りやめた時点、その操作を再度行なった時点、更にその操作を取りやめた時点は当然異なり、またその時間間隔（操作の取りやめから再開まで、操作の再開から２回目の取りやめまで、１回目の取りやめから２回目の取りやめまでの３種類が考えられる）もＲＡＭクリア操作の都度異なると考えられる。従って、請求項１、２に記載の遊技機と同様、大当たり値が発生するタイミングは同じ遊技機においてもＲＡＭクリアをする度、変わることとなり、前述のような不正行為が極めて困難となる。

なお、前記いずれの本発明も、ＲＡＭクリアを行なうには、クリアスイッチを２度操作する必要があるのだが、操作者が２度目の操作を失念する可能性がある。この場合、通電時にはクリアスイッチが押されていたので、遊技状態の復旧を行なうことができず、かといって第２変数値（第３変数値、第６変数値）を取得することができないので、ＲＡＭクリアもできないという制御不能の状態に陥る恐れがある。これを防止するために請求項４に記載の本発明では、クリアスイッチを操作した状態で通電を行い、第１非操作判定手段による、クリアスイッチが操作されていない状態に遷移したと判定された後、予め定められた時間を経過しても、クリアスイッチが操作された状態に遷移したと第２操作判定手段が判定しない場合には、復旧手段が、ＲＡＭに保持されたデータに基づいて当該遊技機の遊技状態を復旧する。これにより、遊技機が制御不能の状態に陥ることはない。なお、この結果、本来、行なうべきであった第１乱数の初期値の設定が行なわれないことになる。これを行なうには、改めて、通電を取りやめ、第１乱数の初期値の設定操作を行えばよい。
また、この仕様を利用し、第１乱数の初期値の設定操作の途中で第１乱数の初期値の設定をキャンセルすることも可能となる。すなわち、ＲＡＭクリアすべきではない状態にも拘らず、不注意によりクリアスイッチを操作しながら通電させてしまった場合には、クリアスイッチへの操作を取りやめ、そのまま前記所定時間が経過するのを待てばよい。そうすれば、ＲＡＭクリアが行なわれることなく、電断時の遊技状態が復活する。

なお、このように構成しても、操作者がＲＡＭクリアの操作を誤る可能性がある。例えば通電時にクリアスイッチの操作をやめるのが早すぎると、第１操作判定手段が「通電時にクリアスイッチが押されていなかった」と判定する恐れがある。この状態でクリアスイッチに対する２回目の操作を行なっても、前述したようにＲＡＭクリアは行なわれない。操作者が「ＲＡＭクリアに失敗したこと」に気づけば、遊技機の電源をオフにしてやり直せばいいのだが、この失敗に気づかない可能性もある。遊技機の中には、ＲＡＭクリアをした場合と、ＲＡＭクリアすることなく通電した場合とで外観上、違いのない機種もあるので、尚更である。請求項５に記載の本発明では、第１非操作判定手段による、クリアスイッチが操作されていない状態に遷移したと判定したことをクリアスイッチの操作者に報知する報知手段を備えている。この遊技機によれば、操作者は通電時のクリアスイッチの操作をやめた際に、報知手段による報知が行なわれたことを確認してから２回目のクリアスイッチへの操作を行なうことにより、ＲＡＭクリアを確実に行なうことができる。また、ＲＡＭクリア操作に失敗した場合は、報知動作が行なわれないので、失敗したことが分かる。一旦通電を遮断して、ＲＡＭクリア操作をやり直すことにより確実にＲＡＭクリアを行なうことができる。

なお、ＲＡＭクリアが実行された際に、前記報知動作（第１の報知動作と呼ぶ）とは異なる報知動作（第２の報知動作と呼ぶ）を行なったり、第１の報知動作を終了したりする（つまりこの態様では、ＲＡＭクリアが実際に行なわれるまで第１の報知動作を継続する）ように構成すれば、ＲＡＭクリアを一層確実に行なうことができる。これとは報知の意味合いが変わるが、請求項４に記載の遊技機に適用した場合には、前記予め定められた時間が経過したら第１の報知動作を停止する構成や、第２の報知動作を行なう構成としてもよい。前者の構成において、ＲＡＭクリア操作を途中でキャンセルしたい場合には、通電後に発生した第１の報知動作が終了するのを待てばよい。後者の構成では、第２の報知動作が開始されるのを待てばよく、これらにより、ＲＡＭクリアが行なわれなかった（キャンセルに成功した）ことを操作者が確認することができる。
報知手段の報知の態様としては、ランプを光らせたり点滅させたりすることや、音を出力すること等が考えられる。なお、遊技機の電源スイッチやクリアスイッチが通常、遊技機の裏側に設けられていることから、ＲＡＭクリアを行なおうとする者は、遊技機の表側を見ることが困難な場合が多い。従って、遊技機が表側に備える装備（液晶画面や可動物など）によって報知するのは有効ではない可能性が高い。

本発明に係る遊技機の正面図遊技機の遊技盤の正面図遊技機の裏面図遊技機の電気ブロック図遊技機の要部の詳細電気構成を示すブロック図遊技機の動作を示すタイミングチャート遊技機の電源基板の正面図遊技機を構成する主制御基板のＣＰＵが電源投入時に実行する処理のフローチャート１遊技機を構成する主制御基板のＣＰＵが電源投入時に実行する処理のフローチャート２主制御基板のＣＰＵが実行するメイン処理のフローチャート主制御基板のＣＰＵが実行する初期値乱数設定処理のフローチャート乱数発生回路の内部の概要ブロック図第２実施例の主制御基板のＣＰＵが電源投入時に実行する処理のフローチャート第３実施例の主制御基板のＣＰＵが電源投入時に実行する処理のフローチャート１第３実施例の主制御基板のＣＰＵが電源投入時に実行する処理のフローチャート２

以下に本発明の好適な実施形態について説明する。尚、本発明の実施の形態は下記の実施例に何ら限定されるものではなく、本発明の技術的範囲に属する種々の形態を採ることができ、各実施例に記載された内容を適宜組み合わせることが可能なことはいうまでもない。
［実施例１］

図１に示すように、弾球遊技機の一種であるパチンコ機５０は、縦長の固定外郭保持枠をなす外枠５１にて構成の各部を保持する構造である。外枠５１の左側上下には、ヒンジ５３が設けられており、該ヒンジ５３の他方側には図３に記載する内枠７０が取り付けられており、内枠７０は外枠５１に対して開閉可能な構成になっている。前枠５２には、板ガラス６１が取り外し自在に設けられており、板ガラス６１の奥には図２に記載する遊技盤１が内枠７０に取り付けられている。

前枠５２の上側左右及び外枠５１の下側左右には、スピーカ６６が設けられており、パチンコ機５０から発生する遊技音が出力され、遊技者の趣向性を向上させる。また、遊技者の趣向性を向上させるために前枠５２に遊技状態に応じて発光する枠側装飾ランプ６５も複数設けられている。前枠５２の下方には、上皿５５と下皿６３が一体に形成されている。下皿６３の右側には発射ハンドル６４が取り付けられており、該発射ハンドル６４を時計回りに回動操作することによって発射装置（図示省略）が可動して、上皿５５から供給された遊技球が遊技盤１に向けて発射される。

下皿６３の左側には、遊技者が操作可能な演出ボタン６７が備えられており、遊技者が所定期間中に、該演出ボタン６７を操作することで後述する演出図柄表示装置６に表示される内容が変化したり、スピーカ６６より出力される遊技音が変化したりする。また、このパチンコ機５０はいわゆるＣＲ機であって、プリペイドカードの読み書き等を行うためのプリペイドカードユニット（ＣＲユニット）５６が付属しており、パチンコ機５０には、貸出ボタン５７、精算ボタン５８及び残高表示器５９を有するＣＲ精算表示装置が備わっている。

図２は、本実施例のパチンコ機５０の遊技盤１の正面図である。なお、このパチンコ機５０の全体的な構成は公知技術に従っているので図示及び説明は省略する。図２に示すように遊技盤１には、公知のガイドレール２ａ、２ｂによって囲まれた略円形の遊技領域３が設けられている。この遊技領域３には多数の遊技釘４が打ち付けられている。

遊技領域３のほぼ中央部には、センターケース５が配されている。センターケース５は、公知のものと同様に、ワープ入口、ワープ通路、ステージ、演出図柄表示装置６（液晶表示装置であり擬似図柄を表示する。）の画面６ａを臨ませる窓５ａ等を備えている。
窓５ａの上側にはドットマトリクスの普通図柄表示装置７及び７セグメントの第１特別図柄表示装置９と第２特別図柄表示装置１０と４個のＬＥＤからなる普通図柄保留記憶表示装置８が設置され、下側には第１特別図柄保留記憶表示装置１８と第２特別図柄保留数示装置１９が設置されている。
センターケース５の向かって左横には普通図柄作動ゲート１７が配置されているセンターケース５の下方には、第１始動口１１と第２始動口１２とがユニット化された複合入賞装置１３が配置されている。

第１始動口１１は、いわゆるチャッカーであり、常時入球可能である。
第２始動口１２は電動チューリップであり、周知の電動チューリップと同様に開閉変化するが、上方に第１始動口１１があるために図示の閉鎖状態では遊技球を入球させることができない。しかし、遊技球が普通図柄作動ゲート１７を通過すると行われる普通図柄抽選で当り、普通図柄表示装置７に当りの普通図柄が確定表示されると、第２始動口１２は開放されて入球容易になる。

複合入賞装置１３の下方にはアタッカー式の大入賞口１４が配置され、その下方にはアウト穴１５が設けられている。また、複合入賞装置１３の左側には第１左入賞口３１と第２左入賞口３２が、右側には第１右入賞口３３と第２右入賞口３４がガイドレール２ｂに沿うように設けられている。なお、この第１左入賞口３１、第２左入賞口３２、第１右入賞口３３、第２右入賞口３４が、常時、入球率が変化しない普通入賞口である。

パチンコ機５０の裏面は図３に示すとおり、前述した遊技盤１を脱着可能に取り付ける内枠７０が前述した外枠５１に収納されている。この内枠７０には、上方から、球タンク７１、タンクレール７２及び払出装置７３が設けられている。この構成により、遊技盤１上の入賞口に遊技球の入賞があれば球タンク７１からタンクレール７２を介して所定個数の遊技球を払出装置７３により前述した上皿５５に排出することができる。また、パチンコ機５０の裏側には、主制御基板８０、払出制御基板８１、演出図柄制御装置８２、サブ統合制御装置８３、発射制御装置８４、電源基板８５が設けられている。なお、演出図柄制御装置８２、サブ統合制御装置８３がサブ制御装置に該当する。

主制御基板８０、演出図柄制御装置８２、サブ統合制御装置８３は遊技盤１に設けられており、払出制御基板８１、発射制御装置８４、電源基板８５が内枠７０に設けられている。なお、図３では、発射制御装置８４が描かれていないが、発射制御装置８４は払出制御基板８１の下に設けられている。また、球タンク７１の右側には、外部接続端子７８が設けられており、この外部接続端子７８より、遊技状態や遊技結果を示す信号が図示しないホールコンピュータに送られる。なお、従来はホールコンピュータへ信号を送信するための外部接続端子７８には、盤用（遊技盤側から出力される信号をホールコンピュータへ出力するための端子）と枠用（枠側（前枠５２、内枠７０、外枠５１）から出力される信号をホールコンピュータへ出力するための端子）の２種類を用いているが、本実施例では、一つの外部接続端子７８を介してホールコンピュータへ遊技状態や遊技結果を示す信号を送信している。

このパチンコ機５０の電気的構成は、図４のブロック図に示すとおり、主制御基板８０を中心にして構成されている。なお、このブロック図には、単に信号を中継するだけのためのいわゆる中継基板及び電源回路等は記載していない。また、詳細の図示は省略するが、主制御基板８０、払出制御基板８１、演出図柄制御装置８２、サブ統合制御装置８３のいずれもＣＰＵ、ＲＯＭ、ＲＡＭ、入力ポート、出力ポート等を備えているが、本実施例では発射制御装置８４にはＣＰＵ、ＲＯＭ、ＲＡＭは設けられていない。しかし、これに限るわけではなく、発射制御装置８４にＣＰＵ、ＲＯＭ、ＲＡＭ等を設けてもよい。

主制御基板８０には、第１始動口１１に入球した遊技球を検出する第１始動口スイッチ１１ａ、第２始動口１２に入球した遊技球を検出する第２始動口スイッチ１２ａ、普通図柄作動ゲート１７に進入した遊技球を検出する普通図柄作動スイッチ１７ａ、大入賞口１４に入球した遊技球を計数するためのカウントスイッチ１４ａ、第１左入賞口３１、第２左入賞口３２に入球した遊技球を検出する左入賞口スイッチ３１ａ、第１右入賞口３３、第２右入賞口３４に入球した遊技球を検出する右入賞口スイッチ３３ａ等の検出信号が入力される。

主制御基板８０は搭載しているプログラムに従って動作して、上述の検出信号などに基づいて遊技の進行に関わる各種のコマンドを生成して払出制御基板８１及びサブ統合制御装置８３に出力する。
また主制御基板８０は、図柄表示装置中継端子板９０を介して接続されている第１特別図柄表示装置９、第２特別図柄表示装置１０及び普通図柄表示装置７の表示、第１特別図柄保留記憶表示装置１８、第２特別図柄保留数表示装置１９及び普通図柄保留記憶表示装置８の点灯を制御する。

更に、主制御基板８０は、大入賞口ソレノイド１４ｂを制御することで大入賞口１４の開閉を制御し、普通電動役物ソレノイド（図４では普電役物ソレノイドと表記）１２ｂを制御することで第２始動口１２の開閉を制御する。
主制御基板８０からの出力信号は試験信号端子にも出力される他、図柄変動や大当り等の管理用の信号が外部接続端子７８に出力されてホールメインコンピュータに送られる。主制御基板８０と払出制御基板８１とは双方向通信が可能である。

払出制御基板８１は、主制御基板８０から送られてくるコマンドに応じて払出モータ２０を稼働させて賞球を払い出させる。本実施例においては、賞球として払い出される遊技球を計数するための払出センサ２１の検出信号は払出制御基板８１に入力され、払出制御基板８１で賞球の計数が行われる構成を用いる。この他にも主制御基板８０と払出制御基板８１に払出センサ２１の検出信号が入力され、主制御基板８０と払出制御基板８１の双方で賞球の計数を行う構成を用いることも考えられる。

なお、払出制御基板８１はガラス枠開放スイッチ３５、内枠開放スイッチ３６、満杯スイッチ２２、球切れスイッチ２３からの信号が入力され、満杯スイッチ２２により下皿６３が満タンであることを示す信号が入力された場合及び球切れスイッチ２３により球タンクに遊技球が少ないあるいは無いことを示す信号が入力されると払出モータ２０を停止させ、賞球の払出動作を停止させる。なお、満杯スイッチ２２、球切れスイッチ２３も、その状態が解消されるまで信号を出力し続ける構成になっており、払出制御基板８１は、その信号が出力されなくなることに起因して払出モータ２０の駆動を再開させる。

また、払出制御基板８１は遊技球等貸出装置接続端子２４を介してプリペイドカードユニットと交信することで払出モータ２０を作動させ、貸し球を排出する。払出された貸し球は払出センサ２１に検出され、検出信号は払出制御基板８１に入力される。なお、遊技球等貸出装置接続端子２４は精算表示基板２５とも双方向通信可能に接続されており、精算表示基板２５には、遊技球の貸出しを要求するための球貸ボタン、精算を要求するための返却ボタン、残高表示器が接続されている。

また、払出制御基板８１は、外部接続端子７８を介して賞球に関する情報、枠（内枠、前枠）の開閉状態を示す情報などをホールコンピュータに送信するほか、発射制御装置８４に対して発射停止信号を送信する。
なお本実施例では遊技球を払い出す構成であるが、入賞等に応じて発生した遊技球を払い出さずに記憶する封入式の構成にしても良い。

発射制御装置８４は発射モータ３０を制御して、遊技球を遊技領域３に遊技球を発射させる。なお、発射制御装置８４には払出制御基板８１以外に発射ハンドルからの回動量信号、タッチスイッチ２８からのタッチ信号、発射停止スイッチ２９から発射停止信号が入力される。
回動量信号は、遊技者が発射ハンドルを操作することで出力され、タッチ信号は遊技者が発射ハンドルを触ることで出力され、発射停止スイッチ信号は、遊技者が発射停止スイッチ２９を押すことで出力される。なお、タッチ信号が発射制御装置８４に入力されていなければ、遊技球は発射できないほか、発射停止スイッチ信号が入力されているときには、遊技者が発射ハンドルを触っていても遊技球は発射できないようになっている。

サブ統合制御装置８３はサブ制御装置に該当し、主制御基板８０から送信されてくるデータ及びコマンドを受信し、それらを演出表示制御用、音制御用及びランプ制御用のデータに振り分けて、演出表示制御用のコマンド等は演出図柄制御装置８２に送信し、音制御用及びランプ制御用は自身に含まれている各制御部位（音声制御装置及びランプ制御装置としての機能部）に分配する。そして、音声制御装置としての機能部は、音声制御用のデータに基づいて音ＬＳＩを作動させることによってスピーカからの音声出力を制御し、ランプ制御装置としての機能部はランプ制御用のデータに基づいてランプドライバを作動させることによって各種ＬＥＤ、ランプ２６を制御する。また、サブ統合制御装置８３には、演出ボタン６７が接続されており、遊技者が演出ボタン６７を操作した際には、その信号がサブ統合制御装置８３に入力される。

サブ統合制御装置８３と演出図柄制御装置８２とは双方向通信が可能である。
演出図柄制御装置８２は、サブ統合制御装置８３から受信したデータ及びコマンド（共に主制御基板８０から送信されてきたものとサブ統合制御装置８３が生成したものとがある）に基づいて演出図柄表示装置６を制御して、擬似図柄等の演出画像を画面６ａに表示させる。

図５に電源基板８５と、主制御基板８０、払出制御基板８１を含む遊技機各部との間の給電および信号系を示す。各パチンコ遊技機の電源基板８５は、パチンコ店側に設けられたＡＣ２４Ｖ電源を、電源スイッチ６７１を介して電源生成回路６７２が受けており、電源生成回路６７２が、図示の主制御基板８１、払出制御基板８１を含む遊技機各部に給電する。電源スイッチ６７１はオンまたはオフの操作をするとその状態を保持するタイプが用いられる。

電源生成回路６７２における全波２４Ｖ出力は電源電圧監視回路６７３に入力し、電源電圧監視回路６７３による全波２４Ｖ出力の有無の検出結果に基づいてリセット信号発生回路６７４がリセット信号を出力もしくは解除する。すなわち、電源電圧監視回路６７３は所定の基準電圧以上の非出力状態が所定の時間、維持すれば全波２４Ｖ出力停止と判断し、リセット信号発生回路６７４は全波２４Ｖ出力停止との判断に応じてリセット信号を出力する。一方、全波２４Ｖ出力が開始されるとリセット信号は解除される。ここで、リセット信号の出力とはロウレベルの信号を出力することであり、解除とはロウレベルからハイレベルに変化することをいう。なお、リセット信号の解除は、全波２４Ｖ出力の検出時点から遅延時間Ｔa の後なされる。

リセット信号発生回路６７４の出力は主制御基板８１、払出制御基板８１それぞれのＣＰＵ６１１、６２１のリセット端子に出力される。

電源電圧監視回路６７３の出力を入力として停電信号発生回路６７５が設けてあり、停電等の電源遮断時に停電信号を各制御基板ＣＰＵ６１１、６２１のＮＭＩ端子に出力するようになっている。停電信号は電源遮断に伴ってハイレベルからロウレベルに変化する信号であり、リセット信号が出力するに先立って出力するように出力タイミングが設定されている。

また、電源基板８５は、コンデンサを含み構成されたバックアップ電源生成回路６７８によりＤＣ５Ｖのバックアップ電源（ＶBB）を生成する構成となっており、バックアップ電源（ＶBB）出力は各制御基板ＣＰＵ６１１、６２１のバックアップ端子（ＶBB) に出力され、停電時には後述するように各制御基板ＣＰＵ６１１、６２１のＲＡＭの記憶内容を保持する。

電源基板８５はまた、ＲＡＭクリアスイッチ６７６を備えている。ＲＡＭクリアスイッチ６７６はＣＰＵ６１１、６２１の各ＲＡＭ６１５，６２５に記憶されている内容をクリアするために設けられる。

ＲＡＭクリアスイッチ６７６には押下時のみオンする押し釦タイプのものが用いられ、ＲＡＭクリアスイッチ６７６がオンであれば、ＲＡＭクリア信号発生回路６７７が、ハイレベルの信号であるＲＡＭクリア信号を主制御基板８０、払出制御基板８１それぞれの入力ポート６１３、６２３に所定時間（後述）の間、出力する。ここで電源スイッチ６７１のオンからリセット信号解除までの遅延時間Ｔa は例えば１００ｍｓに設定され、ＲＡＭクリア信号を発生せしめるにはＲＡＭクリアスイッチ６７６を押下しながら電源スイッチ６７１をオンすることになる。なお、各制御基板ＣＰＵ６１１、６２１は入力ポート６１３、６２３におけるＲＡＭクリア信号の有無をデータバスを介して監視する。

図６にＲＡＭクリアスイッチ６７６を押下しながら電源スイッチ６７１をオンし電源基板８５から給電を開始した時の電源基板８５および主制御基板８０各部の作動状態を示す。

電源スイッチ６７１のオン（電源投入時）から時間Ｔa 経過後にリセット信号が解除され、このリセット信号解除が有効になると、主制御基板ＣＰＵ６１１がセキュリティチェックを開始する。図示はされていないが、払出制御基板のＣＰＵ６２１もリセット信号解除が有効になった時点からセキュリティチェックを行なう。セキュリティチェック時間Ｔ1 はＣＰＵの種類、システムクロック周波数等にもよるが、本具体例において主制御基板ＣＰＵ６１１では１８５ｍｓとした。なお、セキュリティチェックとは、周知のごとくワンチップマイコンである各ＣＰＵ６１１、６２１等が遊技の進行内容を書き込んだＲＯＭの内容が正規の内容であるか否かをチェックすることである。

パチンコ機５０においては、主制御基板ＣＰＵ６１１のセキュリティチェック時間Ｔ1 は、払出制御基板ＣＰＵ６２１のセキュリティチェックに要する時間より長く掛かる。このため、主制御基板ＣＰＵ６１１のセキュリティチェック完了時には払出制御基板ＣＰＵ６２１はセキュリティチェックが完了し、主制御基板ＣＰＵ６１１がＲＯＭに書き込まれたプログラムにしたがって遊技の制御を開始する時には、払出制御基板ＣＰＵ６２１は既に遊技の制御を実行している。この結果、電源投入後、主制御基板ＣＰＵ６１１が直ちに払出制御基板ＣＰＵ６２１にデータを送信しても、払出制御基板ＣＰＵ６２１はセキュリティチェックを終え自身の制御を実行しているので確実にデータを受信することができる。

一方、ＲＡＭクリアスイッチ６７６を押しながら電源スイッチ６７１をオンしているので、リセット信号が解除された時点から所定時間の間ＲＡＭクリア信号が出力されることになる。この「所定時間」は、操作者がＲＡＭクリアスイッチ６７６が押されるのが停止（一般には、操作者がＲＡＭクリアスイッチ６７６から手を離すことにより実現）されるまでの時間である。一般に、操作者が電源スイッチ６７１をオンしてからＲＡＭクリアスイッチ６７６から手を離すまでの時間は、主制御基板ＣＰＵ６１１のセキュリティチェックに要する時間よりも十分長いと考えられる。なお、ＲＡＭクリアを行なうには、操作者は、ＲＡＭクリアスイッチ６７６をもう一度押す必要がある。これに伴ってＲＡＭクリア信号も再度発生し、この結果、ＲＡＭクリア信号は図６の最下段に示すように２個のパルス波形を描くことになる。

また、電源スイッチ６７１、ＲＡＭクリアスイッチ６７６は、図７に示すように、いずれも電源基板８５の一方の面に固定されており、電源基板８５は、これらスイッチ６７１、６７６固定面側から樹脂を成形した箱状のカバーにより覆われている。電源スイッチ６７１およびＲＡＭクリアスイッチ６７６はカバーから露出されて互いに近接配置されている。このため、カバーを外すことなく、片手で両スイッチ６７１，６７６を同時に操作可能となっている。

電源投入時に主制御基板８０のＣＰＵ６１１により実行される処理について図８を用いて説明する。電源スイッチ６７１が操作されてパチンコ機５０が通電状態になり、リセット信号が解除され、ＣＰＵ６１１自身のセキュリティチェックが終了すると、本処理が起動され、電源投入の初期処理を実行する（Ｓ５）。そしてＲＡＭクリア信号がオンか否かを判定する（Ｓ１０）。ＲＡＭクリア信号は、上述したように、リセット信号の解除時にＲＡＭクリアスイッチ６７６がオン状態であればＨ（オン）になるものなので、これは実質的に、電源投入時にＲＡＭクリアスイッチ６７６がオン状態だったか否かを判定していることになる。

ＲＡＭクリア信号がオンではなかったとき（Ｓ１０：ｎｏ）は、パチンコ機５０を電源断時の状態に復旧する。そのためにまず、電源断時の発生情報が正常か否かを判定し（Ｓ１５）、正常であれば（Ｓ１５：ｙｅｓ）、ＲＡＭの判定値を算出し（Ｓ２０）、その判定値が正常か否かを判定する（Ｓ２５）。ここでＲＡＭの判定値とは、電源断時にＲＡＭに保存された値で、Ｓ２５では、Ｓ２０で算出された値と、ＲＡＭに保存された値が一致するか否かを判定する。判定値が正常、すなわち判定値が保存された値と一致していれば（Ｓ２５：ｙｅｓ）、電源復帰時の処理（例えば、電源断時の発生情報をクリアしたり、サブ統合制御装置８３を電源断時の遊技状態に復帰させるためのコマンドを送信したりする）を行なう（Ｓ３０）。そして割り込み設定を行い（Ｓ３５）、メインルーチンに移行する。

ＲＡＭクリア信号がオンだったとき（Ｓ１０：ｙｅｓ）は、パチンコ機５０を初期状態に戻す。そのためにまず、図９のＳ４０の無限ループにてＲＡＭクリア信号がオフになるのを待つ。オフになったらＲＡＭクリア予約フラグを１にセットし（Ｓ４５）、ＲＡＭクリア予約報知処理を行なう（Ｓ５０）。ＲＡＭクリア予約報知処理は、主制御基板８０のＬＥＤランプ６１８（図５参照）を点灯させる処理で、このＬＥＤランプ６１８は操作者から視認できる位置に設けられている。ＲＡＭクリア予約報知処理が終了すると、Ｓ５５でハード乱数の値を取得し、乱数値レジスタ１に格納する。ここでハード乱数とは、主制御基板８０のＣＰＵ６１１が備える乱数回路６１６（図５参照）により発生される乱数値である。乱数回路６１６は、ＣＰＵ６１１の通電と略同時に起動（図６も参照）し、０〜６５５３５の値を、１周期内では重複なく一定の規則（例えば０→１→２→・・・→６５５３５→０→・・・）で更新し生成する。なお、この乱数値が１巡する周期は約５０ｍｓとなっている。

乱数回路６１６の概要を図１２に示す。乱数回路６１６は、その内部に乱数生成回路１００を備えており、パチンコ機５０（より詳しくはＣＰＵ６１１）の通電と略同時に起動して、主制御基板８０に設けられたクロック回路からのシステムクロック信号（ＳＣＬＫ）を適宜分周してなるタイミングで乱数値を更新していく。乱数回路６１６は、乱数値レジスタ１０１〜１０３を備えており、乱数生成回路１００で生成されたハード乱数は、これら乱数値レジスタ１０１〜１０３のいずれかに格納される。格納するレジスタの指定は、予め乱数値取り込みレジスタ１０４に対応する値をセットすることにより行なわれる。具体的には、乱数値を乱数値レジスタ１に格納したい場合は、乱数値取り込みレジスタ１０４に１をセットし、乱数値レジスタ２に格納したい場合は乱数値取り込みレジスタ１０４に２をセットし、乱数値レジスタ３に格納したい場合は乱数値取り込みレジスタ１０４に３をセットしておく。Ｓ５５の処理は、乱数値取り込みレジスタ１０４に１をセットしてから、乱数生成回路１００が乱数値を発生させ、その乱数値が乱数値レジスタ１に格納されるのを待つことになる。なお、乱数値ラッチフラグレジスタ１０５とは、各乱数値レジスタ１０１〜１０３に乱数値が取り込まれているか否かを示すもので、乱数値レジスタ１０１〜１０３に乱数値が取り込まれると、対応するフラグが１にセットされる。よって乱数値ラッチフラグレジスタ１０５を参照することにより、どの乱数値レジスタが使用中（乱数値を格納している）かを知ることができる。なお、このフラグは、格納されている乱数値が読み込まれると０にリセットされる。

図９に戻る。Ｓ５５でハード乱数の値を乱数値レジスタ１に格納すると、再びＲＡＭクリア信号がオンか否かを判定する（Ｓ６０）。これはＲＡＭクリアスイッチ６７６が再び押されるのを待つことを意味する。ＲＡＭクリア信号がオンではなかったとき（Ｓ６０：ｎｏ）は、Ｓ６５に移行し、ＲＡＭクリア信号がオンになるのを１０ｓ待つ。１０ｓ経過してもＲＡＭクリア信号がオンにならない場合（Ｓ６５：ｙｅｓ）は、ＲＡＭクリア予約フラグを０にリセットし（Ｓ７０）、ＲＡＭクリア予約報知停止処理を行なう（Ｓ７５）。ＲＡＭクリア予約報知停止処理は、Ｓ５０で点灯させた主制御基板８０のＬＥＤランプ６１８を消灯させる処理で、この処理が終了すると、取得したハード乱数をクリアしてＳ１５（図８）に戻り、遊技状態の復旧を行なう。

ＲＡＭクリア信号がオンだったとき（Ｓ６０：ｙｅｓ）は、ＲＡＭクリア予約フラグを０にリセットし（Ｓ８５）、ＲＡＭクリア予約報知停止処理を行なう（Ｓ９０）。ＲＡＭクリア予約報知停止処理は、Ｓ７５と同じ処理で、Ｓ５０で点灯させたＬＥＤランプを消灯させる。ＲＡＭクリア予約報知停止処理が終了すると、Ｓ９５でハード乱数の値を取得し、乱数値レジスタ２に格納する。ＲＡＭの記憶内容を全てを０クリアし（Ｓ１００）、初期値乱数設定処理を実行する（Ｓ１０５）。こうして初期値乱数設定処理が終了するとＲＡＭの初期設定を行い（Ｓ１１０）、割り込み設定を行い（Ｓ１１５）、メインルーチンに移行する（図８参照）。

初期値乱数設定処理を図１１に示す。本処理が起動すると、まず乱数値レジスタ１，２に格納されている乱数値を読み込む（Ｓ３００）。そして続くＳ３０５にてこれら乱数値に基づき、初期値αを算出する。具体的には、乱数値レジスタ２に格納されていた乱数値から乱数値レジスタ１に格納されていた乱数値を引いた値を算出（この算出値を乱数差と呼ぶことにする）し、この乱数差を大当り決定用乱数の最大値＋１で割った余りをαとする。パチンコ機５０では大当り決定用乱数の最大値は３４９となっており（後述）、Ｓ３０５では３４９＋１、すなわち３５０で乱数差を割ることになる。例えばＳ５５で取得したハード乱数が３５０００、Ｓ９５で取得したハード乱数が６２０００だった場合、乱数差は２７０００。これを３５０で割ると商が７７、余りが５０となるので、α＝５０である。乱数差がマイナスになった場合は、乱数差がプラスになるまで大当り決定用乱数の最大値＋１を乱数差に繰り返し加算する。
乱数差は、操作者がＲＡＭクリアスイッチ６７６から手を離してから再びＲＡＭクリアスイッチ６７６を押すまでの時間（以下、操作時間という）に対応している。αの値は、温度変化などによるＣＰＵ６１１の動作クロックの周期変化により変化するとも考えられるが、操作時間のばらつきの方が圧倒的に大きいので、操作時間が支配的となる。以上により初期値乱数設定処理でソフト乱数の初期値として設定される値αも毎回異なると期待できる。Ｓ３１０では、このαをソフト乱数の初期値として設定し、終了（図９の処理にリターン）する。

メインルーチンを図１０に従って説明する。なお、図８ではメインルーチンを、電源投入時の処理に引き続き実行される処理であるかのように示したが、実際にはメインルーチンは、Ｓ３５までの処理を実行した後、約２ｍｓ毎のハード割り込みにより定期的に実行される。本実施形態では、Ｓ２００〜Ｓ２５５までの１回だけ実行される処理を「本処理」と称し、この本処理を実行して余った時間内に時間の許す限り繰り返し実行されるＳ２６０の処理を「残余処理」と称する。「本処理」は上記割り込みにより定期的に実行されることになる。

マイコンによるハード割り込みが実行されると、まず正常割り込みであるか否かが判断される（Ｓ２００）。この判断処理は、メモリとしてのＲＡＭの所定領域の値が所定値であるか否かを判断することにより行われ、マイコンにより実行される処理が本処理に移行したとき、通常の処理を実行して良いのか否かを判断するためのものである。正常割り込みでない場合としては、電源投入時又はノイズ等によるマイコンの暴走等が考えられるが、マイコンの暴走は近年の技術の向上によりほとんど無いものと考えて良いので、たいていが電源投入時である。電源投入時にはＲＡＭの所定領域の値が所定値と異なる値となっている。

正常割り込みでないと判断されると（Ｓ２００：ｎｏ）、初期設定(例えば前記メモリの所定領域への所定値を書き込み、特別図柄及び普通図柄を初期図柄とする等のメモリの作業領域への各初期値の書き込み等）が為され（Ｓ２０５）、残余処理（Ｓ２６０）に移行する。

正常割り込みとの肯定判断がなされると（Ｓ２００：ｙｅｓ）、初期値乱数更新処理が実行される（Ｓ２１０）。この処理は、初期値乱数の値についてこの処理を実行する毎に＋１するインクリメント処理であり、この処理実行前の初期値乱数の値に＋１するが、この処理を実行する前の乱数値が最大値である「３４９」のときには次回の処理で初めの値である「０」に戻り、「０」〜「３４９」までの３５０個の整数を繰り返し昇順に作成する。

Ｓ２１０に続く大当り決定用乱数更新処理（Ｓ２１５）は、初期値乱数更新処理と同様に処理を実行する毎に＋１するインクリメント処理であり、最大値である「３４９」のときは次回の処理で初めの値である「０」に戻り、「０」〜「３４９」までの３５０個の整数を繰り返し昇順に作成する。なお、大当たり決定用乱数の最初の値は、初期値乱数設定処理で設定された値となる。前述の例では、α＝２５０であったから、大当り決定用乱数は「２５０」「２５１」「２５２」・・・「３４９」「０」「１」・・・と更新されていく。

なお、大当り決定用乱数が１巡（３５０回、更新されること）すると、そのときの前記初期値乱数の値を大当り決定用乱数の初期値にし、大当り決定用乱数は、その初期値から＋１するインクリメント処理を行う。そして、再び大当り決定用乱数が１巡すると、その時の初期値乱数の値を大当り決定用乱数の初期値にする動作を行なう。つまり、この一連の動作を繰り返し続けることになる。前述の例では大当り決定用乱数が「２４９」になると１巡であるから、「２４９」の次は前記初期値乱数の値となる。仮に初期値乱数の値が「８７」だったとすると、「２４９」「８７」「８８」・・・「３４９」「０」「１」・・・「８６」と変化していき、「８６」の次は新たな前記初期値乱数の値となる。
大当り図柄決定用乱数更新処理（Ｓ２２０）は「０」〜「９」の１０個の整数を繰り返し作成するカウンタとして構成され、本処理毎に＋１され最大値を超えると初めの値である「０」に戻る。

Ｓ２２０に続く当り決定用乱数更新処理（Ｓ２２５）は、「０」〜「５」の６個の整数を繰り返し作成するカウンタとして構成され、本処理毎で＋１され最大値を超えると初めの値である「０」に戻る。なお、当選することとなる値の数は通常確率状態時、高確率状態時ともに３であり、値は「０」、「３」、「５」である。なお、この当り決定用乱数更新処理は普通図柄の抽選に使用し、その他の初期値乱数、大当り決定用乱数、大当り図柄決定用乱数、リーチ判定用乱数、変動パターン決定用乱数は特別図柄の抽選に使用する。

リーチ判定用乱数更新処理（Ｓ２３０）は、「０」〜「２２８」の２２９個の整数を繰り返し作成するカウンタとして構成され、本処理毎で＋１され最大値を超えると初めの値である「０」に戻る。なお、通常確率状態時で変動時間短縮機能未作動時に当選する値の数は２１で、値は「０」〜「２０」であり、通常確率状態時で変動時間短縮機能作動時に当選する値の数は５で、値は「０」〜「４」であり、高確率状態時に当選する値の数は６で、値は「０」〜「５」である。

変動パターン決定用乱数更新処理（Ｓ２３５）は、「０」〜「１０２０」の１０２１個の整数を繰り返し作成するカウンタとして構成され、本処理毎で＋１され最大値を超えると初めの値である「０」に戻る。なお、大当り決定用乱数、大当り図柄決定用乱数、当り決定用乱数、リーチ判定用乱数、変動パターン決定用乱数を、前述のハード乱数に対してソフト乱数と呼ぶ（図６も参照）。

続く入賞確認処理（Ｓ２４０）では、第１始動口１１、第２始動口１２の入賞の確認及びパチンコ機５０に設けられ主制御基板８０に接続された各スイッチ類の入力処理が実行される。
本実施例では、遊技球が第１始動口１１、第２始動口１２に入賞すると大当り決定用乱数、大当り図柄決定用乱数、変動パターン決定用乱数、リーチ判定用乱数など複数の乱数を取得されるのだが、保留記憶できる数を第１始動口１１と第２始動口１２それぞれ４個までとしており、第１保留記憶が満タンである４個のときに遊技球が第１始動口１１に入賞又は第２保留記憶が満タンである４個のときに遊技球が第２始動口１２に入賞しても賞球が払出されるだけで、前記複数の乱数は保留記憶されない構成になっている。

続いて、大当りか否かを判定する条件成立判定手段としての当否判定処理（Ｓ２４５）を行う。この当否判定処理（Ｓ２４５）が終了すると、続いて画像出力処理等の各出力処理（Ｓ２５０）が実行される。

各出力処理（Ｓ２５０）では、遊技の進行に応じて主制御基板８０は演出図柄制御装置８２、払出制御基板８１、発射制御装置８４、サブ統合制御装置８３、大入賞口ソレノイド１４ｂ等に対して各々出力処理を実行する。即ち、入賞確認処理（Ｓ２４０）により遊技盤１上の各入賞口に遊技球の入賞があることが検知されたときには賞球としての遊技球を払い出すべく払出制御基板８１に賞球データを出力する処理を、遊技状態に対応したサウンドデータをサブ統合制御装置８３に出力する処理を、パチンコ機５０に異常があるときにはエラー中であることを報知すべく演出図柄制御装置８２にエラー信号を出力する処理を各々実行する。

続く不正監視処理（Ｓ２５５）は、普通入賞口（第１左入賞口３１、第２左入賞口３２、第１右入賞口３３、第２右入賞口３４）に対する不正が行われていないか監視する処理であり、所定時間内における入賞口への遊技球の入球が予め決定された規定数よりも多いか否かを判断して、多かった場合には不正と判断され、その旨を報知する処理である。つまり、不正判断手段は、主制御基板８０に設けている。

本処理に続く前述の残余処理は、初期値乱数更新処理（Ｓ２６０）から構成されるが、前述したＳ２１０と全く同じ処理である。この処理は無限ループを形成し、次の割り込みが実行されるまで時間の許される限り繰り返し実行される。前述したＳ２００〜Ｓ２５５までの本処理を実行するのに必要とされる時間は、大当り処理を実行するか否か、特別図柄の表示態様の相違等により割り込み毎に異なる。この結果、残余処理を実行する回数も割り込み毎に異なり、図９に示された割り込み処理が１回実行されることにより初期値乱数に更新される値も一律ではなくなる。これにより、初期値乱数が大当り決定用乱数と同期する可能性は極めて小さくなる。大当たり決定用乱数が１巡したときの、初期値乱数の値（０〜３４９の３５０通り）が、同程度に発生するとすれば、同期する確率はわずか１／３５０である。また、前述した当り決定用乱数更新処理（Ｓ２２５）も残余処理内において実行するよう構成しても良い。

以上のように構成されたパチンコ機５０によれば、ＲＡＭクリアスイッチ６７６を押しながら電源スイッチ６７１をオンにすると、ＲＡＭクリアスイッチ６７６を押すのをやめた際のハード乱数の値と、再びＲＡＭクリアスイッチ６７６を押した際のハード乱数の値との差に基づいて、大当たり決定用乱数の初期値が決定される。操作者がＲＡＭクリアスイッチ６７６を押すのをやめてから再び押すまでの時間は毎回異なるため、ハード乱数の差が、以前と同じ値になることは殆ど無い。この差を、大当たり決定用乱数の最大値＋１で割った余りもＲＡＭクリア操作を行なうごとに異なると期待できる。従って、ＲＡＭクリア操作を行なうことにより大当たりを狙うという不正行為が極めて困難になる。

ハード乱数は、５０ｍｓで０〜６５５３５の値を一巡するという極めて高速な更新を行なうため、操作者が、ＲＡＭクリアスイッチ６７６から手を離してすぐに再び押す癖を持っていたとしても、２個の乱数値の差が以前と同じ値になることは殆ど無い。なお、操作者が電源スイッチ６７１のオン操作よりも先にＲＡＭクリアスイッチ６７６から手を離してしまった場合は、Ｓ１０でｎｏと判定されてパチンコ機５０の復旧動作が始まるので、ＲＡＭクリアを利用した不正行為が行なわれる心配は無い。ＲＡＭクリアが必須ならば、そのパチンコ機５０の通電を再び遮断し（例えば電源スイッチ６７１をオフにし）、ＲＡＭクリア操作を行なえばよい。

なお、操作者がＲＡＭクリアスイッチ６７６に対する２度目の操作を失念した場合は、ＲＡＭクリアスイッチ６７６から手を離してから１０ｓ後にＲＡＭクリアのための処理を無効にして、電源断時の遊技状態を復旧させる。これにより、遊技機がＲＡＭクリアも復旧もできない状態に陥ることはない。
また、この仕様を利用し、ＲＡＭクリアを途中でキャンセルすることもできる。すなわち、ＲＡＭクリアすべきではない状態にも拘らず、不注意によりＲＡＭクリアスイッチ６７６を押しながら通電させてしまった場合には、ＲＡＭクリアスイッチ６７６を押すのをやめ、そのまま１０ｓが経過するのを待てばよい。そうすれば、ＲＡＭクリアが行なわれることなく、電断時の遊技状態が復活する。

また、Ｓ４０で肯定判定された場合、すなわち通電時に押されていたＲＡＭクリアスイッチ６７６から手が離れたと判定された場合には、Ｓ５０のＲＡＭクリア予約報知処理によりＬＥＤランプ６１８が点灯されるので、操作者はＬＥＤランプが点灯したことを確認してから２回目のＲＡＭクリアスイッチ６７６を押すことにより、ＲＡＭクリアを確実に行なうことができる。また、ＲＡＭクリア操作に失敗した場合は、ＬＥＤランプ６１８が点灯されないので、失敗したことが分かる。

なお、ＲＡＭクリアが実行される際には、Ｓ９０のＲＡＭクリア予約報知停止処理によりＬＥＤランプ６１８が消灯されるので、操作者は先のＬＥＤランプ６１８の点灯およびこの消灯からＲＡＭクリアを確認することができる。また、ＲＡＭクリアスイッチ６７６を２度目に押すのをやめた場合には、Ｓ７５のＲＡＭクリア予約報知停止処理によりＬＥＤランプ６１８が消灯されるので、ＲＡＭクリアのキャンセルに成功したことを操作者が確認することができる。

ここで本実施例の構成と、本発明の構成要件との対応関係を示す。Ｓ２１０〜Ｓ２１５の処理が本発明の「第１乱数発生手段」に相当し、Ｓ２４５の処理が本発明の「制御手段」に相当し、ＲＡＭクリアスイッチ６７６が本発明の「クリアスイッチ」に相当し、Ｓ１０の処理が本発明の「第１操作判定手段」に相当し、Ｓ４０の処理が本発明の「第１非操作判定手段」に相当し、Ｓ６０の処理が本発明の「第２操作判定手段」に相当し、乱数生成回路６１６が本発明の「第２乱数発生手段」に相当し、Ｓ１０５の処理が本発明の「第１初期値設定手段」に相当し、Ｓ６５において肯定判定をし、Ｓ７０からＳ３０に至る処理が本発明の「復旧手段」に相当し、Ｓ５０の処理が本発明の「報知手段」に相当する。また乱数値レジスタ１に格納された値が「第１変数値」に相当し、乱数値レジスタ２に格納された値が「第２変数値」に相当する。

［実施例２］
本発明の第２実施例について説明する。なお、本実施例は第１実施例と共通点が多いため、異なる点のみを重点的に説明する。第２実施例の遊技機の電源が投入された際に実行される処理の一部を図１３に示す。本図は、第１実施例の図９に相当するものである。第１実施例との最大の違いは、乱数値レジスタ１にハード乱数を格納するのが、２度目にＲＡＭクリアスイッチ６７６が押されたとき（Ｓ４４５）と、そのＲＡＭクリアスイッチ６７６から手が離されたとき（Ｓ４５５）である点である。なお、本図には明記されていないが、大当たり決定用乱数の初期値として設定する値は、各レジスタに格納されたハード乱数値に基づいて、第１実施例と同様に算出されるものとする。
ＲＡＭクリアスイッチ６７６を再び押した際のハード乱数の値と、そのＲＡＭクリアスイッチ６７６を押すのをやめた際のハード乱数の値との差も、毎回異なると考えられるため、ＲＡＭクリア操作を行なうことにより大当たりを狙うという不正行為が極めて困難になる。
第２実施例において、Ｓ４６５の処理が本発明の「第２初期値設定手段」に相当し、乱数値レジスタ１に格納された値が「第３変数値」に相当し、乱数値レジスタ２に格納された値が「第４変数値」に相当する。

［実施例３］
本発明の第３実施例について説明する。なお、本実施例も第１実施例と共通点が多いため、異なる点のみを重点的に説明する。第３実施例の遊技機の電源が投入された際に実行される処理の一部を図１４および図１５に示す。両図は、第１実施例の図９に相当するものである。第１実施例との主な違いは、乱数値レジスタ３にもハード乱数を格納する点で、格納する時点は、２度目に押されたＲＡＭクリアスイッチ６７６から手が離されたとき（Ｓ５６５）である。そして乱数レジスタ１〜３に格納された３個のハード乱数の値を用いて、初期値乱数の設定を行なう（図１５のＳ５７５）。具体的には、３個のハード乱数の値を合計し、これを大当り決定用乱数の最大値＋１すなわち３５０で割った余りをαとする。なお、３個のハード乱数の合計がオーバーフローする場合は、２バイトに収まる部分のみを有効としてαの算出を行なう。もちろん、これ以外の方法でαを算出してもよい。例えば、３個のハード乱数の合計ではなく３個のハード乱数の積を用いてαを算出してもよいし、また、乱数レジスタ２に格納されたハード乱数の値を用いることなくαを算出してもよい。
なお、Ｓ５１０で点灯させたＬＥＤランプ６１８の消灯を行なう処理が、乱数値レジスタ２にハード乱数を格納する処理（Ｓ５５５）の直前にあるが、他の位置（例えば、乱数値レジスタ３にハード乱数を格納する処理（Ｓ５６５）の直前）でもよい。

［他の実施例］
乱数レジスタ１，２に格納された乱数値からαの算出を、Ｓ３０５で行なった演算以外の方法にて行なってもよい。例えば、乱数レジスタ１，２内の値と、これに対応する第１乱数の初期値として設定すべき数値とを対応づけたテーブルを予め用意しておき、このテーブルを参照することにより第１乱数の初期値を設定してもよい。ただしこうすると、第１乱数の初期値として設定し得る数（前記実施例では３５０通り）だけテーブルのデータも用意する必要があり、このテーブルを格納するためのＲＯＭ等の容量を圧迫する可能性がある。この点、前記実施例では、ハード乱数の値を大当たり決定用乱数の最大値＋１で割った際の余りを算出しているので、記憶容量が少なくて済む。なお、この算出を行なう際には、αを大当たり決定用乱数の最大値＋１で実際に除算してもよいが、ハード乱数の値から大当たり決定用乱数の最大値＋１を繰り返し減算し、算出値がマイナスになったら大当たり決定用乱数の最大値＋１を加えることにより算出してもよい。
ＲＡＭクリアにより０クリアされるのは、ＣＰＵ６１１のＲＡＭ６１５及びＣＰＵ６２１のＲＡＭ６２５であったが、それ以外の箇所にある不揮発性のＲＡＭ（例えば主制御基板８０にあるが、ＣＰＵ６１１の外部に設けられた不揮発性のＲＡＭや、払出制御基板８１など他の図示しない基板に設けられた不揮発性のＲＡＭ）やＲＡＭ以外の記憶媒体の記憶内容をクリアしてもよい。また、払出制御基板８１のＲＡＭ（ＲＡＭ６２５に限らない）の記憶内容をクリアするには、ＲＡＭクリア信号を契機としてクリアしてもよいし、主制御基板８０のＣＰＵ６１１からクリアする旨のコマンドを払出制御基板８１に送信し、このコマンドの受信を契機としてクリアしてもよい。

リセット信号は、リセット信号発生回路６７４から直接、主制御基板８０および払出制御基板８１に入力していたが、所定の遅延回路を介して双方もしくは一方に入力するように構成してもよい。例えば、パチンコ機５０では、セキュリティチェックに要する時間が、主制御基板ＣＰＵ６１１の方が払出制御基板ＣＰＵ６２１よりも長かったので、遅延回路は不要であったが、払出制御基板ＣＰＵ６２１の方がセキュリティチェックに長時間を要する場合には、リセット信号は適切な遅延回路を介して主制御基板ＣＰＵ６１１に入力されるようにすれば、起動した主制御基板ＣＰＵ６１１が直ちに払出制御基板ＣＰＵ６２１にデータを送信しても、払出制御基板ＣＰＵ６２１はセキュリティチェックを終えた状態にすることができる。
また、上記実施例ではいずれも信号をハイアクティブとして構成したが、一部（または全て）の信号をローアクティブとして構成し直しても構わない。例えば、ＲＡＭクリア信号をローアクティブとし、ＲＡＭクリアを行なう時点を、ＲＡＭクリア信号の立ち上がりを待って行なうように構成してもよい。

また、上記実施例では、ＲＡＭクリア信号を、電源スイッチ６７１をオンにした際にＲＡＭクリアスイッチ６７６がオンになっていたか否かの判定と、ＲＡＭクリアスイッチ６７６がオフになったか否かの判定との、双方に用いていたが、それぞれ別の信号を用いて判定するようにしても良い。例えば、ＲＡＭクリア信号は、上記と同様、リセット信号の解除時にＲＡＭクリアスイッチ６７６がオンであれば、ＲＡＭクリア信号発生回路６７７が発生させるものとし、これとは別に、このＲＡＭクリア信号がハイの状態において、ＲＡＭクリアスイッチ６７６がオフになると、所定の信号を発生し、ＣＰＵ６１１がこの信号を検出するとＲＡＭの全てを０クリアしてハード乱数を取得するように構成してもよい。
また、前記実施例では、電源スイッチ６７１およびＲＡＭクリアスイッチ６７６を、電源基板８５に設けていたが、別の箇所（例えば主制御基板８０や払出制御基板８１など）に双方または一方を設けてもよい。前記いずれの実施例においても、点灯させたＬＥＤランプ６１８を、ＲＡＭクリアを実際に行なう（実施例１ではＳ１００）前に消灯させていたが、ＲＡＭクリアを行なってから消灯させてもよい。

８０主制御基板
８１払出制御基板
８５電源基板
６１８ＬＥＤ
６７１電源スイッチ
６７４リセット信号発生回路
６７６ＲＡＭクリアスイッチ

Claims

不揮発的にデータを保持可能なＲＡＭと、遊技における当否判定に用いられる第１乱数を発生させる第１乱数発生手段と、少なくとも、前記第１乱数に基づく当否判定制御を行なう制御手段と、前記ＲＡＭの保持内容をクリアする時に操作されるクリアスイッチとを備えた遊技機において、
当該遊技機に通電時に前記クリアスイッチが操作されているか否かを判定する第１操作判定手段と、
該第１操作判定手段により前記クリアスイッチが操作されていた判定された場合に、該クリアスイッチが操作されていない状態に遷移したか否かを判定する第１非操作判定手段と、
前記クリアスイッチが操作されていない状態に遷移したと前記第１非操作判定手段により判定された場合に、該クリアスイッチが操作されている状態に遷移したか否かを判定する第２操作判定手段と、
当該遊技機に通電されると起動して、前記第１乱数とは独立した第２乱数を、時間経過と共に更新させつつ発生させる第２乱数発生手段と、
前記クリアスイッチが操作されていない状態に遷移したと前記第１非操作判定手段により判定されると、前記第２乱数発生手段が発生した乱数である第１変数値を取得し、前記クリアスイッチが操作されている状態に遷移したと前記第２操作判定手段により判定されると、更に前記第２乱数発生手段が発生した乱数である第２変数値を取得すると共に、該第２変数値および前記第１変数値に基づいて算出した数値を、前記第１乱数の初期値として設定する第１初期値設定手段と、
前記第１操作判定手段により、前記クリアスイッチが操作されていないと判定されると、前記ＲＡＭに保持されたデータに基づいて当該遊技機の遊技状態を復旧する復旧手段と、
を備えたことを特徴とする遊技機。
不揮発的にデータを保持可能なＲＡＭと、遊技における当否判定に用いられる第１乱数を発生させる第１乱数発生手段と、少なくとも、前記第１乱数に基づく当否判定制御を行なう制御手段と、前記ＲＡＭの保持内容をクリアする時に操作されるクリアスイッチとを備えた遊技機において、
当該遊技機に通電時に前記クリアスイッチが操作されているか否かを判定する第１操作判定手段と、
該第１操作判定手段により前記クリアスイッチが操作されていた判定された場合に、該クリアスイッチが操作されていない状態に遷移したか否かを判定する第１非操作判定手段と、
該第１非操作判定手段により前記クリアスイッチが操作されていない状態に遷移したと判定された場合に、該クリアスイッチが操作された状態に遷移したか否かを判定する第２操作判定手段と、
該第２操作判定手段により前記クリアスイッチが操作された状態に遷移したと判定された場合に、該クリアスイッチが操作されていない状態に遷移したか否かを判定する第２非操作判定手段と、
当該遊技機に通電されると起動して、前記第１乱数とは独立した第２乱数を、時間経過と共に更新させつつ発生させる第２乱数発生手段と、
前記第２操作判定手段により、前記クリアスイッチが操作された状態に遷移したと判定されると、前記第２乱数発生手段が発生した乱数である第３変数値を取得し、前記第２非操作判定手段により、前記クリアスイッチが操作されていない状態に遷移したと判定されると、更に前記第２乱数発生手段が発生した乱数である第４変数値を取得すると共に、該第４変数値および前記第３変数値に基づいて算出した数値を、前記第１乱数の初期値として設定する第２初期値設定手段と、
前記第１操作判定手段により、前記クリアスイッチが操作されていなかったと判定されると、前記ＲＡＭに保持されたデータに基づいて当該遊技機の遊技状態を復旧する復旧手段と、
を備えたことを特徴とする遊技機。
不揮発的にデータを保持可能なＲＡＭと、遊技における当否判定に用いられる第１乱数を発生させる第１乱数発生手段と、少なくとも、前記第１乱数に基づく当否判定制御を行なう制御手段と、前記ＲＡＭの保持内容をクリアする時に操作されるクリアスイッチとを備えた遊技機において、
当該遊技機に通電時に前記クリアスイッチが操作されていたか否かを推定する第１操作判定手段と、
該第１操作判定手段により前記クリアスイッチが操作されていた判定された場合に、該クリアスイッチが操作されていない状態に遷移したか否かを判定する第１非操作判定手段と、
該第１非操作判定手段により前記クリアスイッチが操作されていない状態に遷移したと判定された場合に、該クリアスイッチが操作された状態に遷移したか否かを判定する第２操作判定手段と、
該第２操作判定手段により前記クリアスイッチが操作された状態に遷移したと判定された場合に、該クリアスイッチが操作されていない状態に遷移したか否かを判定する第２非操作判定手段と、
当該遊技機に通電されると起動して、前記第１乱数とは独立した第２乱数を、時間経過と共に更新させつつ発生させる第２乱数発生手段と、
前記第２非操作判定手段により、前記クリアスイッチが操作されていない状態に遷移したと判定されると、前記第２乱数発生手段が発生した乱数である第５変数値を取得し、前記第２操作判定手段により、前記クリアスイッチが操作されている状態に遷移したと判定されると、前記第２乱数発生手段が発生した乱数である第６変数値を取得し、前記第２非操作判定手段により、前記クリアスイッチが操作されていない状態に遷移したと判定されると、前記第２乱数発生手段が発生した乱数である第７変数値を取得すると共に、該第７変数値、前記第６変数値、および前記第５変数値の内の少なくとも２者に基づいて算出した数値を、前記第１乱数の初期値として設定する第３初期値設定手段と、
前記第１操作判定手段により、前記クリアスイッチが操作されていなかったと判定されると、前記ＲＡＭに保持されたデータに基づいて当該遊技機の遊技状態を復旧する復旧手段と、
を備えたことを特徴とする遊技機。
前記第１非操作判定手段によって、前記クリアスイッチが操作されていない状態に遷移したと判定された後、予め定められた時間を経過しても前記第２操作判定手段により、前記クリアスイッチが操作された状態に遷移したと判定されない場合には、前記復旧手段が、前記ＲＡＭに保持されたデータに基づいて当該遊技機の遊技状態を復旧することを特徴とする請求項１〜３のいずれかに記載の遊技機。
前記クリアスイッチが操作されていない状態に遷移したと前記第１非操作判定手段が判定したことを、前記クリアスイッチの操作者に報知する報知手段を備えたことを特徴とする請求項１〜４のいずれかに記載の遊技機。