JP2011003160A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2011003160A5 JP2011003160A5 JP2009148063A JP2009148063A JP2011003160A5 JP 2011003160 A5 JP2011003160 A5 JP 2011003160A5 JP 2009148063 A JP2009148063 A JP 2009148063A JP 2009148063 A JP2009148063 A JP 2009148063A JP 2011003160 A5 JP2011003160 A5 JP 2011003160A5
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data access
- module
- data
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims 3
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009148063A JP5396169B2 (ja) | 2009-06-22 | 2009-06-22 | データアクセス制御装置 |
| US12/818,571 US20100325375A1 (en) | 2009-06-22 | 2010-06-18 | Data-access control device and data-access control method |
| CN2010102117789A CN101930414A (zh) | 2009-06-22 | 2010-06-22 | 数据存取控制装置及数据存取控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009148063A JP5396169B2 (ja) | 2009-06-22 | 2009-06-22 | データアクセス制御装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2011003160A JP2011003160A (ja) | 2011-01-06 |
| JP2011003160A5 true JP2011003160A5 (https=) | 2012-06-28 |
| JP5396169B2 JP5396169B2 (ja) | 2014-01-22 |
Family
ID=43355296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009148063A Active JP5396169B2 (ja) | 2009-06-22 | 2009-06-22 | データアクセス制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20100325375A1 (https=) |
| JP (1) | JP5396169B2 (https=) |
| CN (1) | CN101930414A (https=) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5744650B2 (ja) | 2011-07-06 | 2015-07-08 | オリンパス株式会社 | バスモニタ装置、バスモニタ方法、およびプログラム |
| US20130097433A1 (en) * | 2011-10-18 | 2013-04-18 | Stec, Inc. | Systems and methods for dynamic resource management in solid state drive system |
| US9134919B2 (en) * | 2012-03-29 | 2015-09-15 | Samsung Electronics Co., Ltd. | Memory device including priority information and method of operating the same |
| JP2014035549A (ja) * | 2012-08-07 | 2014-02-24 | Ricoh Co Ltd | バス制御装置、画像処理装置及びバス制御方法 |
| JP6210742B2 (ja) | 2013-06-10 | 2017-10-11 | オリンパス株式会社 | データ処理装置およびデータ転送制御装置 |
| JP6210743B2 (ja) | 2013-06-10 | 2017-10-11 | オリンパス株式会社 | データ処理装置およびデータ転送制御装置 |
| JP6883764B2 (ja) * | 2018-09-28 | 2021-06-09 | パナソニックIpマネジメント株式会社 | コマンド制御システム、車両、コマンド制御方法及びプログラム |
| DE112021001279T5 (de) | 2020-02-27 | 2022-12-15 | Micron Technology, Inc. | Geräte und Verfahren für adressenbasierte Speicherleistung |
| US11551746B2 (en) * | 2020-11-19 | 2023-01-10 | Micron Technology, Inc. | Apparatuses including memory regions having different access speeds and methods for using the same |
| CN114020662B (zh) * | 2021-11-02 | 2024-07-16 | 上海兆芯集成电路股份有限公司 | 桥接模块、数据传输系统和数据传输方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1270338A (en) * | 1985-09-11 | 1990-06-12 | Akihiko Hoshino | Data processing system for processing units having different throughputs |
| JPH01303543A (ja) * | 1988-05-31 | 1989-12-07 | Fujitsu Ltd | メモリアクセス制御装置 |
| JPH10334037A (ja) * | 1997-05-30 | 1998-12-18 | Sanyo Electric Co Ltd | 通信dma装置 |
| JP4234829B2 (ja) * | 1998-12-03 | 2009-03-04 | パナソニック株式会社 | メモリ制御装置 |
| JP2000251470A (ja) * | 1999-03-01 | 2000-09-14 | Hitachi Ltd | 半導体集積回路 |
| JP2002328837A (ja) * | 2001-04-27 | 2002-11-15 | Fujitsu Ltd | メモリ・コントローラ |
| JP4820566B2 (ja) * | 2005-03-25 | 2011-11-24 | パナソニック株式会社 | メモリアクセス制御回路 |
| EP2071468A4 (en) * | 2006-12-25 | 2010-11-03 | Panasonic Corp | MEMORY CONTROL DEVICE, MEMORY DEVICE AND MEMORY CONTROL METHOD |
| JP2008269348A (ja) * | 2007-04-20 | 2008-11-06 | Toshiba Corp | メモリ制御装置およびメモリ制御方法 |
| JPWO2009125572A1 (ja) * | 2008-04-08 | 2011-07-28 | パナソニック株式会社 | メモリ制御回路及びメモリ制御方法 |
-
2009
- 2009-06-22 JP JP2009148063A patent/JP5396169B2/ja active Active
-
2010
- 2010-06-18 US US12/818,571 patent/US20100325375A1/en not_active Abandoned
- 2010-06-22 CN CN2010102117789A patent/CN101930414A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011003160A5 (https=) | ||
| US7299313B2 (en) | System, method and storage medium for a memory subsystem command interface | |
| US7574555B2 (en) | Memory system having daisy chained memory controllers | |
| JP5396169B2 (ja) | データアクセス制御装置 | |
| US8977811B2 (en) | Scalable schedulers for memory controllers | |
| US8583873B2 (en) | Multiport data cache apparatus and method of controlling the same | |
| US12094565B2 (en) | Memory component with adjustable core-to-interface data rate ratio | |
| JP2018077833A5 (ja) | Ddrバスを通じてdram内のecc情報を伝達するデータチップ | |
| CN101213530B (zh) | 增加dram并行性的系统和方法 | |
| US9424902B2 (en) | Memory controller and associated method for generating memory address | |
| JP5911548B1 (ja) | 共有メモリへのアクセス要求をスケジューリングするための装置、方法およびコンピュータプログラム | |
| JP5348157B2 (ja) | 情報処理装置、メモリアクセス制御装置及びそのアドレス生成方法 | |
| EP3931704B1 (en) | Accelerating access to memory banks in a data storage system | |
| JP6226200B2 (ja) | メモリーコントローラー | |
| JP2011003161A (ja) | データ伝送制御装置およびデータ伝送制御方法 | |
| CN104123231B (zh) | 存储器地址产生方法 | |
| US11734608B2 (en) | Address interleaving for machine learning | |
| JP2021039486A (ja) | メモリ制御方法、メモリ制御装置、プログラム | |
| CN119065593A (zh) | 用于基于不同外部命令来调度基于使用的干扰缓解的方面的控制电路系统 | |
| CN120179178A (zh) | 数据处理方法、可读存储介质、程序产品及电子设备 | |
| CN106648453A (zh) | 用于分布式计算和存储的系统 | |
| JP5978814B2 (ja) | メモリ装置、演算処理装置、及びキャッシュメモリの制御方法 | |
| JP2016085542A (ja) | 電子機器 | |
| CN113887715A (zh) | 深度学习加速方法及器件、芯片、计算设备、存储介质 | |
| CN118800288A (zh) | 基于使用的干扰计数器清除 |