CN114020662B - 桥接模块、数据传输系统和数据传输方法 - Google Patents

桥接模块、数据传输系统和数据传输方法 Download PDF

Info

Publication number
CN114020662B
CN114020662B CN202111287839.4A CN202111287839A CN114020662B CN 114020662 B CN114020662 B CN 114020662B CN 202111287839 A CN202111287839 A CN 202111287839A CN 114020662 B CN114020662 B CN 114020662B
Authority
CN
China
Prior art keywords
storage space
data
return data
identification code
read request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111287839.4A
Other languages
English (en)
Other versions
CN114020662A (zh
Inventor
王晶洋
王光运
惠志强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Zhaoxin Semiconductor Co Ltd
Original Assignee
Shanghai Zhaoxin Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Zhaoxin Semiconductor Co Ltd filed Critical Shanghai Zhaoxin Semiconductor Co Ltd
Priority to CN202111287839.4A priority Critical patent/CN114020662B/zh
Publication of CN114020662A publication Critical patent/CN114020662A/zh
Priority to US17/976,860 priority patent/US12019572B2/en
Application granted granted Critical
Publication of CN114020662B publication Critical patent/CN114020662B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1626—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本发明提出一种桥接模块、数据传输系统和数据传输方法，所述桥接模块获得第一读请求，并为与所述第一读请求对应的第一返回数据分配第一位置存储空间。所述桥接模块将第一主事务识别码和所述第一位置存储空间的地址连接作为所述第一读请求的第一从事务识别码，将所述第一读请求发送给所述从装置。所述桥接模块获得第二读请求，并为与所述第二读请求对应的第二返回数据分配第二位置存储空间。所述桥接模块将第二主事务识别码和所述第二位置存储空间的地址连接作为所述第二读请求的第二从事务识别码，将所述第二读请求发送给所述从装置。

Description

桥接模块、数据传输系统和数据传输方法
技术领域
本发明涉及一种数据传输技术，尤其涉及一种桥接模块、数据传输系统和数据传输方法。
背景技术
高级可扩展接口(advanced extensible interface，AXI)协议是基于突发(burst)的传输协议。AXI协议定义了5个独立的传输通道(读地址通道、读数据通道、写地址通道、写数据通道和写响应通道)，以完成主装置(master)与从装置(slave)之间的数据传输。如图1所示，当主装置120从从装置130读取数据时，主装置120可以通过读地址通道(Read address channel)将读请求REQ1(包含要读取的数据的地址和控制信息)发送给从装置130，然后从装置130根据读请求REQ1生成返回数据RD1，并将返回数据RD1通过读数据通道(Read data channel)发送给主装置120。主装置120对从装置130每一次的数据读取过程称为一个事务(Transaction)，每一个事务以一个事务识别码(Identifier，ID)标识。在读取数据的流程中，主装置120生成一个事务ID，并将事务ID写入读请求REQ1、通过读地址通道发送给从装置130；从装置130会将事务ID写入生成的返回数据RD1中、通过读数据通道一起发送给主装置120，以完成本次数据传输(读取数据)。
AXI协议支持未完成(Outstanding)传输和乱序(Out-of-order)传输，但AXI协议要求具有相同ID的事务必须有序完成，而具有不同ID的事务则可以乱序完成。举例来说，如图1所示，当主装置120要从从装置130读取第一数据和第二数据时，会先将读请求REQ1(包含第一数据的地址和控制信息)通过读地址通道发送给从装置130(对应事务T1)；主装置120接收到返回数据RD1(对应第一数据)之前，就可以将读请求REQ2(包含第二数据的地址和控制信息)通过读地址通道发送给从装置130(对应事务T2)，这称为未完成传输(即不需要等之前发送的读请求的返回数据返回，就可以发送下一笔读请求给从装置)。当事务T1、T2的事务ID不相同时，从装置可以以任意次序将返回数据RD1、RD2(对应第二数据)发送给主装置120(比如，以RD2、RD1的顺序)；这样从装置130可以优化数据读取顺序(比如虽然从装置接收到的数据读取请求顺序是REQ1、REQ2，但从装置根据自身的特性和当前状态，如果判断出以REQ2、REQ1的顺序读取数据用时会最短，则会改为以REQ2、REQ1的顺序读取数据)，从而可以提高从装置130的处理效率，这称为乱序传输。但是，当事务T1、T2具有相同的事务ID时，如果从装置130以RD2、RD1的顺序将返回数据发送给主装置120，将违反AXI协议的要求；如果从装置以RD1、RD2的顺序将返回数据发送给主装置120，则会降低从装置130的处理效率。
发明内容
为了解决上述问题，本发明提出一种桥接模块、数据传输系统和数据传输方法。
本发明提出一种桥接模块，耦接在主装置和从装置之间，所述桥接模块获得第一读请求，其中，所述第一读请求包含第一主事务识别码；所述桥接模块根据所述第一主事务识别码为与所述第一读请求对应的第一返回数据分配第一位置存储空间，为所述第一返回数据分配第一数据存储空间，将所述第一数据存储空间的地址存入所述第一位置存储空间，将所述第一主事务识别码和所述第一位置存储空间的地址连接，作为所述第一读请求的第一从事务识别码。所述桥接模块将所述第一读请求发送给所述从装置。所述桥接模块获得第二读请求，其中，所述第二读请求包含所述第一主事务识别码。所述桥接模块根据所述第一主事务识别码为与所述第二读请求对应的第二返回数据分配第二位置存储空间，为所述第二返回数据分配第二数据存储空间，将所述第二数据存储空间的地址存入所述第二位置存储空间，将所述第一主事务识别码和所述第二位置存储空间的地址连接，作为所述第二读请求的第二从事务识别码，其中，所述第一位置存储空间与所述第二位置存储空间相邻、且所述第一位置存储空间在所述第二位置存储空间的前面。所述桥接模块将所述第二读请求发送给所述从装置。
本发明提出一种数据传输系统，包括主装置、从装置以及桥接模块，所述桥接模块获得第一读请求，其中，所述第一读请求包含第一主事务识别码；所述桥接模块根据所述第一主事务识别码为与所述第一读请求对应的第一返回数据分配第一位置存储空间，为所述第一返回数据分配第一数据存储空间，将所述第一数据存储空间的地址存入所述第一位置存储空间，将所述第一主事务识别码和所述第一位置存储空间的地址连接，作为所述第一读请求的第一从事务识别码。所述桥接模块将所述第一读请求发送给所述从装置。所述桥接模块获得第二读请求，其中，所述第二读请求包含所述第一主事务识别码。所述桥接模块根据所述第一主事务识别码为与所述第二读请求对应的第二返回数据分配第二位置存储空间，为所述第二返回数据分配第二数据存储空间，将所述第二数据存储空间的地址存入所述第二位置存储空间，将所述第一主事务识别码和所述第二位置存储空间的地址连接，作为所述第二读请求的第二从事务识别码，其中，所述第一位置存储空间与所述第二位置存储空间相邻、且所述第一位置存储空间在所述第二位置存储空间的前面。所述桥接模块将所述第二读请求发送给所述从装置。
本发明提出一种数据传输方法，包含：获得第一读请求，其中，所述第一读请求包含第一主事务识别码；根据所述第一主事务识别码为与所述第一读请求对应的第一返回数据分配第一位置存储空间，为所述第一返回数据分配第一数据存储空间，将所述第一数据存储空间的地址存入所述第一位置存储空间，将所述第一主事务识别码和所述第一位置存储空间的地址连接，作为所述第一读请求的第一从事务识别码；将所述第一读请求发送给从装置；获得第二读请求，其中，所述第二读请求包含所述第一主事务识别码；根据所述第一主事务识别码为与所述第二读请求对应的第二返回数据分配第二位置存储空间，为所述第二返回数据分配第二数据存储空间，将所述第二数据存储空间的地址存入所述第二位置存储空间，将所述第一主事务识别码和所述第二位置存储空间的地址连接，作为所述第二读请求的第二从事务识别码，其中，所述第一位置存储空间与所述第二位置存储空间相邻、且所述第一位置存储空间在所述第二位置存储空间的前面；将所述第二读请求发送给所述从装置。
根据本发明提出的桥接模块、数据传输系统和数据传输方法，对于具有相同事务识别码的读请求，由于桥接模块已预先为与读请求对应的返回数据按读请求的接收顺序分配了数据存储空间，从而实现了对与读请求对应的返回数据的预先排序。由于对返回数据做了预先排序，从装置就可以以任意顺序把返回数据发送给桥接模块了，这样，既能提高从装置的处理效率，又能满足AXI协议的规定。
附图说明
图1是现有技术中主装置从从装置读取数据的示意图；
图2是本发明一实施例的系统结构的示意图；
图3A～3C是本发明一实施例的系统结构的示意图；
图4A～4C是本发明另一实施例的系统结构的示意图；
符号说明
120：主装置
130：从装置
REQ1、REQ2、REQ3：读请求
RD1、RD2、RD3：返回数据
A1、A2、A3：地址
D1、D2、D3：数据
E1、E2、L1、L2：地址
210、310、410：桥接模块
ID_1、ID_2：主事务识别码
322、342、362、422、442、462：从事务识别码
324、344、364、424、444、464：数据地址
334、354、374、434、454、474：数据
320、340、360、420、440、460：读请求结构图
330、350、370、430、450、470：返回数据结构图
312_1、312_2、412：数据存储表
414_1、414_2：位置存储表
326、328、336、338、346、348、356、358、426、428、436、438、446、448、456、458、416、417、418：虚线箭头
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同组件符号在附图和描述中用来表示相同或相似部分。
权利要求书中用以修饰组件的“第一”、“第二”、“第三”等序数词的使用本身未暗示任何优先权、优先次序、各组件之间的先后次序、或方法所执行的步骤的次序，而仅用作标识来区分具有相同名称(具有不同序数词)的不同组件。
在本发明中，在图1所示的主装置120和从装置130之间增加一个桥接模块。当主装置120采用未完成传输方式从从装置130读取数据时，对于具有相同事务识别码的读请求，桥接模块会按读请求的接收顺序预先为与其对应的返回数据分配数据存储空间，并将返回数据按其在数据存储空间中顺序发送给主装置120。下面将详细描述本发明。
为了便于阅读，在此先将后文中用到的一些名词定义如下：
主事务：是指由主装置发起的事务。当主装置发送读请求给桥接模块时，表示启动了一个主事务。当主装置接收到与读请求对应的返回数据后，就表示这个主事务结束了。
主事务ID：是指由主装置生成的、包含在发送给桥接模块的读请求中、用于与其它主事务进行区分的事务ID。
从事务：是指由桥接模块根据主事务生成的事务。为了将返回数据存入预先为其分配的数据存储空间，桥接模块把主事务ID和与为其对应的数据存储空间的信息链接，作为从事务ID。当桥接模块发送包含从事务ID的读请求给从装置时，表示启动了一个从事务。
从事务ID：是指由桥接模块生成的、包含在发送给从装置的读请求中、用于与其它从事务进行区分的事务ID。
连接：表示将信息拼接在一起，在本发明中以加号“+”表示连接。例如，MSG1+MSG2表示将信息MSG1和MSG2拼接在一起，当MSG1的值为“123”、MSG2的值为“321”时，MSG1+MSG2的值为“123321”。
图2是本发明一实施例的系统结构的示意图。如图2所示，系统200可为一种应用高级可扩展接口(advanced extensible interface，AXI)总线进行数据传输的系统。系统200包含桥接模块210、主装置120以及从装置130。桥接模块210耦接主装置120以及从装置130，并通过AXI总线与主装置120以及从装置130进行通信。桥接模块210为一种由硬件电路实现的桥接电路，并且可例如包括由相关控制电路、多个缓冲存储器(buffer)以及数据传输接口等构成。在一实施例中，主装置120可例如是中央处理器，从装置130可例如是随机存取存储器(Random Access Memory，RAM)。
请参考图2，当桥接模块210从主装置120接收到多个具体相同主事务ID的读请求时，会先为每个读请求对应的返回数据按读请求的顺序分配数据存储空间，并将读请求中的主事务ID与所分配的数据存储空间的信息连接，作为从事务ID。桥接模块210根据来自主装置120的读请求生成新的读请求，并将从事务ID作为新生成的读请求的从事务ID。然后，桥接模块210将新生成的读请求发送给从装置130。从装置130接收到新生成的读请求后，生成对应的返回数据(包含从事务ID)，并将返回数据发送给桥接模块210。桥接模块210接收返回数据后，根据返回数据中的从事务ID中包含的数据存储空间的信息，将返回数据存入预先为其分配的数据存储空间。下面分别结合图3A、3B、3C和图4A、4B、4C，具体描述本发明中的桥接模块是如何重排序返回数据的。
图3A～3C为本发明一实施例的系统结构的示意图。如图3A所示，系统300包含桥接模块310、主装置120和从装置130，桥接模块310耦接在主装置120从装置130之间。桥接模块310包含数据存储表312_1、数据存储表312_2…，等等，每个数据存储表包含多个数据存储空间，用于存放具有相同主事务识别码的读请求的返回数据。为了便于描述，我们将数据存储表312_1、数据存储表312_2…等等，合称为多个数据存储表312(图示中未标号)。如图所示，数据存储表312_1包含多个数据存储空间，其第一个数据存储空间的地址为E1，其第二个数据存储空间的地址为E2。在一实施例中，所有数据存储表312存放在静态随机存储器(SRAM)中，其中，每个数据存储表为一个先进先出的队列。
下面同时参照图3A、3B、3C，以处理第一读请求REQ1、第二读请求REQ2和第三读请求REQ3为例，描述系统300是如何对返回数据(包含第一返回数据RD1、第二返回数据RD2和第三返回数据RD3)进行处理的。
请参考图3A，桥接模块310从主装置120接收第一读请求REQ1，其中，第一读请求REQ1包含第一主事务识别码ID_1。然后，桥接模块310根据第一主事务识别码ID_1为与第一读请求REQ1对应的第一返回数据RD1分配地址为E1的第一数据存储空间。具体而言，桥接模块310根据第一主事务识别码ID_1从多个数据存储表312中选择第一数据存储表312_1，并在第一数据存储表312_1中为第一返回数据RD1分配地址为E1的第一数据存储空间(具体如何分配下文会详述)。然后，桥接模块310将第一主事务识别码ID_1和第一数据存储空间的地址E1连接(ID_1+E1)，作为第一读请求REQ1的第一从事务识别码322。举例来说，图3A中的320说明第一读请求REQ1的结构，经过桥接模块310处理的第一读请求REQ1包含第一从事务识别码322和第一数据地址324。第一从事务识别码322包含第一主事务识别码ID_1和第一数据存储空间的地址E1。桥接模块310根据第一主事务识别码ID_1从多个数据存储表312中选择第一数据存储表312_1(如虚线箭头328所示)；桥接模块310在第一数据存储表312_1中为第一返回数据RD1分配地址为E1的第一数据存储空间(如虚线箭头326所示)。第一数据地址324为返回数据在从装置130中的存储空间的起始地址A1。
在一实施例中，桥接模块310根据第一主事务识别码ID_1选择数据存储表、分配数据存储空间的步骤为：先判断是否已经为第一主事务识别码ID_1分配了数据存储表，如果没有分配(判断结果为“否”)，则为第一主事务识别码ID_1分配一个数据存储表(比如第一数据存储表312_1)；如果已分配(判断结果为“是”)，则再判断为第一主事务识别码ID_1分配的数据存储表(比如第一数据存储表312_1)中是否还有足够的空闲空间保存与第一读请求REQ1对应的返回数据RD1。本领域技术人员皆知，与第一主事务识别码ID_1对应的返回数据RD1的尺寸可以根据第一读请求REQ1中的突发式读长度(ARLEN)和突发式读尺寸(ARSIZE)计算出来，此处就不赘述了。如果为第一主事务识别码ID_1分配的数据存储表的空闲空间尺寸大于或等于与第一读请求REQ1对应的返回数据RD1的尺寸，表示为第一主事务识别码ID_1分配的数据存储表中有足够的空闲空间保存与第一读请求REQ1对应的返回数据RD1，桥接模块310为第一返回数据RD1分配第一数据存储空间；否则，表示为第一主事务识别码ID_1分配的数据存储表中已经没有足够的空闲空间保存与第一读请求REQ1对应的返回数据RD1，桥接模块310会暂停处理第一读请求REQ1；直到为第一主事务识别码ID_1分配的数据存储表有足够的空闲空间保存与第一读请求REQ1对应的返回数据RD1时，桥接模块310会才会继续处理第一读请求REQ1。
然后，桥接模块310将第一读请求REQ1发送给从装置130。接着，桥接模块310从主装置120接收第二读请求REQ2，其中，第二读请求REQ2也包含第一主事务识别码ID_1(即第二读请求REQ2与第一读请求REQ1的主事务识别码相同)。请参照图3B，图3B中的340说明第二读请求REQ2的结构，由于第二读请求REQ2与第一读请求REQ1的主事务识别码相同，桥接模块310从多个数据存储表312中选择第一数据存储表312_1(如虚线箭头348所示)，并在第一数据存储表312_1中为第二返回数据RD2分配地址为E2的第二数据存储空间(如虚线箭头346所示)。然后，桥接模块310将第一主事务识别码ID_1和第二数据存储空间的地址E2连接(ID_1+E2)，作为第二读请求REQ2的第二从事务识别码。经过桥接模块310处理的第二读请求REQ2包含第二从事务识别码342和第二数据地址344。第二从事务识别码342包含第一主事务识别码ID_1和第二数据存储空间的地址E2。第二数据地址344为返回数据RD2在从装置130中的存储空间的起始地址A2。然后，桥接模块310将第二读请求REQ2发送给从装置130。
需要注意的一点是，由于第一读请求REQ1和第二读请求REQ2具有相同的主事务识别码、且第一读请求REQ1在第二读请求REQ2的前面，为第一读请求REQ1分配的第一数据存储空间(地址为E1)和为第二读请求REQ2分配的第二数据存储空间(地址为E2)都位于第一数据存储表312_1、且相邻，其中第一数据存储空间在第二数据存储空间的前面。也就是说，具有相同主事务识别码的读请求的返回数据是按读请求的接收顺序存放在同一个数据存储表中的，不管返回数据是何时返回的，都需要被存放在为其预先分配好的存储空间中。所以，桥接模块310只需按数据存储表中的存储顺序将返回数据发送给主装置120，就可以满足AXI协议要求。桥接模块310将一个返回数据发送给主装置120之后，如果下一个要发送的返回数据还没被存入数据存储表中(即从装置130还没把相应的返回数据发送给桥接模块310)，桥接模块310会暂停向主装置120发送返回数据的操作；直到下一个要发送的返回数据被存入数据存储表之后，再将其发送给主装置120。通过这种方式，桥接模块310实现了对返回数据的处理，并把返回数据按与其对应的读请求的接收顺序发送给了主装置120。
从装置130接收到第二读请求REQ2时，对第一读请求REQ1的处理情况可能存在多种状态：已处理完、正在处理或尚未处理第一读请求REQ1。下面以从装置130尚未处理第一读请求REQ1为例，描述从装置130处理第二读请求REQ2的过程。假定从装置130经判断后，决定先处理第二读请求REQ2、再处理第一读请求REQ1。
从装置130根据第二读请求REQ2从地址A2处开始读取数据D2，根据读取到的数据D2生成第二返回数据RD2，并将第二返回数据RD2发送给桥接模块310。接收到第二返回数据RD2后，桥接模块310根据第二返回数据RD2中包含的第二从事务识别码中的第二数据存储空间的地址E2，将第二返回数据RD2存入第二数据存储空间。请参照图3B，图3B中的350说明第二返回数据RD2的结构，第二返回数据RD2包含第二从事务识别码342和第二数据(D2)354。第二从事务识别码342中包含第一主事务识别码ID_1和第二数据存储空间的地址E2，第二数据354值为D2。桥接模块310根据第一主事务识别码ID_1选择第一数据存储表312_1(如虚线箭头358所示)，根据第二数据存储空间的地址E2，将第二返回数据RD2中的数据D2存入第一数据存储表312_1中地址为E2的第二数据存储空间(如虚线箭头356所示)。后文会以第一读请求REQ1为例，详细描述从装置130生成返回数据、以及桥接模块310处理返回数据的过程。此时，由于还没接收到第一返回数据RD1，桥接模块310还不能把第二返回数据RD2发送给主装置120。
请参照图3A，从装置130根据第一读请求REQ1从地址A1处开始读取数据D1，根据读取到的数据D1生成第一返回数据RD1，并将第一返回数据RD1发送给桥接模块310。接收到第一返回数据RD1后，桥接模块310根据第一返回数据RD1中包含的第一从事务识别码322中的第一主事务识别码ID_1和第一数据存储空间的地址E1，将第一返回数据RD1中的数据D1存入第一数据存储空间(后文会详细描述)。然后，桥接模块310会先从第一数据存储表312_1中地址为E1的第一数据存储空间读取第一返回数据RD1中的数据D1，将其发送给主装置120并将地址为E1的第一数据存储空间设置为空闲状态(即释放地址为E1的第一数据存储空间)；然后再从第一数据存储表312_1中地址为E2的第二数据存储空间读取第二返回数据RD2中的数据D2，将其发送给主装置120并将地址为E2的第二数据存储空间设置为空闲状态(即释放地址为E2的第二数据存储空间)。
下面参照图3A、以第一返回数据RD1为例，详细描述从装置130如何根据读请求生成返回数据、如何将生成的返回数据发送给桥接模块310、以及桥接模块310如何存储接收到的返回数据。
从装置130从第一读请求REQ1的第一数据地址324取得数据地址A1，并根据第一读请求REQ1中的突发式读长度(ARLEN，未示出)和突发式读尺寸(ARSIZE，图示中未示出)计算出要读取的数据长度LEN(图示中未示出，单位为字节)。从装置130从地址A1处开始，连续读取LEN字节的数据D1，然后，将第一从事务识别码(ID_1+E1)和读取到的数据D1组合，生成第一返回数据RD1。图3A中的330说明第一返回数据RD1的结构，返回数据RD1包含第一从事务识别码322和第一数据334，第一从事务识别码322包含第一主事务识别码ID_1和第一数据存储空间的地址E1，第一数据334中包含数据D1。
接收到第一返回数据RD1后，桥接模块310根据第一从事务识别码322中的第一主事务识别码ID_1选择第一数据存储表312_1(如虚线箭头338所示)，然后根据第一从事务识别码322中的第一数据存储空间的地址E1，将第一返回数据RD1中的数据D1存入第一数据存储表312_1中地址为E1的第一数据存储空间(如虚线箭头336所示)。
值得注意的是，由于与第一返回数据RD1对应的第一读请求REQ1和与第二返回数据RD1对应的第二读请求REQ2具有相同的主事务识别码ID_1，桥接模块310将第二返回数据RD2存入第二数据存储空间后，如果还没接收到第一返回数据RD1，桥接模块310就不会把第二返回数据RD2发送给主装置120，因为这样做会违反AXI协议。为了满足AXI协议，当桥接模块310接收到第一返回数据RD1，并将其发送给主装置120后，才可以把第二返回数据RD2发送给主装置120。
在另一实施例中，桥接模块310从主装置120接收读请求，并将接收到的读请求分割为第一读请求REQ1和第二读请求REQ2。具体来说，在主装置120发出的读请求所请求的数据长度大于从装置130返回的返回数据所能存放的数据的长度时，桥接模块310就需要将接收自主装置120的读请求分割为多个读请求来进行处理了。举例来说，如果一个来自主装置120的读请求要读取的数据的起始地址为A，请求的数据长度为100字节。在从装置130的返回数据中只能存放50个字节的数据的情况下，可以把读请求分割为第一读请求REQ1和第二读请求REQ2，其中第一读请求REQ1要读取的数据的起始地址为A、读取的数据长度为50字节，第二读请求REQ2要读取的数据的起始地址为A+50、读取的数据长度为50字节。
在一实施例中，为了标识分割后读请求的顺序，桥接模块310为每一分割后生成的读请求设置一个顺序号。例如，桥接模块310将需要分割的读请求分割后得到的分割后读请求的顺序号设置为大于0的值，比如，如果读请求被分割为2个分割后读请求(即分割条数为2)，则将第一个分割后读请求的顺序号设置为1，将第二个分割后读请求的顺序号设置为2，以此类推；特别的，桥接模块310将不需要分割的读请求的顺序号设置为0。这样，桥接模块310在接收到返回数据时，就可以根据顺序号判断所接收到的返回数据所对应的读请求是否是分割后读请求；如果是分割后读请求(即顺序号大于0)对应的返回数据，接着可以利用顺序号将所接收到的返回数据合并为分割前读请求所对应的返回数据；如果不是分割后读请求(即顺序号为0)对应的返回数据，则无须对返回数据做合并处理。详细描述如下：
桥接模块310将第一读请求REQ1的顺序号设置为第一顺序号1，将第一主事务识别码ID_1、第一数据存储空间的地址E1、第一顺序号1和分割条数2连接(ID_1+E1+1+2)，作为第一读请求REQ1的第一从事务识别码。桥接模块310将第二读请求REQ2的顺序号设置为第二顺序号2，将第一主事务识别码ID_1、第二数据存储空间的地址E2、第二顺序号2和分割条数为2连接(ID_1+E2+2+2)，作为第二读请求REQ2的第二从事务识别码。然后，按照前文所述的处理流程，桥接模块310将第一读请求REQ1和第二读请求REQ2发送给从装置130；从装置130处理第一读请求REQ1和第二读请求REQ2，分别生成第一返回数据RD1和第二返回数据RD2，并将第一返回数据RD1和第二返回数据RD2发送给桥接模块310。
接收到第一返回数据RD1和第二返回数据RD2后，桥接模块310根据第一顺序号1、第二顺序号2和分割条数2将第一返回数据RD1和第二返回数据RD2合并为返回数据(即将第一返回数据RD1和第二返回数据RD2作为同一个主事务的返回数据)，并将返回数据发送给主装置120。举例来说，桥接模块310接收到第一返回数据RD1和第二返回数据RD2后，会将他们分别存入第一数据存储表312_1中预先为其分配好的地址为E1的第一数据存储空间和地址为E2的第二数据存储空间。桥接模块310从第一数据存储表312_1中读取一个返回数据(即第一返回数据RD1)后，根据其中的第一顺序号1和分割条数2就可以判断出第一返回数据RD1是一个读请求的第1个分割后读请求、且分割条数为2；然后桥接模块310会继续从第一数据存储表312_1中读取下一个返回数据(即第二返回数据RD2)，根据其中的第二顺序号2和分割条数2就可以判断出第二返回数据是上述读请求的第2个分割后读请求、且上述读请求的所有分割后读请求的返回数据都返回了；然后，桥接模块310将第一返回数据RD1和第二返回数据RD2合并为返回数据，并将返回数据发送给主装置120。在另一实施例中，与接收自主装置120的读请求对应的分割条数会被存放在桥接模块310内部的一个分割表(图示中未示出)中，而不把分割条数写入从事务识别码中，以减小从事务识别码的长度；处理返回数据时，桥接模块310通过查询分割表获得每个读请求的分割条数，然后再根据从事务识别码中保存的分割顺序和分割条数对返回数据做合并处理。
请参考图3C，在另一实施例中，在还没有把第一读请求REQ1和第二读请求REQ2对应的第一返回数据RD1和第二返回数据RD2发送给主装置时，桥接模块310从主装置120接收第三读请求REQ3，其中第三读请求REQ3包含第二主事务识别码ID_2，其中，第一主事务识别码ID_1与第二主事务识别码ID_2不同。图3C中的360说明第三读请求REQ3的结构，经过桥接模块310的第三读请求REQ3包含第三从事务识别码362和第三数据地址364。第三从事务识别码362包含第二主事务识别码ID_2和第三数据存储空间的地址E3。桥接模块310先根据第二主事务识别码ID_2选择第二数据存储表312_2(如虚线箭头368所示)，再在第二数据存储表312_2中为与第三读请求REQ3对应的第三返回数据RD3分配地址为E3的第三数据存储空间(如虚线箭头366所示)。然后，桥接模块310将第二主事务识别码ID_2和第三数据存储空间的地址E3连接(ID_2+E3)，作为第三读请求REQ3的第三从事务识别码362。需要注意的是，由于桥接模块310已经把数据存储表312_1分配给了第一主事务识别码ID_1，此处就不能再把数据存储表312_1分配给第二主事务识别码ID_2了。此时数据存储表312_2还没被分配给任何主事务识别码，所以可以把数据存储表312_2分配给第二主事务识别码ID_2，并在数据存储表312_2中为与第三读请求REQ3对应的第三返回数据RD3分配地址为E3的第三数据存储空间。第三数据地址364为返回数据RD3在从装置130中的存储空间的起始地址A3。
然后，桥接模块310将第三读请求REQ3发送给从装置130。接收到第三读请求REQ3后，从装置130根据第三读请求REQ3从地址A3开始读取数据D3，根据读取到的数据D3生成第三返回数据RD3，然后将第三返回数据RD3发送给桥接模块310，其中，第三返回数据RD3中包含第三从事务识别码462。图3C中的370说明第三返回数据RD3的结构，第三返回数据RD3包含第三从事务识别码362和第三数据(D3)374。第三从事务识别码362包含第二主事务识别码ID_2和第三数据存储空间的地址E3，第三数据374包含数据D3。桥接模块310根据第三返回数据RD3中包含的第三从事务识别码362中的第二主事务识别码ID_2选择第二数据存储表312_2(如虚线箭头378所示)，并将第三返回数据RD3中的数据D3存入第二数据存储表312_2中地址为E3的第三数据存储空间(如虚线箭头376所示)。至于从装置130如何根据第三读请求REQ3从地址A3处开始读取数据D3，根据读取到的数据D3生成第三返回数据RD3、如何将第三返回数据RD3发送给桥接模块310、以及桥接模块310如何存储第三返回数据RD3，与处理第一读请求REQ1/第二读请求REQ2的步骤相同，此处就不赘述了。
保存好第三返回数据RD3后，桥接模块310在未接收到第一返回数据RD1或第二返回数据RD2时，就可以直接把第三返回数据RD3发送给主装置120。具体来说，由于第三返回数据RD3和第一返回数据RD1/第二返回数据RD2的主事务识别码不同，根据AXI协议，桥接模块310可以不管是否已经把第一返回数据RD1/第二返回数据RD2发送给主装置120，而直接把第三返回数据RD3发送给主装置120。
图4A～4C为本发明另一实施例的系统结构的示意图。与图3A～3C所示的系统300不同，在图4所示的系统400中，桥接模块410只包含一个数据存储表412，而包含位置存储表414_1、位置存储表414_2…等等多个位置存储表，并且从事务识别码中包含的是位置存储空间的地址(而不是数据存储空间的地址)。为了便于后文的描述，我们把位置存储表414_1、位置存储表414_2…等等，合称为多个位置存储表414(图示中未标号)。
下面参照图4A～4C，以处理第一读请求REQ1、第二读请求REQ2和第三读请求REQ3为例，描述系统400是如何对返回数据(包含第一返回数据RD1、第二返回数据RD2和第三返回数据RD3)进行处理的。
如图4A所示，桥接模块410从主装置120接收第一读请求REQ1，其中，第一读请求REQ1包含第一主事务识别码ID_1。桥接模块410根据第一主事务识别码ID_1，为与第一读请求REQ1对应的第一返回数据RD1分配地址为L1的第一位置存储空间，并为第一返回数据RD1分配地址为E2的第一数据存储空间；然后，将第一数据存储空间的地址E2存入第一位置存储空间，将第一主事务识别码ID_1和第一位置存储空间的地址L1连接(ID_1+L1)，作为第一读请求REQ1的第一从事务识别码。具体而言，图4A中的420说明第一读请求REQ1的结构，经桥接模块410处理的第一读请求REQ1包含第一从事务识别码422和第一数据地址424，其中第一从事务识别码422包含第一主事务识别码ID_1和第一位置存储空间的地址L1。桥接模块410根据第一主事务识别码ID_1选择第一位置存储表414_1(如虚线箭头428所示)，在第一位置存储表414_1中为第一返回数据RD1分配地址为L1的第一位置存储空间(如虚线箭头426所示)。然后，桥接模块410为第一返回数据RD1在数据存储表412中分配地址为E2的第一数据存储空间，并将第一数据存储空间的地址E2存入地址为L1的第一位置存储空间(如虚线箭头416所示)。
在一实施例中，桥接模块410根据第一主事务识别码ID_1选择位置存储表、分配位置存储空间的步骤为：先判断是否已经为第一主事务识别码ID_1分配了位置存储表，如果没有分配(判断结果为“否”)，则为第一主事务识别码ID_1分配一个位置存储表(比如第一位置存储表414_1)；如果已分配(判断结果为“是”)，则再判断为第一主事务识别码ID_1分配的位置存储表中是否还有足够的空闲空间保存与第一主事务识别码ID_1对应的返回数据的数据存储空间的地址、以及数据存储表412中是否还有足够的空闲空间保存与第一主事务识别码ID_1对应的返回数据。如果判断结果为“是”，桥接模块410为第一返回数据RD1分配第一位置存储空间、以及第一数据存储空间，然后将分配的第一数据存储空间的地址写入为其分配的第一位置存储空间；否则，桥接模块410会暂停处理第一读请求REQ1，直到为第一主事务识别码ID_1分配的第一位置存储表中有足够的空闲空间保存与第一主事务识别码ID_1对应的返回数据RD1的数据存储空间的地址、以及数据存储表412中还有足够的空闲空间保存与第一主事务识别码ID_1对应的返回数据时，桥接模块410才会继续处理第一读请求REQ1。
然后，桥接模块410将第一读请求REQ1发送给从装置130。接着，桥接模块410从主装置120接收第二读请求REQ2，其中，第二读请求REQ2也包含第一主事务识别码ID_1(即第二读请求REQ2与第一读请求REQ1的主事务识别码相同)。图4B中的440说明第二读请求REQ2的结构，经过桥接模块410处理的第二读请求REQ2包含第二从事务识别码442和第二数据地址444。第二从事务识别码442包含第一主事务识别码ID_1和第二位置存储空间的地址L2。由于第二读请求REQ2与第一读请求REQ1的主事务识别码相同，桥接模块410从多个位置存储表414中选择第一位置存储表414_1(如虚线箭头448所示)，并在第一数据存储表414_1中为第二返回数据RD2分配地址为L2的第二位置存储空间(如虚线箭头446所示)；然后，桥接模块410在数据存储表412中为第二返回数据RD2分配地址为E1的第二数据存储空间，并将所分配的第二数据存储空间的地址E1写入地址为L2的第二位置存储空间中(如虚线箭头417所示)。然后，桥接模块410将第一主事务识别码ID_1和第二位置存储空间的地址L2连接(ID_1+L2)，作为第二读请求REQ2的第二从事务识别码442。第二数据地址444为返回数据RD2在从装置130中的存储空间的起始地址A2。然后，桥接模块410将第二读请求REQ2发送给从装置130。
需要注意的一点是，由于第一读请求REQ1和第二读请求REQ2具有相同的主事务识别码、且第一读请求REQ1在第二读请求REQ2的前面，为第一读请求REQ1分配的第一位置存储空间(地址为L1)与为第二读请求REQ2分配的第二位置存储空间(地址为L2)相邻、且第一位置存储空间在第二位置存储空间的前面。也就是说，具有相同主事务识别码的读请求的返回数据的存储位置信息是按读请求的接收顺序存放在同一个位置存储表中的，不管返回数据是何时返回的，其位置信息在位置存储表中的存放顺序都不会变化。所以，桥接模块410只需按位置存储表中的存储顺序将返回数据发送给主装置120，就可以满足AXI协议要求。桥接模块410将一个返回数据发送给主装置120之后，如果下一个要发送的返回数据还没被存入数据存储表中(即从装置130还没把相应的返回数据发送给桥接模块410)，桥接模块410会暂停向主装置120发送返回数据的操作，直到下一个要发送的返回数据被存入数据存储表之后，再将其发送给主装置120。通过这种方式，桥接模块410实现了对返回数据的处理，并把返回数据按与其对应的读请求的接收顺序发送给了主装置120。
与图3A～3C所示的实施例相同，图4A～4C所示的实施例也假定从装置130经判断后，决定先处理第二读请求REQ2、再处理第一读请求REQ1。
从装置130根据第二读请求REQ2生成第二返回数据RD2，然后将第二返回数据RD2发送给桥接模块410。接收到第二返回数据RD2后，桥接模块410根据第二返回数据RD2中包含的第二从事务识别码442中的第二位置存储空间的地址L2，将第二返回数据RD2存入第二数据存储空间。请参照图4B，图4B中的450说明第二返回数据RD2的结构，第二返回数据RD2包含第二从事务识别码442和第二数据454。第二从事务识别码442中包含第一主事务识别码ID_1和第二位置存储空间的地址L2，第二数据454为D2。桥接模块410根据第一主事务识别码ID_1选择第一位置存储表414_1(如虚线箭头458所示)，根据第二位置存储空间的地址L2从第一位置存储表414_1中读取地址E1(如虚线箭头456所示)，再将第二返回数据RD2存入数据存储表412中地址为E1的第二数据存储空间(如虚线箭头417所示)。后文会以第一读请求REQ1为例，详细描述从装置130生成返回数据、以及桥接模块410处理返回数据的过程。此时，由于还没接收到第一返回数据RD1，桥接模块410还不能把第二返回数据RD2发送给主装置120。
从装置130根据第一读请求REQ1从地址A1处开始读取数据D1，根据读取到的数据D1生成第一返回数据RD1，然后将第一返回数据RD1发送给桥接模块410。接收到第一返回数据RD1后，桥接模块410根据第一返回数据RD1中包含的第一从事务识别码422中的第一主事务识别码ID_1和第一位置存储空间的地址L1，将第一返回数据RD1存入第一数据存储空间(后文会详细描述)。然后，桥接模块410会先从第一数据存储空间读取第一返回数据RD1中的数据D1，将其发送给主装置120并将相应的第一数据存储空间、第一位置存储空间设置为空闲状态(即释放相应的第一数据存储空间、第一位置存储空间)；然后再从第二数据存储空间读取第二返回数据RD2，将其发送给主装置120并将相应的第二数据存储空间、第二位置存储空间设置为空闲状态(即释放相应的第二数据存储空间、第二位置存储空间)。
下面参照图4A、以第一返回数据RD1为例，详细描述从装置130如何根据读请求生成返回数据、如何将生成的返回数据发送给桥接模块410、以及桥接模块410如何存储接收到的返回数据。
从装置130从第一读请求REQ1的第一数据地址424得到数据地址A1，并根据第一读请求REQ1中的突发式读长度(ARLEN，图示中未示出)字段和突发式读尺寸(ARSIZE，图示中未示出)字段计算出要读取的数据长度LEN(图示中未示出，单位为字节)。从装置130从地址A1处开始，连续读取LEN字节的数据D1，然后，将第一从事务识别码(ID_1+L1)和读取到的数据D1组合，生成第一返回数据RD1。图4A中的430说明第一返回数据RD1的结构，返回数据RD1包含第一从事务识别码字段422和第一数据434，第一从事务识别码字段422包含第一主事务识别码ID_1和第一位置存储空间的地址L1，第一数据434中包含数据D1。
接收到第一返回数据RD1后，桥接模块410根据第一主事务识别码ID_1选择第一位置存储表414_1(如虚线箭头438所示)，然后根据第一从事务识别码422中的第一位置存储空间的地址L1从第一位置存储表414_1中读取第一数据存储空间的地址E2如虚线箭头436所示)，并将第一返回数据RD1中的数据D1存入地址为E2的第一数据存储空间(如虚线箭头416所示)。
值得注意的是，由于与第一返回数据RD1对应的第一读请求REQ1和与第二返回数据RD2对应的第二读请求REQ2具有相同的主事务识别码ID_1，桥接模块410将第二返回数据RD2存入第二数据存储空间后，如果还没接收到第一返回数据RD1，桥接模块410就不会把第二返回数据RD2发送给主装置120，因为这样做会违反AXI协议。为了满足AXI协议，当桥接模块410接收到第一返回数据RD1，并将其发送给主装置120后，才可以把第二返回数据RD2发送给主装置120。
在另一实施例中，桥接模块410从主装置120接收读请求，并将接收到的读请求分割为第一读请求REQ1和第二读请求REQ2。具体来说，在主装置120发出的读请求所请求的数据长度大于从装置130返回的返回数据所能存放的数据的长度时，桥接模块410就需要将接收自主装置的读请求分割为多个请求来进行数据的传输了。至于具体如何分割读请求，前文已经结合图3A～3C做了描述，此处就不赘述了。
为了标识分割后读请求的顺序，桥接模块410为每一分割后生成的读请求设置一个顺序号。例如，桥接模块410将第一读请求REQ1的顺序号设置为第一顺序号1，将第一主事务识别码ID_1、第一位置存储空间的地址L1、第一顺序号1和分割条数2连接(ID_1+L1+1+2)，作为第一读请求REQ1的第一从事务识别码。桥接模块410将第二读请求REQ2的顺序号设置为第二顺序号2，将第一主事务识别码、第二位置存储空间的地址L2、所述第二顺序号2和分割条数2连接(ID_1+L2+2+2)，作为第二读请求REQ2的第二从事务识别码。然后，按照前文所述的处理流程，桥接模块410将第一读请求REQ1和第二读请求REQ2发送给从装置130。从装置130处理第一读请求REQ1和第二读请求REQ2，分别生成第一返回数据RD1和第二返回数据RD2，并将第一返回数据RD1和第二返回数据RD2发送给桥接模块410。
接收到第一返回数据RD1和第二返回数据RD2后，桥接模块410根据第一顺序号1、第二顺序号1和分割条数2将第一返回数据RD1和第二返回数据RD2合并为返回数据(即将第一返回数据RD1和第二返回数据RD2作为同一个主事务的返回数据)，并将返回数据发送给主装置120。至于如何合并第一返回数据RD1和第二返回数据RD2，前文已经结合图3A做了详细描述，此处就不赘述了。
请参照4C，在另一实施例中，在还没有把第一读请求REQ1和第二读请求REQ2对应的第一返回数据RD1和第二返回数据RD2发送给主装置时，桥接模块410从主装置120接收第三读请求REQ3，其中第三读请求REQ3包含第二主事务识别码ID_2，其中，第一主事务识别码ID_1与第二主事务识别码ID_2不同。图4C中的460说明第三读请求REQ3的结构，经过桥接模块410的第三读请求REQ3包含第三从事务识别码462和第三数据地址464。第三从事务识别码462包含第二主事务识别码ID_2和第三位置存储空间的地址L3。桥接模块410先根据第二主事务识别码ID_2选择第二位置存储表414_2(如虚线箭头468所示)，再在第二位置存储表414_2中为与第三读请求REQ3对应的第三返回数据RD3分配地址为L3的第三位置存储空间(如虚线箭头466所示)，在数据存储表412中为第三返回数据RD3分配地址为E3的第三数据存储空间，将第三数据存储空间的地址E3存入第三位置存储空间(如虚线箭头418所示)。然后，桥接模块410将第二主事务识别码ID_2和第三位置存储空间的地址L3连接(ID_2+L3)，作为第三读请求REQ3的第三从事务识别码462。需要注意的是，由于已经把位置存储表414_1分配给了第一主事务识别码ID_1，此处就不能再把位置存储表414_1分配给第二主事务识别码ID_2了。此时位置存储表414_2还没被分配给任何主事务识别码，所以可以把位置存储表414_2分配给第二主事务识别码ID_2，并在位置存储表414_2为第三读请求REQ3分配地址为L3的第三位置存储空间。然后，桥接模块410在数据存储表412中为第三读请求REQ3分配地址为E3的第三数据存储空间，并把第三数据存储空间的地址E3写入地址为L3的第三位置存储空间。第三数据地址364为返回数据RD3在从装置130中的存储空间的起始地址A3。
然后，桥接模块410将第三读请求REQ3发送给从装置130。接收到第三读请求REQ3后，从装置130根据第三读请求REQ3生成第三返回数据RD3，然后将第三返回数据RD3发送给桥接模块410，其中，第三返回数据RD3中包含第三从事务识别码462。图4C中的470说明第三返回数据RD3的结构，第三返回数据RD3包含第三从事务识别码462和第三数据474。第三从事务识别码462包含第二主事务识别码ID_2和第三位置存储空间的地址L3，第三数据474包含数据D3。桥接模块410根据第三返回数据RD3中包含的第三从事务识别码462中的第二主事务识别码ID_2选择第二位置存储表414_2(如虚线箭头478所示)，从第二位置存储表414_2中读取第三数据存储空间的地址E3，再将第三返回数据RD3中的数据D3存入地址为E3的第三数据存储空间(如虚线箭头476所示)。至于从装置130如何根据第三读请求REQ3从地址A3处开始读取数据D3，根据读取到的数据D3生成第三返回数据RD3、如何将第三返回数据RD3发送给桥接模块410、以及桥接模块410如何存储第三返回数据RD3，与处理第一读请求REQ1/第二读请求REQ2的步骤相同，此处就不赘述了。
保存好第三返回数据RD3后，桥接模块410在未接收到第一返回数据RD1或第二返回数据RD2时，就可以直接把第三返回数据RD3发送给主装置120。具体来说，由于第三返回数据RD3和第一返回数据RD1/第二返回数据RD2的主事务识别码不同，根据AXI协议，桥接模块410可以不管是否已经把第一返回数据RD1/第二返回数据RD2发送给主装置120，而直接把第三返回数据RD3发送给主装置120。
根据本发明提出的桥接模块可知，当桥接模块从主装置接收到多个具体相同主事务ID的读请求时，可以为与每个读请求对应的返回数据按读请求的接收顺序预先分配数据存储空间，从而实现了对返回数据的预先排序。由于对返回数据做了预先排序，从装置就可以以任意顺序把返回数据发送给桥接模块了，这样，既能提高从装置的处理效率，又能满足AXI协议的规定。
根据本发明提出的桥接模块、数据传输系统和数据传输方法，对于具有相同事务识别码的读请求，桥接模块按读请求的接收顺序为每个读请求的返回数据预先分配数据存储空间，然后将读请求发送给从装置。从装置可以以任意顺序将读请求对应的返回数据发送给桥接模块。然后，桥接模块将返回数据存入预先为其分配号的数据存储空间，再将返回数据按其在数据存储空间中的顺序发送给主装置。这样，既能提高从装置的处理效率，又能满足AXI协议的规定。
虽然本公开已以实施范例公开如上，然其并非用以限定本申请，本领域技术人员在不脱离本公开的精神和范围内，当可做些许更动与润饰，因此本申请的保护范围当视所附权利要求书界定范围为准。

Claims (30)

1.一种桥接模块，耦接在主装置和从装置之间，其中：
所述桥接模块获得第一读请求，其中，所述第一读请求包含第一主事务识别码；
所述桥接模块根据所述第一主事务识别码为与所述第一读请求对应的第一返回数据分配第一位置存储空间，为所述第一返回数据分配第一数据存储空间，将所述第一数据存储空间的地址存入所述第一位置存储空间，将所述第一主事务识别码和所述第一位置存储空间的地址连接，作为所述第一读请求的第一从事务识别码；
所述桥接模块将所述第一读请求发送给所述从装置；
所述桥接模块获得第二读请求，其中，所述第二读请求包含所述第一主事务识别码；
所述桥接模块根据所述第一主事务识别码为与所述第二读请求对应的第二返回数据分配第二位置存储空间，为所述第二返回数据分配第二数据存储空间，将所述第二数据存储空间的地址存入所述第二位置存储空间，将所述第一主事务识别码和所述第二位置存储空间的地址连接，作为所述第二读请求的第二从事务识别码，其中，所述第一位置存储空间与所述第二位置存储空间相邻、且所述第一位置存储空间在所述第二位置存储空间的前面；
所述桥接模块将所述第二读请求发送给所述从装置。
2.根据权利要求1所述的桥接模块，其中：
所述从装置根据所述第二读请求生成所述第二返回数据，然后将所述第二返回数据发送给所述桥接模块，其中，所述第二返回数据中包含所述第二从事务识别码；
所述桥接模块根据所述第二返回数据中包含的所述第二从事务识别码中的所述第二位置存储空间的地址，将所述第二返回数据存入所述第二数据存储空间；
所述从装置根据所述第一读请求生成所述第一返回数据，然后将所述第一返回数据发送给所述桥接模块，其中，所述第一返回数据中包含所述第一从事务识别码；以及
所述桥接模块根据所述第一返回数据中包含的所述第一从事务识别码中的所述第一位置存储空间的地址，将所述第一返回数据存入所述第一数据存储空间。
3.根据权利要求1所述的桥接模块，其中，所述桥接模块：
根据所述第一主事务识别码选择第一位置存储表；
在所述第一位置存储表中为所述第一返回数据分配所述第一位置存储空间、为所述第二返回数据分配所述第二位置存储空间；
为所述第一返回数据分配所述第一数据存储空间，为所述第二返回数据分配所述第二数据存储空间；以及
将所述第一数据存储空间的地址存入所述第一位置存储空间，将所述第二数据存储空间的地址存入所述第二位置存储空间。
4.根据权利要求1所述的桥接模块，其中，所述桥接模块从所述从装置接收到所述第一返回数据和所述第二返回数据后：
根据所述第一主事务识别码选择第一位置存储表；
根据所述第一位置存储空间的地址从所述第一位置存储表获得所述第一数据存储空间的地址，再根据所述第一数据存储空间的地址将所述第一返回数据存入所述第一数据存储空间；以及
根据所述第二位置存储空间的地址从所述第一位置存储表获得所述第二数据存储空间的地址，再根据所述第二数据存储空间的地址将所述第二返回数据存入所述第二数据存储空间。
5.根据权利要求1所述的桥接模块，其中，所述桥接模块将所述第二返回数据存入所述第二数据存储空间后：
如果还没接收到所述第一返回数据，所述桥接模块不把所述第二返回数据发送给所述主装置；
如果已经收到所述第一返回数据，所述桥接模块把所述第一返回数据发送给所述主装置后，再把所述第二返回数据发送给所述主装置。
6.根据权利要求1所述的桥接模块，其中，所述桥接模块从所述主装置接收读请求，并将所述读请求分割为所述第一读请求和所述第二读请求。
7.根据权利要求6所述的桥接模块，其中：
所述桥接模块将所述第一读请求的顺序号设置为第一顺序号，将所述第一主事务识别码、所述第一位置存储空间的地址和所述第一顺序号连接，作为所述第一读请求的第一从事务识别码；
所述桥接模块将所述第二读请求的顺序号设置为第二顺序号，将所述第一主事务识别码、所述第二位置存储空间的地址和所述第二顺序号连接，作为所述第二读请求的第二从事务识别码。
8.根据权利要求7所述的桥接模块，其中，所述桥接模块从所述从装置接收到所述第一返回数据和所述第二返回数据后，根据所述第一顺序号和所述第二顺序号将所述第一返回数据和所述第二返回数据合并为返回数据，并将所述返回数据发送给所述主装置。
9.根据权利要求1所述的桥接模块，其中：
所述桥接模块从所述主装置接收第三读请求，所述第三读请求包含第二主事务识别码，其中，所述第一主事务识别码与所述第二主事务识别码不同；
所述桥接模块根据所述第二主事务识别码选择第二位置存储表，在所述第二位置存储表中为与所述第三读请求对应的第三返回数据分配第三位置存储空间，为所述第三返回数据分配第三数据存储空间，将所述第三数据存储空间的地址存入所述第三位置存储空间；
所述桥接模块将所述第二主事务识别码和所述第三位置存储空间的地址连接，作为所述第三读请求的第三从事务识别码；
所述桥接模块将所述第三读请求发送给所述从装置；
所述从装置根据所述第三读请求生成所述第三返回数据，然后将所述第三返回数据发送给所述桥接模块，其中，所述第三返回数据中包含所述第三从事务识别码；
所述桥接模块根据所述第三返回数据中包含的所述第三从事务识别码中的所述第二主事务识别码和所述第三位置存储空间的地址，将所述第三返回数据存入所述第三数据存储空间。
10.根据权利要求9所述的桥接模块，其中，当所述桥接模块从所述从装置接收到所述第三返回数据后，未接收到所述第一返回数据或所述第二返回数据时，直接把所述第三返回数据发送给所述主装置。
11.一种数据传输系统，包含:
主装置；
从装置；以及
桥接模块，耦接在所述主装置和所述从装置之间；
其中：
所述桥接模块获得第一读请求，其中，所述第一读请求包含第一主事务识别码；
所述桥接模块根据所述第一主事务识别码为与所述第一读请求对应的第一返回数据分配第一位置存储空间，为所述第一返回数据分配第一数据存储空间，将所述第一数据存储空间的地址存入所述第一位置存储空间，将所述第一主事务识别码和所述第一位置存储空间的地址连接，作为所述第一读请求的第一从事务识别码；
所述桥接模块将所述第一读请求发送给所述从装置；
所述桥接模块获得第二读请求，其中，所述第二读请求包含所述第一主事务识别码；
所述桥接模块根据所述第一主事务识别码为与所述第二读请求对应的第二返回数据分配第二位置存储空间，为所述第二返回数据分配第二数据存储空间，将所述第二数据存储空间的地址存入所述第二位置存储空间，将所述第一主事务识别码和所述第二位置存储空间的地址连接，作为所述第二读请求的第二从事务识别码，其中，所述第一位置存储空间与所述第二位置存储空间相邻、且所述第一位置存储空间在所述第二位置存储空间的前面；
所述桥接模块将所述第二读请求发送给所述从装置。
12.根据权利要求11所述的数据传输系统，其中：
所述从装置根据所述第二读请求生成所述第二返回数据，然后将所述第二返回数据发送给所述桥接模块，其中，所述第二返回数据中包含所述第二从事务识别码；
所述桥接模块根据所述第二返回数据中包含的所述第二从事务识别码中的所述第二位置存储空间的地址，将所述第二返回数据存入所述第二数据存储空间；
所述从装置根据所述第一读请求生成所述第一返回数据，然后将所述第一返回数据发送给所述桥接模块，其中，所述第一返回数据中包含所述第一从事务识别码；以及
所述桥接模块根据所述第一返回数据中包含的所述第一从事务识别码中的所述第一位置存储空间的地址，将所述第一返回数据存入所述第一数据存储空间。
13.根据权利要求11所述的数据传输系统，其中，所述桥接模块：
根据所述第一主事务识别码选择第一位置存储表；
在所述第一位置存储表中为所述第一返回数据分配所述第一位置存储空间、为所述第二返回数据分配所述第二位置存储空间；
为所述第一返回数据分配所述第一数据存储空间，为所述第二返回数据分配所述第二数据存储空间；以及
将所述第一数据存储空间的地址存入所述第一位置存储空间，将所述第二数据存储空间的地址存入所述第二位置存储空间。
14.根据权利要求11所述的数据传输系统，其中，所述桥接模块从所述从装置接收到所述第一返回数据和所述第二返回数据后：
根据所述第一主事务识别码选择第一位置存储表；
根据所述第一位置存储空间的地址从所述第一位置存储表获得所述第一数据存储空间的地址，再根据所述第一数据存储空间的地址将所述第一返回数据存入所述第一数据存储空间；以及
根据所述第二位置存储空间的地址从所述第一位置存储表获得所述第二数据存储空间的地址，再根据所述第二数据存储空间的地址将所述第二返回数据存入所述第二数据存储空间。
15.根据权利要求11所述的数据传输系统，其中，所述桥接模块将所述第二返回数据存入所述第二数据存储空间后：
如果还没接收到所述第一返回数据，所述桥接模块不把所述第二返回数据发送给所述主装置；
如果已经收到所述第一返回数据，所述桥接模块把所述第一返回数据发送给所述主装置后，再把所述第二返回数据发送给所述主装置。
16.根据权利要求11所述的数据传输系统，其中，所述桥接模块从所述主装置接收读请求，并将所述读请求分割为所述第一读请求和所述第二读请求。
17.根据权利要求16所述的数据传输系统，其中：
所述桥接模块将所述第一读请求的顺序号设置为第一顺序号，将所述第一主事务识别码、所述第一位置存储空间的地址和所述第一顺序号连接，作为所述第一读请求的第一从事务识别码；
所述桥接模块将所述第二读请求的顺序号设置为第二顺序号，将所述第一主事务识别码、所述第二位置存储空间的地址和所述第二顺序号连接，作为所述第二读请求的第二从事务识别码。
18.根据权利要求17所述的数据传输系统，其中，所述桥接模块从所述从装置接收到所述第一返回数据和所述第二返回数据后，根据所述第一顺序号和所述第二顺序号将所述第一返回数据和所述第二返回数据合并为返回数据，并将所述返回数据发送给所述主装置。
19.根据权利要求11所述的数据传输系统，其中：
所述桥接模块从所述主装置接收第三读请求，所述第三读请求包含第二主事务识别码，其中，所述第一主事务识别码与所述第二主事务识别码不同；
所述桥接模块根据所述第二主事务识别码选择第二位置存储表，在所述第二位置存储表中为与所述第三读请求对应的第三返回数据分配第三位置存储空间，为所述第三返回数据分配第三数据存储空间，将所述第三数据存储空间的地址存入所述第三位置存储空间；
所述桥接模块将所述第二主事务识别码和所述第三位置存储空间的地址连接，作为所述第三读请求的第三从事务识别码；
所述桥接模块将所述第三读请求发送给所述从装置；
所述从装置根据所述第三读请求生成所述第三返回数据，然后将所述第三返回数据发送给所述桥接模块，其中，所述第三返回数据中包含所述第三从事务识别码；
所述桥接模块根据所述第三返回数据中包含的所述第三从事务识别码中的所述第二主事务识别码和所述第三位置存储空间的地址，将所述第三返回数据存入所述第三数据存储空间。
20.根据权利要求19所述的数据传输系统，其中，当所述桥接模块从所述从装置接收到所述第三返回数据后，未接收到所述第一返回数据或所述第二返回数据时，直接把所述第三返回数据发送给所述主装置。
21.一种数据传输方法，包含：
获得第一读请求，其中，所述第一读请求包含第一主事务识别码；
根据所述第一主事务识别码为与所述第一读请求对应的第一返回数据分配第一位置存储空间，为所述第一返回数据分配第一数据存储空间，将所述第一数据存储空间的地址存入所述第一位置存储空间，将所述第一主事务识别码和所述第一位置存储空间的地址连接，作为所述第一读请求的第一从事务识别码；
将所述第一读请求发送给从装置；
获得第二读请求，其中，所述第二读请求包含所述第一主事务识别码；
根据所述第一主事务识别码为与所述第二读请求对应的第二返回数据分配第二位置存储空间，为所述第二返回数据分配第二数据存储空间，将所述第二数据存储空间的地址存入所述第二位置存储空间，将所述第一主事务识别码和所述第二位置存储空间的地址连接，作为所述第二读请求的第二从事务识别码，其中，所述第一位置存储空间与所述第二位置存储空间相邻、且所述第一位置存储空间在所述第二位置存储空间的前面；以及
将所述第二读请求发送给所述从装置。
22.根据权利要求21所述的数据传输方法，还包含：
所述从装置根据所述第二读请求生成所述第二返回数据，然后发回所述第二返回数据，其中，所述第二返回数据中包含所述第二从事务识别码；
根据所述第二返回数据中包含的所述第二从事务识别码中的所述第二位置存储空间的地址，将所述第二返回数据存入所述第二数据存储空间；
所述从装置根据所述第一读请求生成所述第一返回数据，然后发回所述第一返回数据，其中，所述第一返回数据中包含所述第一从事务识别码；以及
根据所述第一返回数据中包含的所述第一从事务识别码中的所述第一位置存储空间的地址，将所述第一返回数据存入所述第一数据存储空间。
23.根据权利要求21所述的数据传输方法，还包含：
根据所述第一主事务识别码选择第一位置存储表；
在所述第一位置存储表中为所述第一返回数据分配所述第一位置存储空间、为所述第二返回数据分配所述第二位置存储空间；
为所述第一返回数据分配所述第一数据存储空间，为所述第二返回数据分配所述第二数据存储空间；以及
将所述第一数据存储空间的地址存入所述第一位置存储空间，将所述第二数据存储空间的地址存入所述第二位置存储空间。
24.根据权利要求21所述的数据传输方法，还包含：
从所述从装置接收到所述第一返回数据和所述第二返回数据后：
根据所述第一主事务识别码选择第一位置存储表；
根据所述第一位置存储空间的地址从所述第一位置存储表获得所述第一数据存储空间的地址，再根据所述第一数据存储空间的地址将所述第一返回数据存入所述第一数据存储空间；以及
根据所述第二位置存储空间的地址从所述第一位置存储表获得所述第二数据存储空间的地址，再根据所述第二数据存储空间的地址将所述第二返回数据存入所述第二数据存储空间。
25.根据权利要求21所述的数据传输方法，还包含：
将所述第二返回数据存入所述第二数据存储空间后：
如果还没接收到所述第一返回数据，不把所述第二返回数据发送给主装置；以及
如果已经收到所述第一返回数据，把所述第一返回数据发送给所述主装置后，再把所述第二返回数据发送给主装置。
26.根据权利要求21所述的数据传输方法，还包含：
从主装置接收读请求，并将所述读请求分割为所述第一读请求和所述第二读请求。
27.根据权利要求26所述的数据传输方法，还包含：
将所述第一读请求的顺序号设置为第一顺序号，将所述第一主事务识别码、所述第一位置存储空间的地址和所述第一顺序号连接，作为所述第一读请求的第一从事务识别码；以及
将所述第二读请求的顺序号设置为第二顺序号，将所述第一主事务识别码、所述第二位置存储空间的地址和所述第二顺序号连接，作为所述第二读请求的第二从事务识别码。
28.根据权利要求27所述的数据传输方法，还包含：
根据所述第一顺序号和所述第二顺序号将所述第一返回数据和所述第二返回数据合并为返回数据，并将所述返回数据发送给所述主装置。
29.根据权利要求21所述的数据传输方法，还包含：
从主装置接收第三读请求，所述第三读请求包含第二主事务识别码，其中，所述第一主事务识别码与所述第二主事务识别码不同；
根据所述第二主事务识别码选择第二位置存储表，在所述第二位置存储表中为与所述第三读请求对应的第三返回数据分配第三位置存储空间，为所述第三返回数据分配第三数据存储空间，将所述第三数据存储空间的地址存入所述第三位置存储空间；
将所述第二主事务识别码和所述第三位置存储空间的地址连接，作为所述第三读请求的第三从事务识别码；
将所述第三读请求发送给从装置；
所述从装置根据所述第三读请求生成所述第三返回数据，然后发回所述第三返回数据，其中，所述第三返回数据中包含所述第三从事务识别码；以及
根据所述第三返回数据中包含的所述第三从事务识别码中的所述第二主事务识别码和所述第三位置存储空间的地址，将所述第三返回数据存入所述第三数据存储空间。
30.根据权利要求29所述的数据传输方法，还包含：
从所述从装置接收到所述第三返回数据后，当未接收到所述第一返回数据或所述第二返回数据时，直接把所述第三返回数据发送给主装置。
CN202111287839.4A 2021-11-02 2021-11-02 桥接模块、数据传输系统和数据传输方法 Active CN114020662B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111287839.4A CN114020662B (zh) 2021-11-02 2021-11-02 桥接模块、数据传输系统和数据传输方法
US17/976,860 US12019572B2 (en) 2021-11-02 2022-10-30 Bridging module, data transmission system, and data transmission method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111287839.4A CN114020662B (zh) 2021-11-02 2021-11-02 桥接模块、数据传输系统和数据传输方法

Publications (2)

Publication Number Publication Date
CN114020662A CN114020662A (zh) 2022-02-08
CN114020662B true CN114020662B (zh) 2024-07-16

Family

ID=80059908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111287839.4A Active CN114020662B (zh) 2021-11-02 2021-11-02 桥接模块、数据传输系统和数据传输方法

Country Status (2)

Country Link
US (1) US12019572B2 (zh)
CN (1) CN114020662B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113886310B (zh) 2021-11-02 2024-08-06 上海兆芯集成电路股份有限公司 桥接模块、数据传输系统和数据传输方法
CN114020662B (zh) * 2021-11-02 2024-07-16 上海兆芯集成电路股份有限公司 桥接模块、数据传输系统和数据传输方法
CN118245406A (zh) * 2024-05-27 2024-06-25 广东匠芯创科技有限公司 数据访问方法和系统、psram控制器、存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110928811A (zh) * 2018-09-19 2020-03-27 Arm有限公司 用于处理突发读取事务的装置和方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7457905B2 (en) * 2005-08-29 2008-11-25 Lsi Corporation Method for request transaction ordering in OCP bus to AXI bus bridge design
JP5396169B2 (ja) * 2009-06-22 2014-01-22 オリンパス株式会社 データアクセス制御装置
CN102004709B (zh) * 2009-08-31 2013-09-25 国际商业机器公司 处理器局部总线到高级可扩展接口之间的总线桥及映射方法
US8448165B1 (en) * 2009-09-15 2013-05-21 Symantec Corporation System and method for logging operations of virtual machines
CN101853237B (zh) * 2010-05-31 2012-07-04 华为技术有限公司 片上系统及axi总线下的传输方法
US20160277412A1 (en) 2010-11-17 2016-09-22 Invysta Technology Group Methodology for identifying local/mobile client computing devices using a network based database containing records of hashed distinctive hardware, software, and user provided biometric makers for authorization of electronic transactions and right of entry to secure locations
US8510493B2 (en) * 2010-12-27 2013-08-13 Lsi Corporation Circuit to efficiently handle data movement within a cache controller or on-chip memory peripheral
WO2011137813A2 (zh) * 2011-05-24 2011-11-10 华为技术有限公司 先进可扩展接口总线以及相应的数据传输方法
CN103338255B (zh) * 2013-06-28 2015-07-22 腾讯科技（深圳）有限公司 一种跨终端输入方法、装置及系统
US9710226B1 (en) * 2013-07-16 2017-07-18 Rambus Inc. Unsuccessful write retry buffer
US20150120555A1 (en) 2013-10-29 2015-04-30 Elwha Llc Exchange authorization analysis infused with network-acquired data stream information
US9146774B2 (en) * 2013-12-12 2015-09-29 International Business Machines Corporation Coalescing memory transactions
US9740646B2 (en) * 2014-12-20 2017-08-22 Intel Corporation Early identification in transactional buffered memory
GB2542771B (en) 2015-09-25 2020-07-08 Advanced Risc Mach Ltd Hazard Checking
US10216669B2 (en) * 2016-02-23 2019-02-26 Honeywell International Inc. Bus bridge for translating requests between a module bus and an axi bus
WO2017196141A1 (en) * 2016-05-12 2017-11-16 Lg Electronics Inc. Autonomous prefetch engine
US11449430B2 (en) * 2020-04-02 2022-09-20 Samsung Electronics Co., Ltd. Key-value store architecture for key-value devices
CN112673609B (zh) * 2020-09-27 2022-03-04 华为技术有限公司 一种数据传输系统、数据传输方法，智能车以及装置
CN112231069A (zh) * 2020-10-14 2021-01-15 北京金山云网络技术有限公司 事务标识的处理方法、装置及电子设备
CN114020662B (zh) * 2021-11-02 2024-07-16 上海兆芯集成电路股份有限公司 桥接模块、数据传输系统和数据传输方法
CN113886310B (zh) * 2021-11-02 2024-08-06 上海兆芯集成电路股份有限公司 桥接模块、数据传输系统和数据传输方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110928811A (zh) * 2018-09-19 2020-03-27 Arm有限公司 用于处理突发读取事务的装置和方法

Also Published As

Publication number Publication date
US12019572B2 (en) 2024-06-25
US20230136539A1 (en) 2023-05-04
CN114020662A (zh) 2022-02-08

Similar Documents

Publication Publication Date Title
CN114020662B (zh) 桥接模块、数据传输系统和数据传输方法
JP4083987B2 (ja) 多重レベル接続識別を備えた通信システム
CN111352873B (zh) NVMe协议命令处理方法与装置
CN113886310B (zh) 桥接模块、数据传输系统和数据传输方法
US20110099305A1 (en) Universal Serial Bus Host Control Methods and Universal Serial Bus Host Controllers
CN112181887B (zh) 数据传输方法及装置
US11093291B2 (en) Resource assignment using CDA protocol in distributed processing environment based on task bid and resource cost
CN117112465A (zh) Dma调度器及方法、片上系统、电子组件及设备
US8533377B2 (en) System and method for allocating transaction ID in a system with a plurality of processing modules
KR102303424B1 (ko) 랜덤 액세스 메모리를 포함하는 하나 이상의 처리 유닛을 위한 직접 메모리 액세스 제어 장치
US6826644B1 (en) Peripheral component interconnect arbiter implementation with dynamic priority scheme
CN115883022B (zh) Dma传输控制方法、装置、电子设备及可读存储介质
CN111679918B (zh) 一种消息传输方法及装置
US6898684B2 (en) Control chip with multiple-layer defer queue
CN115563038A (zh) 基于dma控制器的数据处理系统、方法和数据处理设备
EP2588965B1 (en) Method, apparatus and system for maintaining transaction coherecy in a multiple data bus platform
US10769079B2 (en) Effective gear-shifting by queue based implementation
CN106940684A (zh) 一种按比特写数据的方法及装置
JPH10283302A (ja) 複数のプロセッサに接続されたバスにデータを供給する方法およびシステム
WO2024012015A1 (zh) 一种存储系统、主控芯片、数据存储方法及数据读取方法
KR100215572B1 (ko) 인터페이스 버퍼 제어 방법 및 장치
CN118656188A (zh) 应用于dpu的处理模块和网络处理器
CN116820340A (zh) 数据存储控制装置及电子设备
CN117472811A (zh) 数据处理的桥接芯片、桥接处理方法及桥接存储系统
CN115344192A (zh) 一种数据处理方法、装置及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 301, 2537 Jinke Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203

Applicant after: Shanghai Zhaoxin Semiconductor Co.,Ltd.

Address before: Room 301, 2537 Jinke Road, Zhangjiang hi tech park, Shanghai 201203

Applicant before: VIA ALLIANCE SEMICONDUCTOR Co.,Ltd.

GR01 Patent grant
GR01 Patent grant