JP2011003160A5 - - Google Patents

Download PDF

Info

Publication number
JP2011003160A5
JP2011003160A5 JP2009148063A JP2009148063A JP2011003160A5 JP 2011003160 A5 JP2011003160 A5 JP 2011003160A5 JP 2009148063 A JP2009148063 A JP 2009148063A JP 2009148063 A JP2009148063 A JP 2009148063A JP 2011003160 A5 JP2011003160 A5 JP 2011003160A5
Authority
JP
Japan
Prior art keywords
memory
data access
module
data
request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009148063A
Other languages
English (en)
Other versions
JP2011003160A (ja
JP5396169B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2009148063A priority Critical patent/JP5396169B2/ja
Priority claimed from JP2009148063A external-priority patent/JP5396169B2/ja
Priority to US12/818,571 priority patent/US20100325375A1/en
Priority to CN2010102117789A priority patent/CN101930414A/zh
Publication of JP2011003160A publication Critical patent/JP2011003160A/ja
Publication of JP2011003160A5 publication Critical patent/JP2011003160A5/ja
Application granted granted Critical
Publication of JP5396169B2 publication Critical patent/JP5396169B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

上述した課題を解決するために、本発明にかかるデータアクセス制御装置は、複数のバンクを有するアドレス空間からなるメモリに対して、データアクセス要求を行う複数のモジュールからデータアクセスを行うデータアクセス制御装置であって、前記複数のモジュールのうち、前記メモリに対するデータアクセスの優先度が相対的に高いデータを出力する高速モジュールと、前記複数のモジュールのうち、前記メモリに対するデータアクセスの優先度が相対的に低いデータを出力する低速モジュールと、前記各モジュールから前記メモリへのデータアクセスの要求を受付け、該要求の優先度に応じてデータアクセス要求を許可する信号を対応する前記モジュールへ送信するとともに、許可した該モジュールから要求されたメモリアクセス条件に基づいて前記メモリへのデータアクセスを制御するメモリ制御部と、を備え、前記高速モジュールは、前記メモリ制御部に対して、前記複数バンクへの書き込み要求数だけ連続したデータアクセス要求を、隣接する要求で異なるバンクに連続して行い、アクセス要求元モジュールから前記メモリへ連続的にデータ書き込みを行う場合において、前記メモリの異なる複数のバンクへのアクセスであって、かつこれらのアクセスが最短時間となるような書き込みデータが所定以上溜まったときに、前記アクセス要求元モジュールから前記メモリ制御部への書き込み要求信号が発せられることを特徴とする。

Claims (7)

  1. 複数のバンクを有するアドレス空間からなるメモリに対して、データアクセス要求を行う複数のモジュールからデータアクセスを行うデータアクセス制御装置であって、
    前記複数のモジュールのうち、前記メモリに対するデータアクセスの優先度が相対的に高いデータを出力する高速モジュールと、
    前記複数のモジュールのうち、前記メモリに対するデータアクセスの優先度が相対的に低いデータを出力する低速モジュールと、
    前記各モジュールから前記メモリへのデータアクセスの要求を受付け、該要求の優先度に応じてデータアクセス要求を許可する信号を対応する前記モジュールへ送信するとともに、許可した該モジュールから要求されたメモリアクセス条件に基づいて前記メモリへのデータアクセスを制御するメモリ制御部と、
    を備え、
    前記高速モジュールは、前記メモリ制御部に対して、前記複数バンクへの書き込み要求数だけ連続したデータアクセス要求を、隣接する要求で異なるバンクに連続して行い、アクセス要求元モジュールから前記メモリへ連続的にデータ書き込みを行う場合において、前記メモリの異なる複数のバンクへのアクセスであって、かつこれらのアクセスが最短時間となるような書き込みデータが所定以上溜まったときに、前記アクセス要求元モジュールから前記メモリ制御部への書き込み要求信号が発せられることを特徴とするデータアクセス制御装置。
  2. 前記高速モジュールは、連続する書き込み要求数を、前記メモリのバンク数に対して整数倍に設定することを特徴とする請求項１に記載のデータアクセス制御装置。
  3. 前記高速モジュールは、連続する書き込み要求数を、転送レートとデータ量とに基づいて設定することを特徴とする請求項１または２に記載のデータアクセス制御装置。
  4. 前記高速モジュールを含むデータアクセスの優先度が相対的に高い複数のモジュールを１グループとして扱い、グループ外の他のモジュールよりもデータアクセスの優先度を高くしたことを特徴とする請求項１〜３のいずれか一つに記載のデータアクセス制御装置。
  5. 前記メモリ制御部は、グループ化された前記複数のモジュールの全てのデータアクセス要求がなくなるまで該グループにバスを占有させ、グループ外の他のモジュールのデータアクセス要求をマスクすることを特徴とする請求項４に記載のデータアクセス制御装置。
  6. 前記マスク処理は、前記メモリ制御部の設定によりグループ別に行うことを特徴とする請求項５に記載のデータアクセス制御装置。
  7. 複数のバンクを有するアドレス空間からなるメモリと、該メモリに対してデータアクセス要求を行うモジュールであって、前記メモリに対するデータアクセスの優先度が相対的に高いデータを出力する高速モジュールと、前記メモリに対してデータアクセス要求を行うモジュールであって、該メモリに対するデータアクセスの優先度が相対的に低いデータを出力する低速モジュールと、前記各モジュールから前記メモリへのデータアクセスの要求を受付け、該要求の優先度に応じてデータアクセス要求を許可する信号を対応する前記モジュールへ送信するとともに、許可した該モジュールから要求されたメモリアクセス条件に基づいて前記メモリへのデータアクセスを制御するメモリ制御部と、を備えるデータアクセス制御装置を用いたデータアクセス制御方法であって、
    前記メモリ制御部により、前記高速モジュールの設定に従い、該高速モジュールに対して複数バンクへのアクセス要求を連続して行い、該高速モジュールに対する連続したアクセス要求の処理後に前記低速モジュールに対するバンクへのアクセス要求を行うようにしたことを特徴とするデータアクセス制御方法。
JP2009148063A 2009-06-22 2009-06-22 データアクセス制御装置 Active JP5396169B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009148063A JP5396169B2 (ja) 2009-06-22 2009-06-22 データアクセス制御装置
US12/818,571 US20100325375A1 (en) 2009-06-22 2010-06-18 Data-access control device and data-access control method
CN2010102117789A CN101930414A (zh) 2009-06-22 2010-06-22 数据存取控制装置及数据存取控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009148063A JP5396169B2 (ja) 2009-06-22 2009-06-22 データアクセス制御装置

Publications (3)

Publication Number Publication Date
JP2011003160A JP2011003160A (ja) 2011-01-06
JP2011003160A5 true JP2011003160A5 (ja) 2012-06-28
JP5396169B2 JP5396169B2 (ja) 2014-01-22

Family

ID=43355296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009148063A Active JP5396169B2 (ja) 2009-06-22 2009-06-22 データアクセス制御装置

Country Status (3)

Country Link
US (1) US20100325375A1 (ja)
JP (1) JP5396169B2 (ja)
CN (1) CN101930414A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5744650B2 (ja) 2011-07-06 2015-07-08 オリンパス株式会社 バスモニタ装置、バスモニタ方法、およびプログラム
US20130097433A1 (en) * 2011-10-18 2013-04-18 Stec, Inc. Systems and methods for dynamic resource management in solid state drive system
US9134919B2 (en) * 2012-03-29 2015-09-15 Samsung Electronics Co., Ltd. Memory device including priority information and method of operating the same
JP2014035549A (ja) * 2012-08-07 2014-02-24 Ricoh Co Ltd バス制御装置、画像処理装置及びバス制御方法
JP6210743B2 (ja) 2013-06-10 2017-10-11 オリンパス株式会社 データ処理装置およびデータ転送制御装置
JP6210742B2 (ja) 2013-06-10 2017-10-11 オリンパス株式会社 データ処理装置およびデータ転送制御装置
JP6883764B2 (ja) * 2018-09-28 2021-06-09 パナソニックＩｐマネジメント株式会社 コマンド制御システム、車両、コマンド制御方法及びプログラム
US11551746B2 (en) * 2020-11-19 2023-01-10 Micron Technology, Inc. Apparatuses including memory regions having different access speeds and methods for using the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1270338C (en) * 1985-09-11 1990-06-12 DATA PROCESSING SYSTEM FOR PROCESSING UNITS WITH DIFFERENT RATES
JPH01303543A (ja) * 1988-05-31 1989-12-07 Fujitsu Ltd メモリアクセス制御装置
JPH10334037A (ja) * 1997-05-30 1998-12-18 Sanyo Electric Co Ltd 通信ｄｍａ装置
JP4234829B2 (ja) * 1998-12-03 2009-03-04 パナソニック株式会社 メモリ制御装置
JP2000251470A (ja) * 1999-03-01 2000-09-14 Hitachi Ltd 半導体集積回路
JP2002328837A (ja) * 2001-04-27 2002-11-15 Fujitsu Ltd メモリ・コントローラ
JP4820566B2 (ja) * 2005-03-25 2011-11-24 パナソニック株式会社 メモリアクセス制御回路
EP2071468A4 (en) * 2006-12-25 2010-11-03 Panasonic Corp MEMORY CONTROL DEVICE, MEMORY DEVICE, AND MEMORY CONTROL METHOD
JP2008269348A (ja) * 2007-04-20 2008-11-06 Toshiba Corp メモリ制御装置およびメモリ制御方法
US20110010494A1 (en) * 2008-04-08 2011-01-13 Kazuhito Tanaka Memory control circuit and memory control method

Similar Documents

Publication Publication Date Title
JP2011003160A5 (ja)
US7299313B2 (en) System, method and storage medium for a memory subsystem command interface
US8977811B2 (en) Scalable schedulers for memory controllers
JP5396169B2 (ja) データアクセス制御装置
US20110225369A1 (en) Multiport data cache apparatus and method of controlling the same
CN105359122B (zh) 多cpu系统中的增强型数据传输
JP2018077833A5 (ja) Ｄｄｒバスを通じてｄｒａｍ内のｅｃｃ情報を伝達するデータチップ
US20150052327A1 (en) Dynamic memory relocation
US9424902B2 (en) Memory controller and associated method for generating memory address
US20160313923A1 (en) Method for accessing multi-port memory module and associated memory controller
US9842630B2 (en) Memory component with adjustable core-to-interface data rate ratio
JP2016085515A (ja) 共有メモリへのアクセス要求をスケジューリングするための装置、方法およびコンピュータプログラム
JP6226200B2 (ja) メモリーコントローラー
TWI553483B (zh) 處理器及存取記憶體的方法
JP5348157B2 (ja) 情報処理装置、メモリアクセス制御装置及びそのアドレス生成方法
JP2016033818A (ja) データ処理方法、装置、およびシステム
CN116360674A (zh) 写入请求缓冲器
CN104123231B (zh) 存储器地址产生方法
EP3931704B1 (en) Accelerating access to memory banks in a data storage system
JP2005346715A (ja) マルチポートランダムアクセスメモリ
CN104750640A (zh) 在多个通道之间仲裁以存取一资源的方法和装置
US11734608B2 (en) Address interleaving for machine learning
JP2014013506A (ja) 情報処理装置、制御方法、及びプログラム
CN102880429B (zh) 一种sd卡及数据存取方法
JP2008041142A (ja) メモリアクセス方法