CN102880429B - 一种sd卡及数据存取方法 - Google Patents
一种sd卡及数据存取方法 Download PDFInfo
- Publication number
- CN102880429B CN102880429B CN201210343163.0A CN201210343163A CN102880429B CN 102880429 B CN102880429 B CN 102880429B CN 201210343163 A CN201210343163 A CN 201210343163A CN 102880429 B CN102880429 B CN 102880429B
- Authority
- CN
- China
- Prior art keywords
- ram
- data
- controller
- storage unit
- electronic installation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Storage Device Security (AREA)
Abstract
<b>本发明公开了一</b><b>SD</b><b>卡，可与电子装置连接。在存储状态下，</b><b>RAM</b><b>控制器控制</b><b>SD</b><b>控制器周期性地从电子装置接收数据并依次循环写入各</b><b>RAM</b><b>中，控制加解密单元周期性地对各</b><b>RAM</b><b>中数据依次循环进行加密，控制</b><b>NF</b><b>控制器周期性地从各</b><b>RAM</b><b>依次循环读出数据并存至</b><b>SD</b><b>卡的存储单元；在读取状态下，控制</b><b>NF</b><b>控制器周期性地从存储单元读数据并依次循环存入各</b><b>RAM</b><b>中，控制加解密单元周期性地对各</b><b>RAM</b><b>数据依次循环进行解密，控制</b><b>SD</b><b>控制器周期性地从各</b><b>RAM</b><b>依次循环读取数据至电子装置。本发明还公开了相应的数据存取方法。通过本发明的</b><b>SD</b><b>卡及数据存取方法，对数据传输进行流水线作业方式，提高了数据的传输效率。</b>
Description
技术领域
本发明涉及数据存取领域，具体涉及SD卡及与SD卡对应的数据存取方法。
背景技术
目前，对SD卡（SecureDigitalMemoryCard）进行数据传输（读取及存储）的方式主要有两种：基于CPU（CentralProcessingUnit）的方式及基于DMA（DirectMemoryAccess）的方式。其中，基于CPU传输数据时，芯片的CPU直接将接收到的来自于SD卡的数据存储至系统的RAM（randomaccessmemory）中或从系统的RAM中直接读取数据至SD卡中，CPU的传输需要执行指令周期，其传输数据的速度慢，需要实时占用CPU资源；而基于DMA方式传输数据时，DMA控制器直接将数据从一个地址空间复制到另外一个地址空间而不需要CPU的直接参与，其传输速度较CPU传输方式快，系统资源利用率高。
然而，采用上述两种方式进行数据传输的速率仍然较低，不能满足日益增长地对数据高速处理的要求。
发明内容
针对上述问题，本发明的目的在于提供一种SD卡及数据存取方法，通过设置至少三个RAM，采用流水处理的方式对数据进行传输，有效地提高了数据的传输过程。
为实现上述目的，本发明采用如下技术方案：
一种SD卡，可与电子装置电连接，包括RAM控制器、SD控制器、加解密单元、NF控制器、存储单元及至少三个RAM，RAM控制器分别连接至所述至少三个RAM、SD控制器、加解密单元及NF控制器，所述SD卡包括将数据从电子装置存储至存储单元的存储状态及将数据从存储单元读取至电子装置的读取状态；
RAM控制器控制SD控制器在存储状态下周期性地从电子装置接收数据并依次循环写入各RAM中，或在读取状态下周期性地从各RAM依次循环读出数据至电子装置；
RAM控制器控制加解密单元在存储状态下周期性地对各RAM中的数据依次循环地进行加密及将加密后的数据存储回相应的RAM中，或在读取状态下周期性地对各RAM中的数据依次循环地进行解密及将解密后的数据存储回相应的RAM中；
RAM控制器控制NF控制器在存储状态下周期性地从各RAM依次循环地读出数据并存储至存储单元，或在读取状态下周期性地从存储单元读取数据并依次循环地存储至各RAM中。
一种数据存取方法，用于SD卡中，所述SD卡可与电子装置电连接，所述SD卡包括将数据从电子装置存储至SD卡的存储单元的存储状态及将存储单元的数据读取至电子装置的读取状态，所述对SD卡进行数据存取的方法包括：
通过RAM控制器控制SD控制器在存储状态下周期性地从电子装置接收数据并依次循环写入各RAM中，或在读取状态下周期性地从各RAM依次循环读出数据至电子装置的步骤；
通过RAM控制器控制加解密单元在存储状态下周期性地对各RAM中的数据依次循环地进行加密及将加密后的数据存储回相应的RAM中，或在读取状态下周期性地对各RAM中的数据依次循环地进行解密及将解密后的数据存储回相应的RAM中的步骤；
通过RAM控制器控制NF控制器在存储状态下周期性地从各RAM依次循环地读出数据并存储至存储单元，或在读取状态下周期性地从存储单元读取数据并依次循环地存储至各RAM中的步骤。
本发明的有益效果在于：
通过设置多个RAM，对数据传输（存储与读取）进行流水线地作业方式，提高了数据传输地效率。
附图说明
图1为本发明的SD卡的电路结构示意图；
图2为图1中的SD卡从电子装置存储数据至SD卡的存储单元的过程示意图；
图3为图1中的SD卡从存储单元读取数据至电子装置的过程示意图；
图4为本发明的另一实施方式中SD卡从存储单元读取数据至电子装置的过程示意图；
图5为对本发明的数据存取方法的流程图。
具体实施方式
下面，结合附图以及具体实施方式，对本发明做进一步描述：
如图1所示，为本发明的SD卡的电路结构示意图。所述SD卡100包括RAM控制器10、SD控制器20、加解密单元30、NF控制器40、至少三个RAM50及一存储单元60，RAM控制器10分别连接至所述SD控制器20、加解密单元30、NF控制器40及至少三个RAM50。其中，所示存储单元60优选为NandFlash。所述SD卡100可与电子装置200电连接，所述电子装置200为数码相机、MP3等。所述SD卡100包括将数据从电子装置200存储至存储单元60的存储状态及将数据从存储单元60读取至电子装置200的读取状态。
RAM控制器10控制SD控制器20在存储状态下周期性地从电子装置200接收数据并依次循环写入各RAM50中，或在读取状态下周期性地从各RAM50依次循环读出数据至电子装置200。
RAM控制器10控制加解密单元30在存储状态下周期性地对各RAM50中的数据依次循环地进行加密及将加密后的数据存储回相应的RAM50中，或在读取状态下周期性地对各RAM50中的数据依次循环地进行解密及将解密后的数据存储回相应的RAM50中。
RAM控制器10控制NF控制器40在存储状态下周期性地从各RAM50依次循环地读出数据并存储至SD卡200的存储单元60，或在读取状态下周期性地从存储单元60读取数据并依次循环地存储至各RAM50中。
在SD卡100处于存储状态或读取状态下时，通过RAM控制器10控制SD控制器20、加解密单元30及NF控制器40分别对多个RAM50周期性地循环操作，使得从电子装置200传输数据至存储单元60或将存储单元60的数据读取至电子装置200的整个过程都能够采用流水处理方式，从而极大地提高了数据传输地效率。
为更加清楚地说明本发明的数据传输流程，以SD卡100包括四个RAM50（RAM1、RAM2、RAM3及RAM4）为例进行说明。
如图2所述，为图1中的SD卡从电子装置200存储数据至SD卡100的存储单元60的过程示意图。在存储状态下，在第一个周期内，RAM控制器10控制SD控制器20从电子装置200接收数据并写入RAM1中；在第二个周期内，RAM控制器10控制SD控制器20从电子装置200接收数据并写入RAM2中，同时控制加解密单元30对RAM1中的数据进行加密及将加密后的数据存储回RAM1中；在第三个周期内，RAM控制器10控制SD控制器20从电子装置200接收数据并写入RAM3中，同时控制加解密单元30对RAM2中的数据进行加密及将加密后的数据存储回RAM2中，并控制NF控制器40从RAM1读出加密后的数据存储至存储单元60；在第四个周期内，RAM控制器10控制SD控制器20从电子装置200接收数据并写入RAM4中，同时控制加解密单元30对RAM3中的数据进行加密及将加密后的数据存储回RAM3中，并控制NF控制器40从RAM2读出加密后的数据存储至存储单元60，如此循环操作，则SD控制器20每个周期都能够从电子装置200的AHB总线接收数据并写入不同的RAM中，而NF控制器40则在第三个周期及以后的每个周期内都能够从不同的RAM读出数据并存储至存储单元60，即SD控制器20接收来自电子装置200的数据、加解密单元30对数据进行加密及NF控制器40将加密后的数据存储至存储单元60的三个过程已经形成了三级流水结构，数据的传输效率高。
如图3所述，为图1中的SD卡从存储单元60读出数据至电子装置200的过程示意图。在读取状态下，在第一个周期内，RAM控制器10控制NF控制器40从存储单元60读取数据并存储至RAM1中；在第二个周期内，RAM控制器10控制NF控制器40从存储单元60读取数据并存储至RAM2中，同时控制加解密单元30对RAM1中的数据进行解密及将解密后的数据存储回RAM1中；在第三个周期内，RAM控制器10控制NF控制器40从存储单元60读取数据并存储至RAM3中，控制加解密单元30对RAM2中的数据进行解密及将解密后的数据存储回RAM2中，同时控制SD控制器20从RAM1读出数据至电子装置200；在第四个周期内，RAM控制器10控制NF控制器40从存储单元60读取数据并存储至RAM4中，控制加解密单元30对RAM3中的数据进行解密及将解密后的数据存储回RAM3中，同时控制SD控制器20从RAM2读出数据至电子装置200，如此循环操作，则NF控制器40每个周期都能够从存储单元60读取数据并存储至不同的RAM中，而SD控制器20则在第三个周期及以后的每个周期内都能够从不同的RAM读出数据至电子装置200，即NF控制器40从存储单元60读取数据至不同的RAM、加解密单元30对RAM中的数据进行解密及SD控制器20从各RAM依次循环读出数据至电子装置200的三个过程已经形成了三级流水结构，数据的传输效率更高。
在另一实施方式中，为了数据处理过程的准确性更高，所述SD卡100还包括ECC效验单元（ErrorCorrectingCode，错误检查和纠正，图中未示），如图4所示，在SD卡100处于读取状态下时，在RAM控制器10控制NF控制器40周期性地从存储单元60读取数据及依次循环地存储至各RAM中后，RAM控制器10还进一步地控制ECC效验单元周期性地对各RAM中的数据进行ECC效验并将效验后的数据存储回各RAM中，以待加解密单元30进行解密。例如，第一个周期内RAM控制器10控制NF控制器40从存储单元60读取数据并存储至RAM1中；在第二个周期内，RAM控制器10控制NF控制器40从存储单元60读取数据并存储至RAM2中，同时控制ECC效验单元对RAM1中的数据进行ECC效验并将效验后的数据存储回RAM1中；在第三个周期内，RAM控制器10控制NF控制器40从存储单元60读取数据并存储至RAM3中，控制ECC效验单元对RAM2中的数据进行ECC效验并将效验后的数据存储回RAM2中，同时控制加解密单元30对RAM1中的数据进行解密及将解密后的数据存储回RAM1中；在第四个周期内，RAM控制器10控制NF控制器40从存储单元60读取数据并存储至RAM4中，控制ECC效验单元对RAM3中的数据进行ECC效验并将效验后的数据存储回RAM3中，控制加解密单元30对RAM2中的数据进行解密及将解密后的数据存储回RAM2中，同时控制SD控制器10从RAM1读出数据至电子装置200，如此循环，则以后每个周期内SD控制器10都能从不同的RAM循环读出数据至电子装置200。即NF控制器40从存储单元60读取数据至不同的RAM、ECC效验单元对各RAM中的数据分别进行ECC效验、加解密单元30对RAM中的数据分别进行解密、SD控制器20从各RAM依次循环地读出数据至电子装置200的四个过程形成了四级流水结构，从而使得数据的传输效率高。
如图5所示，为本发明的数据存取方法流程图。所述方法包括步骤：
S501：通过RAM控制器10控制SD控制器20在存储状态下周期性地从电子装置200接收数据并依次循环写入各RAM中，或在读取状态下周期性地从各RAM依次循环读出数据至电子装置；
S502：通过RAM控制器10控制加解密单元30在存储状态下周期性地对各RAM中的数据依次循环地进行加密及将加密后的数据存储回相应的RAM中，或在读取状态下周期性地对各RAM中的数据依次循环地进行解密及将解密后的数据存储回相应的RAM中；
S503：通过RAM控制器10控制NF控制器40在存储状态下周期性地从各RAM依次循环地读出数据并存储至存储单元60，或在读取状态下周期性地从存储单元60读取数据并依次循环地存储至各RAM中。
在上述方法中，RAM控制器10控制NF控制器40周期性地从存储单元60读取数据及依次循环地存储至各RAM中后，RAM控制器10还控制ECC效验单元周期性地对各RAM中的数据进行ECC效验并将效验后的数据存储回各RAM中，以待加解密单元30解密。
对于本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及变形，而所有的这些改变以及变形都应该属于本发明权利要求的保护范围之内。
Claims (6)
1.一种SD卡，可与电子装置电连接，其特征在于，包括RAM控制器、SD控制器、加解密单元、NF控制器、存储单元及至少三个RAM，RAM控制器分别连接至SD控制器、加解密单元、NF控制器及所述至少三个RAM，所述SD卡包括将数据从电子装置存储至存储单元的存储状态及将数据从存储单元读取至电子装置的读取状态；
RAM控制器控制SD控制器在存储状态下周期性地从电子装置接收数据并依次循环写入各RAM中，或在读取状态下周期性地从各RAM依次循环读出数据至电子装置；
RAM控制器控制加解密单元在存储状态下周期性地对各RAM中的数据依次循环地进行加密及将加密后的数据存储回相应的RAM中，或在读取状态下周期性地对各RAM中的数据依次循环地进行解密及将解密后的数据存储回相应的RAM中；
RAM控制器控制NF控制器在存储状态下周期性地从各RAM依次循环地读出数据并存储至存储单元，或在读取状态下周期性地从存储单元读取数据并依次循环地存储至各RAM中；
SD卡从电子装置存储数据至SD卡的存储单元时，SD控制器每个周期都能够从电子装置的AHB总线接收数据并写入不同的RAM中；NF控制器在第三个周期及以后的每个周期内都能够从不同的RAM读出数据并存储至存储单元；
SD卡从存储单元出数据至电子装置时，NF控制器每个周期都能够从存储单元读取数据并存储至不同的RAM中；SD控制器则在第三个周期及以后的每个周期内都能够从不同的RAM读出数据至电子装置。
2.如权利要求1所述的SD卡，其特征在于，所述SD卡包括四个RAM。
3.如权利要求1所述的SD卡，其特征在于，所述存储单元为NandFlash。
4.如权利要求1所述的SD卡，其特征在于，所述SD卡还包括ECC效验单元，在读取状态下RAM控制器控制NF控制器周期性地从存储单元读取数据及依次循环地存储至各RAM中后，RAM控制器还控制ECC效验单元周期性地对各RAM中的数据进行ECC效验并将效验后的数据存储回各RAM中。
5.一种数据存取方法，用于SD卡中，所述SD卡可与电子装置电连接，所述SD卡包括将数据从电子装置存储至SD卡的存储单元的存储状态及将存储单元的数据读取至电子装置的读取状态，其特征在于，所述数据存取方法包括：
通过RAM控制器控制SD控制器在存储状态下周期性地从电子装置接收数据并依次循环写入各RAM中，或在读取状态下周期性地从各RAM依次循环读出数据至电子装置的步骤；
通过RAM控制器控制加解密单元在存储状态下周期性地对各RAM中的数据依次循环地进行加密及将加密后的数据存储回相应的RAM中，或在读取状态下周期性地对各RAM中的数据依次循环地进行解密及将解密后的数据存储回相应的RAM中的步骤；
通过RAM控制器控制NF控制器在存储状态下周期性地从各RAM依次循环地读出数据并存储至存储单元，或在读取状态下周期性地从存储单元读取数据并依次循环地存储至各RAM中的步骤；
SD卡从电子装置存储数据至SD卡的存储单元时，SD控制器每个周期都能够从电子装置的AHB总线接收数据并写入不同的RAM中；NF控制器在第三个周期及以后的每个周期内都能够从不同的RAM读出数据并存储至存储单元；
SD卡从存储单元出数据至电子装置时，NF控制器每个周期都能够从存储单元读取数据并存储至不同的RAM中；SD控制器则在第三个周期及以后的每个周期内都能够从不同的RAM读出数据至电子装置。
6.如权利要求5所述的数据存取方法，其特征在于，所述方法还包括：
在读取状态下通过RAM控制器控制NF控制器周期性地从存储单元读取数据及依次循环地存储至各RAM中后，通过RAM控制器控制ECC效验单元周期性地对各RAM中的数据进行ECC效验并将效验后的数据存储回各RAM中的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210343163.0A CN102880429B (zh) | 2012-09-14 | 2012-09-14 | 一种sd卡及数据存取方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210343163.0A CN102880429B (zh) | 2012-09-14 | 2012-09-14 | 一种sd卡及数据存取方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102880429A CN102880429A (zh) | 2013-01-16 |
| CN102880429B true CN102880429B (zh) | 2015-12-02 |
Family
ID=47481777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210343163.0A Active CN102880429B (zh) | 2012-09-14 | 2012-09-14 | 一种sd卡及数据存取方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102880429B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108879585B (zh) * | 2017-05-12 | 2020-04-14 | 展讯通信（上海）有限公司 | Sim卡保护方法、装置及电子设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002088969A1 (en) * | 2001-05-02 | 2002-11-07 | Layer N Networks, Inc. | Controller architecture and strategy for small discontiguous accesses to high-density memory devices |
| CN1661582A (zh) * | 2004-02-29 | 2005-08-31 | 深圳市朗科科技有限公司 | 数据处理芯片及其存储装置 |
| CN1947102A (zh) * | 2004-04-14 | 2007-04-11 | 松下电器产业株式会社 | 终端装置及著作权保护系统 |
| CN101482909A (zh) * | 2008-12-29 | 2009-07-15 | 苏州国芯科技有限公司 | 加密算法模块加速器及其数据高速加解密方法 |
-
2012
- 2012-09-14 CN CN201210343163.0A patent/CN102880429B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002088969A1 (en) * | 2001-05-02 | 2002-11-07 | Layer N Networks, Inc. | Controller architecture and strategy for small discontiguous accesses to high-density memory devices |
| CN1661582A (zh) * | 2004-02-29 | 2005-08-31 | 深圳市朗科科技有限公司 | 数据处理芯片及其存储装置 |
| CN1947102A (zh) * | 2004-04-14 | 2007-04-11 | 松下电器产业株式会社 | 终端装置及著作权保护系统 |
| CN101482909A (zh) * | 2008-12-29 | 2009-07-15 | 苏州国芯科技有限公司 | 加密算法模块加速器及其数据高速加解密方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102880429A (zh) | 2013-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102368970B1 (ko) | 지능형 고 대역폭 메모리 장치 | |
| EP2972907A1 (en) | Work stealing in heterogeneous computing systems | |
| CN107256363A (zh) | 一种由加解密模块阵列组成的高速加解密装置 | |
| CN104391770B (zh) | 一种嵌入式数据安全系统用soc芯片的在线调试及上位机通讯模块 | |
| US20170091127A1 (en) | Techniques to Couple with a Storage Device via Multiple Communication Ports | |
| CN107315575A (zh) | 一种用于执行向量合并运算的装置和方法 | |
| CN107015940A (zh) | 包含由多处理器共享的存储器的多处理器系统及其方法 | |
| CN107315566A (zh) | 一种用于执行向量循环移位运算的装置和方法 | |
| CN103729319A (zh) | 基于串行总线的设备系统及数据传输方法 | |
| CN107315717A (zh) | 一种用于执行向量四则运算的装置和方法 | |
| CN106776466A (zh) | 一种fpga异构加速计算装置及系统 | |
| CN109416755A (zh) | 人工智能并行处理方法、装置、可读存储介质、及终端 | |
| JP2011003160A5 (zh) | ||
| CN107315568A (zh) | 一种用于执行向量逻辑运算的装置 | |
| CN102880429B (zh) | 一种sd卡及数据存取方法 | |
| CN111079908B (zh) | 片上网络数据处理方法、存储介质、计算机设备和装置 | |
| EP2829988A1 (en) | Storage apparatus, and system and method for executing access operations | |
| CN101013408A (zh) | 数据处理系统及数据处理方法 | |
| CN103425434A (zh) | 一种多通道读/写ram的电路和方法 | |
| CN101783165A (zh) | 一种半导体存储器、半导体存储器系统及其对应编程方法 | |
| US11456862B2 (en) | Secure computation system, secure computation apparatus, secure computation method, and recording medium | |
| CN204390237U (zh) | 一种基于pci-e总线技术的加解密卡 | |
| CN105676726A (zh) | 基于spi接口的多mems传感器快速数据存取系统及方法 | |
| TW201635149A (zh) | 橫跨晶粒介面窺探或全球觀測系統訊息排序之技術 | |
| CN201917913U (zh) | 一种加密ic模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |