CN107256363A - 一种由加解密模块阵列组成的高速加解密装置 - Google Patents

一种由加解密模块阵列组成的高速加解密装置 Download PDF

Info

Publication number
CN107256363A
CN107256363A CN201710443364.0A CN201710443364A CN107256363A CN 107256363 A CN107256363 A CN 107256363A CN 201710443364 A CN201710443364 A CN 201710443364A CN 107256363 A CN107256363 A CN 107256363A
Authority
CN
China
Prior art keywords
encryption
decryption
instruction
module
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710443364.0A
Other languages
English (en)
Other versions
CN107256363B (zh
Inventor
骆建军
楚传仁
魏凤标
周斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sage Microelectronics Corp
Original Assignee
Sage Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sage Microelectronics Corp filed Critical Sage Microelectronics Corp
Priority to CN201710443364.0A priority Critical patent/CN107256363B/zh
Publication of CN107256363A publication Critical patent/CN107256363A/zh
Priority to US16/007,349 priority patent/US20210312071A1/en
Application granted granted Critical
Publication of CN107256363B publication Critical patent/CN107256363B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G06F21/6218—Protecting access to data via a platform, e.g. using keys or access control rules to a system of files or objects, e.g. local or distributed file system or database
    • G06F21/6227—Protecting access to data via a platform, e.g. using keys or access control rules to a system of files or objects, e.g. local or distributed file system or database where protection concerns the structure of data, e.g. records, types, queries
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/604—Tools and structures for managing or administering access control systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/18—Network architectures or network communication protocols for network security using different networks or channels, e.g. using out of band channels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices

Abstract

本发明公开了一种由加解密模块阵列组成的高速加解密装置，包括通信接口、用于管理加解密模块阵列中各加解密单元的资源分配和状态管理的加解密阵列管理模块、主控制器和加解密模块阵列；主控制器用于依据各个加解密单元的运行状态及输入加解密指令携带的身份信息将加解密指令发送至相应的通道控制单元，依据输出指令携带的身份信息从相应的加解密单元输出经过加解密的数据，并返回计算机主机；加解密模块阵列包括多组加解密模块，每组加解密模块包括一个通道控制单元以及通过总线协议接口与通道控制单元一一对应连接的加解密单元。本发明将提高了并行加解密的运算规模，提高了加解密的效率，且采用阵列方式排布的成本更低。

Description

一种由加解密模块阵列组成的高速加解密装置
技术领域
本发明涉及硬件加密领域，特别是涉及一种由加解密模块阵列组成的高速加解密装置。
背景技术
当今社会，计算机设备的数据安全性要求越来越高，对加解密的性能要求也越来越高。计算机采用软件加密的方式会增加运行负荷、又容易被人利用黑客手段破解，故需要采用硬件加密设备。
但是，目前国内的硬件加密设备的加密部件排列较为分散，导致加密设备整体的运算规模小且成本高，并进而导致性能不够高，处理效率低，处理速度慢。
因此，如何提供一种处理效率高的加解密装置是本领域技术人员目前需要解决的问题。
发明内容
本发明的目的是提供一种由加解密模块阵列组成的高速加解密装置，将一个加解密单元与其对应的通道控制单元以及总线协议接口作为一组加解密模块，将多组加解密模块排布为加解密阵列，提高了并行加解密的运算规模，提高了加解密的效率，且采用阵列方式排布的成本更低。
为解决上述技术问题，本发明提供了一种由加解密模块阵列组成的高速加解密装置，包括：
通信接口，用于接收计算机主机输入的加解密指令；所述加解密指令内携带有待加解密数据和身份信息；接收计算机主机发送的输出指令，所述输出指令携带有待输出的加解密数据的身份信息；所述加解密指令所携带的身份信息与所述输出指令所携带的身份信息一一对应；
加解密模块阵列管理模块，用于检测加解密模块阵列中各个加解密单元的运行状态并为加解密指令分配空闲的加解密单元；
分别与所述通信接口、所述加解密模块阵列管理模块连接的主控制器，用于依据各个所述加解密单元的运行状态及所述加解密指令携带的身份信息，控制将所述加解密指令发送至相应的通道控制单元；依据所述输出指令控制从相应的加解密单元内输出经过加解密的数据，并返回计算机主机；
所述加解密模块阵列，包括多组加解密模块，每组加解密模块包括一个通道控制单元以及通过总线协议接口与所述通道控制单元一一对应连接的加解密单元；
所述通道控制单元，用于将接收到的所述输入加解密指令发送至对应的加解密单元内；
所述加解密单元，用于依据接收到的所述输入加解密指令内的待加解密数据进行加解密运算并进行存储。
优选地，所述通道控制单元具体包括：
通道数据缓存，用于缓存自身通过的数据，
DMA直接内存存取模块，用于对接收到的所述加解密指令进行直接内存存取传输；
通道控制器，用于对所述DMA模块进行控制。
优选地，所述加解密单元具体包括：
加解密区块，用于依据接收到的所述加解密指令内的待加解密数据进行加解密运算；
单元控制器，用于控制所述加解密区块的运算操作；
单元数据缓存，用于缓存加解密运算后得到的数据。
优选地，所述加解密单元具体为专用的加解密芯片。
优选地，所述加解密指令携带的身份信息包括会话标识和加解密流水号。
优选地，所述通道控制单元与加解密单元的总线协议接口可以为SD接口、EMMC接口、UFS接口、SATA接口、SPI接口中的任一种。
本发明提供了一种由加解密模块阵列组成的高速加解密装置，包括通信接口、加解密模块阵列管理模块、主控制器、加解密阵列，通过通信接口输入的加解密指令携带有待加解密数据以及身份信息，主控制器依据输入加解密指令携带的身份信息将其分配给相应的空白加解密模块内进行处理，可见，在接收到多个输入加解密指令时，只要存在足够的空白加解密模块，则这些输入加解密指令对应的输入任务之间即可互不影响，分别由不同的加解密模块并行处理，从而大大提高了硬件加密或解密的处理效率以及处理速度，加密或解密的效率高。并且，本发明将加解密模块组成阵列的形式，提高了加解密装置整体的运算规模，进而提高了其并行处理能力，加解密的效率高，且采用阵列方式排布的成本更低。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的一种由加解密模块阵列组成的的高速数据加密装置的结构示意图；
图2为本发明提供的加解密模块阵列中通道控制单元的结构示意图；
图3为本发明提供的加解密模块阵列中加解密单元的结构示意图；
图4为本发明提供的一个由芯片C01和eMMC芯片来实现的实施案例；
图5为本发明实施案例中通道控制单元对应eMMC通道控制单元的结构示意图；
图6为本发明实施案例中加解密模块采用eMMC来实现的结构示意图。
具体实施方式
本发明的核心是提供一种由加解密模块阵列组成的高速加解密装置，将一个加解密单元与其对应的通道控制单元以及总线协议接口作为一组加解密模块，将多组加解密模块排布为加解密阵列，提高了并行加解密的运算规模，提高了加解密的效率，且采用阵列方式排布的成本更低。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供了一种由加解密模块阵列组成的高速数据加密装置，参见图1所示，图1为本发明提供的一种由加解密模块阵列组成的的高速数据加密装置的结构示意图；该装置包括：
通信接口1，用于接收计算机主机输入的加解密指令；加解密指令内携带有待加解密数据和身份信息；接收计算机主机发送的输出指令，输出指令携带有待输出的加解密数据的身份信息；加解密指令所携带的身份信息与输出指令所携带的身份信息一一对应；
加解密模块阵列管理模块3，用于检测加解密模块阵列4中各个加解密单元42的运行状态并为加解密指令分配空闲的加解密单元42；
分别与通信接口1、加解密模块阵列管理模块3连接的主控制器2，用于依据各个加解密单元42的运行状态及加解密指令携带的身份信息，控制将加解密指令发送至相应的通道控制单元41；依据输出指令控制从相应的加解密单元42内输出经过加解密的数据，并返回计算机主机；
加解密模块阵列4，包括多组加解密模块，每组加解密模块包括一个通道控制单元41以及通过总线协议接口410与通道控制单元41一一对应连接的加解密单元42；
通道控制单元41，用于将接收到的输入加解密指令发送至对应的加解密单元42内；
加解密单元42，用于依据接收到的输入加解密指令内的待加解密数据进行加解密运算并进行存储。
可以理解的是，为了保证输出指令能够读取出之前加密或解码的数据，输出指令与加解密指令携带的身份信息必须一一对应。
其中，上述通道控制单元41与加解密单元42之间的总线协议接口410可以采用SD(用于插SD卡的接口)接口、EMMC(Embedded Multi Media Card，嵌入式多媒体控制器)接口、UFS(UniversalFlashStorage，通用闪存存储)接口、SATA(Serial AdvancedTechnology Attachment，串行ATA)接口、SPI(Serial Peripheral Interface，串行外设接口)接口中的任一种，当然，本发明对此不作具体限定。
另外，上述加解密指令携带的身份信息包括会话标识和加解密流水号。
需要注意的是，用户输入一个加密指令或解密指令后，不必等到处理完成即可发送下一个加密指令或解密指令，各个指令分别由不同的加解密单元42并行处理，互不干涉。只有空白的加解密单元42个数不够时，才需要等待之前的指令对应的任务完成后再进行。
可以理解的是，输出指令的发送在相应的加密指令或解密指令的发送之后，但是，可以不必等待接收到任务完成响应即可发送输出指令，接收到输出指令后，若对应的加解密单元42尚未完成处理操作，则该输出指令对应的输出任务处于等待状态，直至任务完成后，输出处理数据并返回计算机主机；该种方式能够提高输出的效率，进而提高加密或解密处理的效率。
另外，该装置优选还包括与主控制器2连接的数据缓存，用于缓存通信接口1接收的加解密指令以及输出指令。
其中，加解密单元42采用的加密算法可以为RSA、AES、椭圆曲线/SM2、SM4等加密算法，当然，本发明对此不作限定。
在具体实施例中，每个通道控制单元41具体包括：
通道数据缓存411，用于缓存自身通过的数据，
DMA(Direct Memory Access，直接内存存取)模块412，用于对接收到的加解密指令进行直接内存存取传输；
通道控制器413，用于对DMA模块412进行控制。
在优选实施例中，加解密单元42具体包括：
加解密区块421，用于依据接收到的输入加解密指令内的待加解密数据进行加解密运算；
单元控制器423，用于控制加解密区块421的运算操作；
单元数据缓存422，用于缓存加解密运算后得到的数据。
其中，本发明中的加解密单元42具体为专用的加解密芯片，这里的加解密芯片具体可以为加密卡、加密机内部芯片等，本发明对此不做限定。
需要注意的是，本发明中的高速加解密装置在计算机主机内等效为标准存储设备，且支持读、写命令；这里的标准存储设备为一般的硬盘接口，包括USB、IDE、SATA、SAS、PCIE、NVME及可通过网络访问的ISCSI网络盘中的任一种。当然，本发明对此不作具体限定。
在优选实施例中，将加解密指令内携带的待加解密数据写入对应的加解密单元42的过程具体为：
将加解密指令内携带的待加解密数据加入到写入队列，并返回写入成功状态至加解密模块阵列管理模块3；
加解密模块阵列管理模块3管理写入队列中的各个待加解密数据，并按照顺序将各个待加解密数据依次发送至相应的加解密单元42，进行后续加解密处理。进一步可知，依据输出指令携带的身份信息从相应的加解密单元42内读取出经过加解密的数据，并返回计算机主机具体包括：
将输出指令加入输出队列；
加解密模块阵列管理模块3管理输出队列，按照输出队列的顺序依次读取各个输出指令的身份信息对应的加解密单元42内经过加解密的数据，并返回计算机主机。
可以理解的是，采用队列对接收加解密指令后生成的写入任务以及接收输出指令后生成的输出任务进行管理，方便记录接收到的加解密指令中哪些尚未开始处理、哪些正在处理中、哪些已经处理完成等，提高了虚拟存储盘的计算机数据加密装置的处理效率。
图4所示的实施案例中，高速加密装置采用PCIe接口，把通讯接口1、主控制器2和加解密模块阵列管理模块3，及一组通道控制单元41集成在一块芯片C01中，其中的通道控制单元采用eMMC通道控制单元。加解密单元42采用eMMC芯片实现。加密模块阵列4由芯片C01中的eMMC通道控制单元41和一组eMMC42芯片集成完成。
图5所示的eMMC通道控制单元41，集成了数据缓存411、DMA412、与eMMC相连接的SD或MMC协议主接口410及eMMC通道控制器413，与图2中各功能模块相对应。
图6所示的加密解模块采用eMMC42芯片，集成了SD或MMC协议从接口420、加解密运行处理模块421，加解密模块数据缓存422、eMMC主控制器423，与图3中的加解密模块中各功能模块相对应。具有AES、ECC、SHA、DES等加密算法，也集成了中国商密算法SM2、SM3、SM4。
本发明提供了一种由加解密模块阵列组成的高速加解密装置，包括通信接口、加解密模块阵列管理模块、主控制器、加解密阵列，通过通信接口输入的加解密指令携带有待加解密数据以及身份信息，主控制器依据输入加解密指令携带的身份信息将其分配给相应的空白加解密模块内进行处理，可见，在接收到多个输入加解密指令时，只要存在足够的空白加解密模块，则这些输入加解密指令对应的输入任务之间即可互不影响，分别由不同的加解密模块并行处理，从而大大提高了硬件加密或解密的处理效率以及处理速度，加密或解密的效率高。并且，本发明将加解密模块组成阵列的形式，提高了加解密装置整体的运算规模，进而提高了其并行处理能力，加解密的效率高，且采用阵列方式排布的成本更低。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
还需要说明的是，在本说明书中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (6)

1.一种由加解密模块阵列组成的高速加解密装置，其特征在于，包括：
通信接口，用于接收计算机主机输入的加解密指令；所述加解密指令内携带有待加解密数据和身份信息；接收计算机主机发送的输出指令，所述输出指令携带有待输出的加解密数据的身份信息；所述加解密指令所携带的身份信息与所述输出指令所携带的身份信息一一对应；
加解密模块阵列管理模块，用于检测加解密模块阵列中各个加解密单元的运行状态并为加解密指令分配空闲的加解密单元；
分别与所述通信接口、所述加解密模块阵列管理模块连接的主控制器，用于依据各个所述加解密单元的运行状态及所述加解密指令携带的身份信息，控制将所述加解密指令发送至相应的通道控制单元；依据所述输出指令控制从相应的加解密单元内输出经过加解密的数据，并返回计算机主机；
所述加解密模块阵列，包括多组加解密模块，每组加解密模块包括一个通道控制单元以及通过总线协议接口与所述通道控制单元一一对应连接的加解密单元；
所述通道控制单元，用于将接收到的所述输入加解密指令发送至对应的加解密单元内；
所述加解密单元，用于依据接收到的所述输入加解密指令内的待加解密数据进行加解密运算并进行存储。
2.根据权利要求1所述的高速加解密装置，其特征在于，所述通道控制单元具体包括：
通道数据缓存，用于缓存自身通过的数据，
DMA直接内存存取模块，用于对接收到的所述加解密指令进行直接内存存取传输；
通道控制器，用于对所述DMA模块进行控制。
3.根据权利要求1所述的高速加解密装置，其特征在于，所述加解密单元具体包括：
加解密区块，用于依据接收到的所述加解密指令内的待加解密数据进行加解密运算；
单元控制器，用于控制所述加解密区块的运算操作；
单元数据缓存，用于缓存加解密运算后得到的数据。
4.根据权利要求1所述的高速加解密装置，其特征在于，所述加解密单元具体为专用的加解密芯片。
5.根据权利要求1所述的高速加解密装置，其特征在于，所述加解密指令携带的身份信息包括会话标识和加解密流水号。
6.根据权利要求1所述的高速加解密装置，其特征在于，所述通道控制单元与加解密单元的总线协议接口可以为SD接口、EMMC接口、UFS接口、SATA接口、SPI接口中的任一种。
CN201710443364.0A 2017-06-13 2017-06-13 一种由加解密模块阵列组成的高速加解密装置 Active CN107256363B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710443364.0A CN107256363B (zh) 2017-06-13 2017-06-13 一种由加解密模块阵列组成的高速加解密装置
US16/007,349 US20210312071A1 (en) 2017-06-13 2018-06-13 Method and apparatus for securing data in multiple independent channels

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710443364.0A CN107256363B (zh) 2017-06-13 2017-06-13 一种由加解密模块阵列组成的高速加解密装置

Publications (2)

Publication Number Publication Date
CN107256363A true CN107256363A (zh) 2017-10-17
CN107256363B CN107256363B (zh) 2020-03-06

Family

ID=60023143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710443364.0A Active CN107256363B (zh) 2017-06-13 2017-06-13 一种由加解密模块阵列组成的高速加解密装置

Country Status (2)

Country Link
US (1) US20210312071A1 (zh)
CN (1) CN107256363B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109067523A (zh) * 2018-07-28 2018-12-21 杭州电子科技大学 一种加密卡的数据加密方法
CN109104275A (zh) * 2018-07-28 2018-12-28 杭州电子科技大学 一种hsm设备
CN109325356A (zh) * 2018-07-28 2019-02-12 杭州电子科技大学 一种加密卡架构
CN109670344A (zh) * 2018-12-05 2019-04-23 珠海全志科技股份有限公司 加密装置、方法及片上系统
CN109670347A (zh) * 2018-12-05 2019-04-23 珠海全志科技股份有限公司 解密装置、方法及片上系统
CN110084054A (zh) * 2019-05-08 2019-08-02 深圳豪杰创新电子有限公司 一种数据保密装置、方法、电子设备及存储介质
CN110650008A (zh) * 2019-08-30 2020-01-03 武汉船舶通信研究所（中国船舶重工集团公司第七二二研究所） 多端口fc加密方法及装置
CN110737904A (zh) * 2019-09-11 2020-01-31 中国电子信息产业集团有限公司第六研究所 一种高性能加解密装置
CN111159783A (zh) * 2019-12-31 2020-05-15 山东方寸微电子科技有限公司 一种便携式高速流加密硬件装置及方法
CN113626838A (zh) * 2021-07-19 2021-11-09 杭州加速科技有限公司 一种基于pcie的分块加密存储方法和装置
WO2023020234A1 (zh) * 2021-08-19 2023-02-23 支付宝(杭州)信息技术有限公司 外部存储器、提供密码服务的方法及业务处理设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290569A (zh) * 2008-05-06 2008-10-22 国网南京自动化研究院 一种采用多密码芯片并行数据处理的方法
CN101854353A (zh) * 2010-04-28 2010-10-06 国网电力科学研究院 一种基于fpga的多芯片并行加密方法
CN102012882A (zh) * 2009-09-08 2011-04-13 同方股份有限公司 一种基于系统级芯片的高速数据流加密传输方法
CN102724035A (zh) * 2012-06-15 2012-10-10 中国电力科学研究院 一种加密卡的加解密方法
CN103701587A (zh) * 2013-12-10 2014-04-02 中国船舶重工集团公司第七0九研究所 一种多接口密码模块并行调度方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2261796B (en) * 1991-11-23 1995-11-01 Dowty Communications Ltd A Communications Bus
US6295299B1 (en) * 1997-08-29 2001-09-25 Extreme Networks, Inc. Data path architecture for a LAN switch
US6105029A (en) * 1997-09-17 2000-08-15 International Business Machines Corporation Retrieving network files through parallel channels
GB9821768D0 (en) * 1998-10-06 1998-12-02 Sgs Thomson Microelectronics Data transfer
US7600131B1 (en) * 1999-07-08 2009-10-06 Broadcom Corporation Distributed processing in a cryptography acceleration chip
US20080071973A1 (en) * 2000-01-06 2008-03-20 Chow David Q Electronic data flash card with various flash memory cells
JP2001308843A (ja) * 2000-04-19 2001-11-02 Nec Commun Syst Ltd 暗号復号化装置
US7127615B2 (en) * 2000-09-20 2006-10-24 Blue Spike, Inc. Security based on subliminal and supraliminal channels for data objects
JP4583931B2 (ja) * 2002-12-18 2010-11-17 エヌエックスピー ビー ヴィ マルチチャネル・シリアル通信インターフェース上の専用暗号化仮想チャネル
US20040203383A1 (en) * 2002-12-31 2004-10-14 Kelton James Robert System for providing data to multiple devices and method thereof
JP2004265194A (ja) * 2003-03-03 2004-09-24 Matsushita Electric Ind Co Ltd 情報処理装置、および情報処理方法
US7672335B2 (en) * 2003-12-10 2010-03-02 Intel Corporation Non-integer word size translation through rotation of different buffer alignment channels
BRPI0418609A (pt) * 2004-03-09 2007-05-02 Thomson Licensing transmissão de dados segura através de gerenciamento e controle de titularidade de multicanal
US7496753B2 (en) * 2004-09-02 2009-02-24 International Business Machines Corporation Data encryption interface for reducing encrypt latency impact on standard traffic
US20070180539A1 (en) * 2004-12-21 2007-08-02 Michael Holtzman Memory system with in stream data encryption / decryption
US20070136609A1 (en) * 2005-12-13 2007-06-14 Rudelic John C Methods and apparatus for providing a secure channel associated with a flash device
US8832043B2 (en) * 2006-05-31 2014-09-09 International Business Machines Corporation Method and system for transformation of logical data objects for storage
WO2008068655A2 (en) * 2006-12-08 2008-06-12 International Business Machines Corporation Privacy enhanced comparison of data sets
US8873453B2 (en) * 2007-05-14 2014-10-28 Sigma Group, Inc. Method and apparatus for wireless transmission of high data rate streams
US20090248910A1 (en) * 2008-04-01 2009-10-01 Apple Inc. Central dma with arbitrary processing functions
JP5183279B2 (ja) * 2008-04-03 2013-04-17 ルネサスエレクトロニクス株式会社 情報処理装置、命令コードの暗号化方法および暗号化命令コードの復号化方法
US20100128874A1 (en) * 2008-11-25 2010-05-27 Scott-Nash Mark E Encryption / decryption in parallelized data storage using media associated keys
US8355499B2 (en) * 2008-12-12 2013-01-15 Micron Technology, Inc. Parallel encryption/decryption
US8639871B2 (en) * 2009-04-08 2014-01-28 Google Inc. Partitioning a flash memory data storage device
KR101077972B1 (ko) * 2009-07-30 2011-10-31 고려대학교 산학협력단 범용 멀티코어 프로세서를 이용한 ａｅｓ­ｃｃｍ 병렬처리 장치 및 방법
US20110246763A1 (en) * 2010-04-03 2011-10-06 Jason Wayne Karnes Parallel method, machine, and computer program product for data transmission and reception over a network
US8555265B2 (en) * 2010-05-04 2013-10-08 Google Inc. Parallel processing of data
GB201014408D0 (en) * 2010-08-31 2010-10-13 Swipe Pay Ltd Improvements in and relating to mobile communication devices
KR101859646B1 (ko) * 2011-12-16 2018-05-18 삼성전자주식회사 보안 데이터를 보호하는 메모리 장치 및 보안 데이터를 이용한 데이터 보호 방법
KR20140020057A (ko) * 2012-08-07 2014-02-18 삼성전자주식회사 키 제어 로직을 포함하는 플래시 메모리 장치 및 그것의 암호화 키 저장 방법
CN103632104B (zh) * 2013-10-17 2016-09-14 江苏科技大学 一种大数据环境下动态数据的并行加解密方法
CN104461393B (zh) * 2014-12-09 2017-05-17 华中科技大学 一种闪存存储器的混合映射方法
EP3082290A1 (en) * 2015-04-17 2016-10-19 Gemalto Sa Device for managing multiple accesses to a secure module of a system on chip of an apparatus
US10073977B2 (en) * 2015-07-20 2018-09-11 Intel Corporation Technologies for integrity, anti-replay, and authenticity assurance for I/O data
EP3252550B1 (de) * 2016-06-01 2020-02-19 Siemens Aktiengesellschaft Modulare sicherheits-steuerungseinrichtung mit kryptografischer funktionalität
US10289568B2 (en) * 2016-07-07 2019-05-14 Microsoft Technology Licensing, Llc Application-driven storage systems for a computing system
KR101899130B1 (ko) * 2016-07-15 2018-10-29 (주) 구름네트웍스 데이터의 암호화, 복호화 방법 및 이를 이용하는 장치
US10503427B2 (en) * 2017-03-10 2019-12-10 Pure Storage, Inc. Synchronously replicating datasets and other managed objects to cloud-based storage systems
EP3457601B1 (en) * 2017-09-13 2019-12-25 Siemens Aktiengesellschaft A method for sending digital data over a number of channels
KR20220058224A (ko) * 2020-10-30 2022-05-09 에스케이하이닉스 주식회사 메모리 시스템 및 이에 포함된 메모리 컨트롤러의 동작 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290569A (zh) * 2008-05-06 2008-10-22 国网南京自动化研究院 一种采用多密码芯片并行数据处理的方法
CN102012882A (zh) * 2009-09-08 2011-04-13 同方股份有限公司 一种基于系统级芯片的高速数据流加密传输方法
CN101854353A (zh) * 2010-04-28 2010-10-06 国网电力科学研究院 一种基于fpga的多芯片并行加密方法
CN102724035A (zh) * 2012-06-15 2012-10-10 中国电力科学研究院 一种加密卡的加解密方法
CN103701587A (zh) * 2013-12-10 2014-04-02 中国船舶重工集团公司第七0九研究所 一种多接口密码模块并行调度方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109067523A (zh) * 2018-07-28 2018-12-21 杭州电子科技大学 一种加密卡的数据加密方法
CN109104275A (zh) * 2018-07-28 2018-12-28 杭州电子科技大学 一种hsm设备
CN109325356A (zh) * 2018-07-28 2019-02-12 杭州电子科技大学 一种加密卡架构
CN109670344A (zh) * 2018-12-05 2019-04-23 珠海全志科技股份有限公司 加密装置、方法及片上系统
CN109670347A (zh) * 2018-12-05 2019-04-23 珠海全志科技股份有限公司 解密装置、方法及片上系统
CN110084054A (zh) * 2019-05-08 2019-08-02 深圳豪杰创新电子有限公司 一种数据保密装置、方法、电子设备及存储介质
CN110650008A (zh) * 2019-08-30 2020-01-03 武汉船舶通信研究所（中国船舶重工集团公司第七二二研究所） 多端口fc加密方法及装置
CN110737904A (zh) * 2019-09-11 2020-01-31 中国电子信息产业集团有限公司第六研究所 一种高性能加解密装置
CN111159783A (zh) * 2019-12-31 2020-05-15 山东方寸微电子科技有限公司 一种便携式高速流加密硬件装置及方法
CN111159783B (zh) * 2019-12-31 2024-03-26 山东方寸微电子科技有限公司 一种便携式高速流加密硬件装置及方法
CN113626838A (zh) * 2021-07-19 2021-11-09 杭州加速科技有限公司 一种基于pcie的分块加密存储方法和装置
WO2023020234A1 (zh) * 2021-08-19 2023-02-23 支付宝(杭州)信息技术有限公司 外部存储器、提供密码服务的方法及业务处理设备

Also Published As

Publication number Publication date
US20210312071A1 (en) 2021-10-07
CN107256363B (zh) 2020-03-06

Similar Documents

Publication Publication Date Title
CN107256363A (zh) 一种由加解密模块阵列组成的高速加解密装置
US20230110230A1 (en) Technologies for secure i/o with memory encryption engines
CN101854353B (zh) 一种基于fpga的多芯片并行加密方法
CN101551784B (zh) 一种usb接口的ata类存储设备中数据的加密方法及装置
CN107092835A (zh) 一种虚拟存储盘的计算机数据加密装置及方法
CN108011716B (zh) 一种密码装置及实现方法
CN105099711B (zh) 一种基于zynq的小型密码机及数据加密方法
CN102073808B (zh) 一种通过sata接口加密存储的方法和加密卡
CN102724035B (zh) 一种加密卡的加解密方法
CN109902043A (zh) 一种基于fpga的国密算法加速处理系统
US8429426B2 (en) Secure pipeline manager
CN102737270B (zh) 一种基于国产算法的银行智能卡芯片安全协处理器
CN104951688B (zh) 适用于Xen虚拟化环境下的专用数据加密方法及加密卡
CN109104275A (zh) 一种hsm设备
CN109067523A (zh) 一种加密卡的数据加密方法
CN112035902A (zh) 一种面向高速高并发应用的加密模组
CN101561888B (zh) 一种实时加密sd卡及高速加解密方法
CN106991061A (zh) 一种sata硬盘密码模块及其工作方法
CN109101829B (zh) 基于可重构密码处理器的安全固态盘数据传输系统
CN101510245A (zh) 高速加解密usb桥接芯片以及芯片高速加解密方法
CN109325356A (zh) 一种加密卡架构
CN1304915C (zh) 计算机硬盘数据加密方法及其装置
CN101101624A (zh) 加密控制系统及方法
CN101882114A (zh) 一种带身份逐次认证和日志记录功能的移动存储装置
CN201438370U (zh) 带身份逐次认证和日志记录功能的移动存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant