JP2010533633A - 大領域ＳｉＣ基板の製造方法 - Google Patents

大領域ＳｉＣ基板の製造方法 Download PDF

Info

Publication number
JP2010533633A
JP2010533633A JP2010516072A JP2010516072A JP2010533633A JP 2010533633 A JP2010533633 A JP 2010533633A JP 2010516072 A JP2010516072 A JP 2010516072A JP 2010516072 A JP2010516072 A JP 2010516072A JP 2010533633 A JP2010533633 A JP 2010533633A
Authority
JP
Japan
Prior art keywords
film
sic
substrate
aln
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010516072A
Other languages
English (en)
Other versions
JP2010533633A5 (ja
JP5651467B2 (ja
Inventor
シン，ナーシング，バハードゥル
ワグナー，ブライアン，ピー．
ヌートソン，デイビッド，ジェイ．
カーラー，デイビッド
バーグマンズ，アンドレ，イー．
オーマー，ミッシェル
ヘドリック，ジェリー，ダブリュ．
シャーウィン，マーク，イー．
フィテルソン，ミッシェル，エム．
ユスファラ，マーク，エス．
マクラフリン，ショーン
ランドール，トラヴィス
ナイト，トーマス，ジェイ．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Systems Corp
Original Assignee
Northrop Grumman Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northrop Grumman Systems Corp filed Critical Northrop Grumman Systems Corp
Publication of JP2010533633A publication Critical patent/JP2010533633A/ja
Publication of JP2010533633A5 publication Critical patent/JP2010533633A5/ja
Application granted granted Critical
Publication of JP5651467B2 publication Critical patent/JP5651467B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C30B25/105—Heating of the reaction chamber or the substrate by irradiation or electric discharge
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y10T428/259—Silicic material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

Ｓｉ基板上にＳｉＣ含有フィルムを成長させるための方法が開示される。ＳｉＣ含有フィルムは、例えば、プラズマスパッタリング、化学気相成長法または原子層堆積により、Ｓｉ基板上に形成することができる。このようにして成長されたＳｉＣ含有フィルムは、半導体結晶の成長用の高価なＳｉＣウェハーの代わりに提供される。

Description

技術分野
本発明は、一般に半導体材料、さらに詳しくはＳｉウェハーへの大領域（area）ワイドバンドギャップＳｉＣ含有フィルムの製造方法に関する。
発明の背景
近代の電子デバイスの発展は、常にそれらのデバイスにおいて用いられる半導体材料の品質の増大する要求に委ねられている。サファイアおよびＳｉのような、半導体材料の成長に一般に用いられる基板は、通常、それらの基板上に成長させた半導体材料において、半導体材料に用いられる電子デバイスの特性および信頼性に悪影響を与える多数の欠陥を引き起こす。
エピタキシャル成長された半導体結晶の低品質は、一般に格子整合および化学整合した
基板の入手困難性に起因する。基板の結晶構造がフィルム上に反映されるような基板にフ
ィルムを成長させるとき、このようにして成長されたフィルムは、異なる半導体材料の形
成された層間の界面（すなわち、基板上に成長された基板とフィルムとの界面）で微構造
の不連続が表れる。フィルムの厚さが基板のそれよりもかなり小さいので、フィルムと基
板との間の格子定数の差異が、フィルム中の歪みおよび欠陥の発生を引き起こす。
例えば、窒化ガリウム（ＧａＮ）のような窒化物半導体の結晶をシリコン（Ｓｉ）など
からなる出発基板に成長させ、かつ次いで常温に冷却させるとき、熱膨張係数または格子
定数の差異に起因する応力のために、窒化物半導体層中に多数の欠陥およびクラックが発
生する。もし多数の欠陥およびクラックが成長された層（窒化物半導体層）中で発生する
ならば、フィルムが成長された層上にエピタキシャル形成されたときに、格子欠陥または
多数の転移、変形、クラックなどがフィルム中で発生する。これは、フィルム特性の低下
の原因になる。
ＺｎＯのような特定の酸化物基板は、いくらかの見込みを示すが、それらは、しばしば
エピタキシャル成長中に副生成物と反応する。半導体フィルム成長用の最も市販され、入
手可能な基板は、ＳｉＣである。しかしながら、ウェハー、特に大きなＳｉＣウェハーは
非常に高価である。
したがって、削減された結晶欠陥を有する化合物半導体フィルム成長用の高品質基板の
開発の要求が起こっている。
発明の概要
Ｓｉ基板上に堆積されたＳｉＣ含有フィルム（「ＳｉＣオンＳｉフィルム」）の製造方法が開示される。その方法は、Ｓｉ基板をエッチングして自然酸化膜を除去し、かつ１０００℃以下の温度でＳｉ基板上にＳｉＣを含む第１フィルムをエピタキシャル成長させる工程を含む。
また、１０００℃以下の温度で、Ｓｉ基板上にＳｉＣまたはＳｉＣ含有材料を堆積することにより製造されたＳｉＣ含有フィルムが開示される。
さらに、１０００℃以下の温度で、Ｓｉ基板上にＳｉＣまたはＳｉＣ含有材料を堆積することにより製造されたＳｉＣ含有フィルムを用いた電子デバイスが開示される。
図面の詳細な説明
図１は、Ｓｉ基板上にＳｉＣフィルムを堆積するための方法の実施態様を示すフローチャートである。 図２は、Ｓｉ基板上へのＳｉＣフィルムの堆積（ＳｉＣオンＳｉフィルム）に用いられるスパッタリングシステムの図面である。そのスパッタリングシステムは、ＲＦおよびＤＣプラズマを発生させ得る。 図３は、ＳｉＣオンＳｉフィルムのＸ線回折サーベイスキャン（survey scan）である。 図４は、ＳｉＣオンＳｉフィルムのＸ線ロッキングカーブである。 図５は、六方晶結晶性対称を示すＳｉＣオンＳｉフィルムの回転スキャンである。 図６は、ＳｉＣオンＳｉフィルムの粒子を示すＡＦＭスキャンである。 図７は、ＳｉＣの公知のインデックス値に対する、ＳｉＣオンＳｉフィルムの測定された屈折率を含む図である。 図８は、ＳｉＣオンＳｉフィルム上に作られたダイオードデバイスの構造を示す図である。 図９は、ＳｉＣオンＳｉフィルムを用いる３つのダイオードデバイスのＩＶ特性のオーバーレイを示す図である。 図１０は、ＡｌＮオンＳｉＣオンＳｉフィルムのＸ線回折サーベイスキャンである。 図１１は、ＡｌＮオンＳｉＣオンＳｉフィルムのＸ線ロッキングカーブである。 図１２は、ＧａＮオンＡｌＮオンＳｉＣオンＳｉフィルムのＸ線オメガ−２シータ曲線である。
発明の詳細な説明
図１は、Ｓｉ基板上にＳｉＣ含有フィルムを成長させるためのプロセス１００を概要的
に示す。そのプロセスは、Ｓｉ基板をエッチングして自然酸化膜を除去し（工程１１０）
、かつ１０００℃以下の温度でＳｉ基板上にＳｉＣを含む第１フィルムをエピタキシャル
成長させる（ＳｉＣオンＳｉフィルム）（工程１２０）工程を含む。
ここで用いられるように、用語「ＳｉＣ含有フィルム」は、ＳｉＣ成分を有する、いず
れの半導体フィルムにも関する。例えば、ＳｉＣ含有フィルムは、単一のＳｉＣフィルム
、ＳｉＣ層を含む多層フィルム、またはＳｉＣxＧｅ(1-x)またはＳｉＣxＡｌＮ(1-x)フィ
ルム（ここで、０＜ｘ＜１）のようなＳｉＣヘテロ構造を有するフィルムであり得る。
Ｓｉ基板は、どのようなサイズおよび方位のＳｉウェハーでもあり得る。好ましくは、
Ｓｉ基板は、（１１１）方位を有する。ＳｉＣ含有フィルムの所期の使用に応じて、Ｓｉ
基板は、ドープＳｉ基板または半絶縁性Ｓｉ基板であり得る。例えば、もしＳｉＣ含有フ
ィルムがＧａＮ高電子移動度トランジスタ（ＨＥＭＴ）の基板として用いられるならば、
半絶縁性Ｓｉ基板は、高周波動作におけるデバイスにおいて、導電性を有する基板から製
造される、寄生容量を回避するために、ｎ型またはｐ型Ｓｉ基板に対して好ましい。
エッチング工程は、フッ酸（ＨＦ）で行うことができる。１つの実施態様において、Ｓ
ｉウェハーは、１０％ＨＦでエッチングされて自然酸化膜が除去される。もう１つの態様
において、Ｓｉウェハーは、エッチング工程後に窒素ガスで乾燥される。
ＳｉＣ含有フィルムは、プラズマスパッタリング、化学気相成長法（ＣＶＤ）または反
応原子層堆積（ＲＡＬＤ）技術を用いて、Ｓｉ基板上に成長させ得る。もし堆積される材
料が単一のＳｉＣからなるならば、このようにして成長されたフィルムは、「ＳｉＣオン
Ｓｉフィルム」と称される。
スパッタリングは、固体ターゲット材料中の原子がエネルギーのイオンにより材料の衝撃のために気相中に放出される物理プロセスである。一般に、薄膜堆積にために用いられる技術である。プラズマスパッタリングデバイスにおいて、スパッタリングプロセス用のイオンは、スパッタリング装置において誘導されるプラズマによって供給される。プラズマ特性、特にイオン密度を加減するために、最適なスパッタリング条件を達成するために、ＲＦ（ラジオ周波数）直流（ＤＣ）、交流の用法、磁場の利用、およびターゲットに対するバイアス電圧の適用を含む、種々の技術が用いられる。
スパッタリング源は、通常、ターゲットとして公知のマグネトロンの表面に近接するトラップエレクトロンに対して、強い電磁場を利用するマグネトロンである。磁場周辺でヘリカルパスに従うエレクトロンは、他の方法で起こるよりもターゲット源の近くで中性ガスとよりイオン化された衝突で整列する。スパッタガスは、不活性、通常はアルゴンである。これらの衝突の結果として作られる、特別なアルゴンは、より高い堆積速度をもたらす。それはまた、プラズマが低圧で持続できることを意味する。気相から放出されたスパッタされた原子は、それらの熱力学的平衡状態ではなく、真空チャンバー内であらゆる表面上に堆積し易い。チャンバー内に置かれた（Ｓｉウェハーのような）基板は、薄膜でコートされる。
１つの実施形態において、スパッタガン用のターゲット材料としてＳｉＣウェハーを用
いて、ラジオ周波数（ＲＦ）プラズマスパッタリングで、Ｓｉ基板上にＳｉＣフィルムが
堆積される。ＳｉＣオンＳｉ堆積は、異なるターゲット材料を用いて達成することもでき
る。例えば、Ｓｉターゲットは、ＳｉＣの反応性スパッタリング用のメタンまたはプロパ
ン雰囲気で用いることができる。分離型のＳｉおよびＣターゲットも、Ｓｉ上にＳｉＣを
堆積するために用いられる。ターゲット材料は、ドープＳｉＣオンＳｉフィルムの製造用
のｎ型またはｐ型ドーパントをさらに含む。
もう１つの実施形態において、直流（ＤＣ）プラズマスパッタリングは、Ｓｉ基板上にＳｉＣフィルムを成長させるために用いられる。ＤＣプラズマは、２つの電極間の放電によって作られる。プラズマサポートガス、一般にアルゴンが、ＤＣプラズマの発生用に必要である。ターゲットは、電極の１つの上に堆積することができる。絶縁固体ターゲットが放電の近傍に置かれ、それによりアルゴンガス原子が気相中でターゲットにスパッタする。ＤＣプラズマは、堆積プロセス、特に反応性スパッタリングＳｉＣの場合、オペレーターに重要な制御をさせる。
もう１つの実施形態において、ターゲットとしてＳｉおよびメタンの反応性雰囲気を用いて、反応性スパッタリングで、Ｓｉ基板上にＳｉＣフィルムが成長される。
もう１つの実施形態において、化学気相成長技術を用いて、Ｓｉ基板上にＳｉＣ含有フ
ィルムが成長される。化学気相成長技術は、その融点以下の温度でフィルムを成長する利
点を提供する。ＣＶＤ方法において、化学反応は、気相から固体材料を堆積するために利
用される。ＣＶＤは、低温反応化学気相成長法（ＬＴＲＣＶＤ）、大気圧化学気相成長法
（ＡＰＣＶＤ）、低圧化学気相成長法（ＬＰＣＶＤ）、有機金属化学気相成長法（ＭＯＣ
ＶＤ）、プラズマアシスト化学気相成長法（ＰＡＣＶＤ）またはプラズマ強化化学気相成
長法（ＰＥＣＶＤ）、レーザ化学気相成長法（ＬＣＶＤ）、光化学気相成長法（ＰＣＶＤ
）、ホットワイヤーＣＶＤ（ＨＷＣＶＤ）、化学気相浸透（Chemical Vapor Infiltratio
n）（ＣＶＩ）および化学ビームエピタキシー（ＣＢＥ）、およびハイドライド気相エピタキシー（ＨＹＰＥ）のような方法を含む。
１つの実施形態において、ＳｉＣ含有フィルムの堆積前にＳｉ基板が炭化される。Ｓｉ
基板の炭化は、時にはＳｉＣ含有フィルムによりよい形態を生じる。１つの実施形態にお
いて、Ｓｉ基板の炭化は、１２５０℃を超える温度でプロパンの加熱分解により行われる
。
もう１つの実施形態において、ＳｉＣ前駆物質を用いて、ＬＴＲＣＶＤでＳｉ基板上に
ＳｉＣ含有フィルムが成長される。表１は、一般に用いられるＳｉＣ前駆物質の一覧を提
供する。ＬＴＲＣＶＤ用の好ましいＳｉＣ前駆物質は、ヘキサメチルジシランである。
表１ 一般に用いられるＳｉＣ前駆物質
N,N',N''-トリ-tert-ブチルシラントリアミン
N,N,N',N'-テトラ-メチルシランジアミン
2,4,6,8-テトラメチルシクロテトラシロキサン
2,4,6,8,10-ペンタメチルシクロペンタシロキサン
テトラエチルシラン
ヘキサメチルジシラン
1,2-ジ（メチルiシリル）エタン
トリスジメチルアミノシラン（3-ＤＭＡＳ）
テトラキス（ジメチルアミノ）シラン
2-ドデカメチルシクロテトラシラン
オクタフェニルシクロテトラシラン
ジエチルシラン
テトラメチルシラン
ジ-tert-ブチルシラン
テトラメチルシラン
ジ-tert-ブチルシラン
メチルトリクロロシラン
テトラキス（エチルメチルアミド）シラン
テトラメチルシラン
ジ-tert-ブチルシラン
メチルトリクロロシラン
テトラキス（エチルメチルアミド）シラン
テトラキス（トリメチルシリル）シラン
ＣＶＤ技術は、ＳｉＣ(x)Ｇｅ(1-x)およびＳｉＣ(x)ＡｌＮ(1-x)（ここで、０＜ｘ＜１
）のようなＳｉＣヘテロ構造をＳｉ基板上に成長させるためにも用いられる。１つの実施
形態において、ＳｉＣヘテロ構造フィルムは、ＳｉＣ源としてヘキサメチルジシラン（Ｈ
ＭＤＳ）、窒素源としてアンモニア、アルミニウム源としてトリメチルアンモニウム（Ｔ
ＭＡ）およびゲルマニウム源としてテトラメチルゲルマニウム（ＴＭＧｅ）を用いて、１
０００℃以下の温度で、ＣＶＤにより発生される。
ＳｉＣ(x)Ｇｅ(1-x)またはＳｉＣ(x)ＡｌＮ(1-x)フィルムのＳｉＣ対ＧｅまたはＳｉＣ
対ＡｌＮの比は、ＨＭＤＳ対ＴＭＧｅまたはＨＭＤＳ対アンモニア対ＴＭＡ比と同様に、
それぞれ気相堆積プロセスの背景圧力によって決定される。異なるＳｉＣ対ＧｅまたはＳ
ｉＣ対ＡｌＮ比を有するＳｉＣ(x)Ｇｅ(1-x)またはＳｉＣ(x)ＡｌＮ(1-x)フィルムは、出
発材料中のＨＭＤＳ対ＴＭＧｅまたはＨＭＤＳ対アンモニア対ＴＭＡ比を調整することに
より、かつ背景圧力を変化させることにより得ることができる。
ＳｉＣ対ＧｅまたはＳｉＣ対ＡｌＮ比は、ＳｉＣ(x)Ｇｅ(1-x)またはＳｉＣ(x)ＡｌＮ(
1-x)フィルムの格子定数およびバンドギャップのような格子パラメーターを決定する。例
えば、ＡｌＮリッチＳｉＣ(x)ＡｌＮ(1-x)フィルムは、ＡｌＮのそれに近い格子定数およ
びバンドギャップを有する。一方、ＳｉＣリッチＳｉＣ(x)ＡｌＮ(1-x)フィルムは、Ｓｉ
Ｃのそれに近い格子定数およびバンドギャップを有する。したがって、出発材料中のＳｉ
Ｃ対ＡｌＮ比および気相堆積の背景圧力は、ＳｉＣ(x)ＡｌＮ(1-x)フィルムの所期の用途
に基づいて選択される。
例えば、もしＳｉＣ(x)ＡｌＮ(1-x)フィルムがＧａＮ結晶を成長させるための基板とし
て用いられるならば、ＡｌＮがＧａＮに対するよりよい格子適合を提供するので、低いＳ
ｉＣ対ＡｌＮ比が好ましい。ＳｉＣ、ＧａＮおよびＡｌＮの格子定数は、３.０７３Å、３.１８９Åおよび３.１１２Åである。ＡｌＮの濃度を増加させることにより、格子パラメーターは、ＧａＮの格子パラメーターの近くに移動し、それ故によりよいエピタキシャル成長が可能になる。
ＡｌＮの堆積では、Ｓｉ基板のｐ型ドーピングが結果として生じることに注意すべきで
ある。単一ＳｉＣ層またはドープＳｉＣ層の厚さは、ＡｌＮの堆積中に、Ｓｉ基板の故意
でないｐ型ドーピングを防ぐために用いてもよい。
もう１つの実施形態において、ＳｉＣ含有フィルムは、反応原子層堆積（ＲＡＬＤ）によりＳｉ基板上に堆積される。原子層堆積は、自己制御的で、変化する組成の基板上に、材料の共形の薄膜を堆積する、連続した表面化学である。原子層堆積は、原子層堆積反応が２つの半反応でＣＶＤ反応が中断され、前駆物質材料の分離が保持されることを除いては、ＣＶＤと化学的に同じである。原子層堆積フィルム成長は、原子スケールの堆積制御に到達し得る、自己制御的で、かつ表面反応に基づく。コーティングプロセスの間に前駆物質の分離を維持することにより、ＲＡＬＤ−成長フィルムは、〜０．１オングストローム対単層のような微細に得られる。
原子層堆積は、また他の薄膜堆積技術を超えて、ＡＬＤ成長フィルムは共形であり、ピンホールがなく、かつ基板に対して化学的に結合するという、独自の利点を有する。ＡＬＤは通常、非常に遅いＳｉＣフィルムの成長速度を提供するので、ＳｉＣ含有フィルムの成長速度を向上させるために、ＳｉＣの低温前駆物質が雰囲気中に加えられてもよい。
本発明のもう１つの見地は、本発明の方法を用いて製造されたＳｉＣオンＳｉに関する。
本発明のさらにもう１つの見地は、本発明のＳｉＣオンＳｉフィルムを用いる、ダイオードのような電子デバイスに関する。
実施例
実施例１：Ｓｉ基板の抵抗加熱を伴うＲＦプラズマを用いるＳｉ基板上へのＳｉＣフィルムの堆積
基板として、２インチ片面研磨Ｓｉ（１１１）ウェハーを用いた。そのＳｉウェハーを１０％ＨＦでエッチングして自然酸化膜を除去した。そのエッチングされたウェハーを窒素ガスで乾燥し、すぐに図２に示されるスパッタリングシステムの成長チャンバー中に装着した。
簡単に、そのＳｉ基板を２インチ抵抗加熱器に固定し、チャンバーを約５×１０-8Ｔｏｒｒの基底圧力に排気した。基底圧力に到達したらすぐに、基板／加熱器アセンブリを、３℃／分のランプレートで成長温度８５０℃に加熱した。ＲＦプラズマガスとしてアルゴンガスを用いた。そのアルゴンガス流を５０ｓｃｃｍに設定した。堆積中、チャンバーを活発にポンプで排気し、チャンバーを約８ｍＴｏｒｒの圧力に維持した。ＲＦフォワードパワーを、約−２５０ＶのＤＣバイアスで１００Ｗとした。スパッタガンは、３インチＳｉＣターゲットを用いた。
Ｓｉ基板上にＲＦスパッタされたＳｉＣは、３７Ａ／分までの成長速度に到達し、クラックのないＳｉＣオンＳｉフィルムが１．３１μｍの厚さまで成長した。その六方晶ＳｉＣの堆積は、Ｓｉ（１１１）基板ピークと六方晶６Ｈ−ＳｉＣピークの両方を示すＸ線回折サーベイスキャン（図３）により確認された。ＳｉＣオンＳｉフィルムのロッキングカーブは３．３度の全幅半値（ＦＷＨＭ）を示し（図４）、回転スキャン（図５）はＳｉＣオンＳｉフィルムにおける１０３の反射の６０度周期性、さらにＳｉＣオンＳｉフィルムの六方晶構造の検証を示した。図６は、ＳｉＣオンＳｉフィルムの粒子を示す原子間力顕微鏡（ＡＦＭ）スキャンである。その粒度は約２５０μｍであった。そのＳｉオンＳｉフィルムの表面は２．６６ｎｍの二乗平均平方根（ＲＭＳ）粗面度を有した。図７に示されるように、ＳｉＣオンＳｉフィルムの測定された屈折率は、研磨されたＳｉＣデータに相当する。
実施例２：Ｓｉ基板上に堆積されたＳｉＣフィルムを用いるダイオードデバイス
実施例１において製造されたＳｉＣオンＳｉフィルムに対する、リソグラフィックパターニングおよびＣｒ／Ａｕコンタクトの蒸発により、いくつかのダイオードデバイスを作った。そのデバイスを作るためのプロセス（すなわち、金属堆積およびリソグラフィックリフトオフプロセス）は、すべて当業者にとって公知の標準的なダイオードの製造プロセスであった。このようなダイオードの代表的な構造を図８に示す。
ダイオードデバイスの電気試験を、ケースレー４２００半導体特性評価システム（ケースレーインスツルメンツ社、クリーブランド、オハイオ）を用いて行った。デバイスの電流−電圧特性（ＩＶ）を、ケースレーインタラクティブテストインバイアロンメントソフトウェア（ケースレーインスツルメンツ社、クリーブランド、オハイオ）を用いて評価した。単一のダイオードデバイスを、上面（アノード）上のＡｕ／Ｃｒコンタクト間のＤＣバイアスの下に置き、テスター真空チャックとＳｉ基板との間にオーミックコンタクトを作った。バイアスを−１０から＋１０Ｖまで掃引し、ダイオードデバイス電流を測定した。図９は、３つの試験したデバイスのＩＶ特性を示すプロットである。この試験において、ダイオードの「フォワードバイアス」動作が、単に試験設定における極性選択の機能である、負のＤＣバイアスに到達した。デバイスは、実用的な半導体デバイスが活性デバイス材料としてＳｉＣオンＳｉフィルムで作られることを示す、ダイオードデバイスの整流する動作特性を示した。
実施例３：ＳｉＣオンＳｉフィルム上へのＡｌＮの堆積
ＡｌＮオンＳｉＣオンＳｉフィルムを生み出すために、ＭＯＣＶＤを用いて、実施例１において製造したＳｉＣオンＳｉフィルム上に、１０００Åの厚さを有するＡｌＮを堆積した。図１０は、ＳｉＣピークとＡｌＮピークの両方を示す、ＡｌＮオンＳｉＣオンＳｉフィルムのＸ線回折サーベイスキャンである。図１１は、７４４１アークセカント（arcsec）または２．０度のＦＷＨＭを示す、ＡｌＮオンＳｉＣオンＳｉフィルムのＸ線ロッキングカーブである。
実施例４：ＡｌＮオンＳｉＣオンＳｉフィルムへのＧａＮの堆積
ＧａＮオンＡｌＮオンＳｉＣオンＳｉフィルムを生み出すために、ＭＯＣＶＤにより、ＡｌＮオンＳｉＣオンＳｉフィルム上に、さらにＧａＮを堆積した。図１２は、ＧａＮおよびＡｌＧａＮピークを示す、ＧａＮオンＡｌＮオンＳｉＣオンＳｉフィルムのＸ線オメガ−２シータ曲線である。その曲線は、高品質のＧａＮフィルムを示す、２３６０アークセカントのＦＷＨＭおよび無視し得るＡｌＧａＮピークを有する、ＧａＮの単一のピークを示す。
前述の議論は、本発明の多くの模範的な方法および実施態様を開示し記載する。当該技
術に精通した人により理解されるように、本発明は、その意図または本質的な特徴から逸
脱しないで、他の特定の形態を具体化してもよい。したがって、本発明の開示は、説明を
目的とするが、以下の特許請求の範囲に示される、本発明の範囲を限定しない。

Claims (26)

  1. Ｓｉ基板をエッチングして自然酸化膜を除去し；かつ
    １０００℃以下の温度で、前記Ｓｉ基板上にＳｉＣを含む第１フィルムをエピタキシャ
    ル成長させる
    ことを含むＳｉ基板上に堆積されたＳｉＣ含有フィルムの製造方法。
  2. 前記第１フィルムが、高周波（ＲＦ）プラズマを用いて前記Ｓｉ基板上に堆積される請求項１の方法。
  3. 前記ＲＦプラズマが、プラズマガスとしてアルゴンおよび約８５０℃の成長温度を用いる請求項２の方法。
  4. 前記第１フィルムが、直流（ＤＣ）プラズマを用いて前記Ｓｉ基板上に堆積される請求項１の方法。
  5. 前記第１フィルムが、化学気相成長法（ＣＶＤ）を用いて前記Ｓｉ基板上に堆積される請求項１の方法。
  6. 前記ＣＶＤが、低温反応ＣＶＤである請求項５の方法。
  7. エッチング工程後に、前記Ｓｉ基板を炭化する工程をさらに含む請求項１の方法。
  8. 前記第１フィルムが、反応原子層堆積（ＲＡＬＤ）を用いて前記Ｓｉ基板上に堆積される請求項１の方法。
  9. 前記ＲＡＬＤが、低温ＳｉＣ前駆物質の存在下で行われる請求項８の方法。
  10. 前記低温ＳｉＣ前駆物質が、ヘキサメチルジシラン（ＨＭＤＳ）である請求項９の方法。
  11. 前記第１フィルム上に第２フィルムを堆積する工程をさらに含む請求項１の方法。
  12. 前記第１フィルムがＳｉＣフィルムであり、かつ前記第２フィルムがＡｌＮフィルムである請求項１１の方法。
  13. 前記ＡｌＮフィルムが、有機金属化学気相成長法（ＭＯＣＶＤ）を用いて堆積される請求項１２の方法。
  14. 前記第２フィルム上に第３フィルムを堆積する工程をさらに含む請求項１１の方法。
  15. 前記第１フィルムがＳｉＣフィルムであり、前記第２フィルムがＡｌＮフィルムであり、かつ前記第３フィルムがＧａＮフィルムである請求項１４の方法。
  16. 前記Ｓｉ基板が、Ｓｉ（１１１）基板である請求項１の方法。
  17. 前記Ｓｉ基板が、半絶縁性Ｓｉ基板である請求項１の方法。
  18. 前記第１フィルムが、ＳｉＣフィルムである請求項１の方法。
  19. 前記第１フィルムが、ドープＳｉＣフィルムである請求項１の方法。
  20. 前記第１フィルムが、ＳｉＣ(x)Ｇｅ(1-x)またはＳｉＣ(x)ＡｌＮ(1-x)フィルム（ここで、０＜ｘ＜１）である請求項１の方法。
  21. 請求項１の方法により製造されたＳｉＣ含有フィルム。
  22. フッ酸（ＨＦ）でＳｉ（１１１）基板をエッチングして自然酸化膜を除去し；
    窒素ガスで前記Ｓｉ（１１１）基板を乾燥し；かつ
    ＲＦプラズマを用いて１０００℃以下の温度で、前記Ｓｉ（１１１）基板上にＳｉＣフィルムをエピタキシャル成長させる
    ことを含むＳｉ基板上に堆積されたＳｉＣフィルムの製造方法。
  23. １０００℃以下の温度で、Ｓｉ基板上にＳｉＣを堆積することにより製造されたＳｉＣ
    フィルム。
  24. 前記Ｓｉ基板がＳｉ（１１１）基板であり、かつ前記ＳｉＣフィルムが六方晶構造を有
    する請求項２３のＳｉＣフィルム。
  25. 請求項２１のＳｉＣ含有フィルムを含む電子デバイス。
  26. 前記電子デバイスが、ダイオードである請求項２５の電子デバイス。
JP2010516072A 2007-07-13 2008-07-14 大領域ＳｉＣ基板の製造方法 Active JP5651467B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/826,278 US7888248B2 (en) 2007-07-13 2007-07-13 Method of producing large area SiC substrates
US11/826,278 2007-07-13
PCT/US2008/008579 WO2009011816A1 (en) 2007-07-13 2008-07-14 Method of producing large area sic substrates

Publications (3)

Publication Number Publication Date
JP2010533633A true JP2010533633A (ja) 2010-10-28
JP2010533633A5 JP2010533633A5 (ja) 2011-09-01
JP5651467B2 JP5651467B2 (ja) 2015-01-14

Family

ID=40252349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010516072A Active JP5651467B2 (ja) 2007-07-13 2008-07-14 大領域ＳｉＣ基板の製造方法

Country Status (4)

Country Link
US (1) US7888248B2 (ja)
EP (1) EP2174357A4 (ja)
JP (1) JP5651467B2 (ja)
WO (1) WO2009011816A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011255611A (ja) * 2010-06-10 2011-12-22 Sumitomo Metal Mining Co Ltd 誘電体膜を有する金属ベース層付耐熱性樹脂フィルムと金属膜付耐熱性樹脂フィルムの各製造方法および誘電体膜を有する金属ベース層付耐熱性樹脂フィルムの製造装置
JP2014004700A (ja) * 2012-06-22 2014-01-16 Kyushu Institute Of Technology 金属表面の加飾加工方法
US9490122B2 (en) 2014-02-25 2016-11-08 Tokyo Electron Limited Method and apparatus of forming carbon-containing silicon film

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888248B2 (en) * 2007-07-13 2011-02-15 Northrop Grumman Systems Corporation Method of producing large area SiC substrates
US20090220801A1 (en) * 2008-02-29 2009-09-03 Brian Wagner Method and apparatus for growth of high purity 6h-sic single crystal
US8189364B2 (en) 2008-12-17 2012-05-29 Qs Semiconductor Australia Pty Ltd. Charge retention structures and techniques for implementing charge controlled resistors in memory cells and arrays of memory
US20110042685A1 (en) * 2009-08-18 2011-02-24 Qs Semiconductor Australia Pty Ltd Substrates and methods of fabricating epitaxial silicon carbide structures with sequential emphasis
US20110272707A1 (en) * 2010-05-06 2011-11-10 Qs Semiconductor Australia Pty Ltd Substrates and methods of forming film structures to facilitate silicon carbide epitaxy
US20160194753A1 (en) * 2012-12-27 2016-07-07 Showa Denko K.K. SiC-FILM FORMATION DEVICE AND METHOD FOR PRODUCING SiC FILM
JP6488607B2 (ja) * 2014-09-22 2019-03-27 株式会社Sumco 単結晶ＳｉＣウェーハの製造方法
GB2534357B (en) * 2015-01-14 2020-02-19 Anvil Semiconductors Ltd Wafer bow reduction
JP2015145536A (ja) * 2015-03-24 2015-08-13 セイコーエプソン株式会社 立方晶炭化珪素膜の製造方法
US10801108B2 (en) 2017-08-28 2020-10-13 Raytheon Technologies Corporation Method for fabricating ceramic matrix composite components
CN114318526A (zh) * 2021-09-18 2022-04-12 东莞市中镓半导体科技有限公司 氮化镓单晶上高阻碳化硅薄膜衬底及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07165497A (ja) * 1993-08-16 1995-06-27 Dow Corning Corp 低温における結晶質炭化ケイ素コーティングの作成方法
JPH09260289A (ja) * 1996-03-19 1997-10-03 Nippon Steel Corp 化合物半導体単結晶の成長方法
JP2000264792A (ja) * 1999-03-17 2000-09-26 Tohoku Techno Arch Co Ltd シリコンカーバイト単結晶薄膜の形成方法
JP2002220299A (ja) * 2001-01-19 2002-08-09 Hoya Corp 単結晶ＳｉＣ及びその製造方法、ＳｉＣ半導体装置並びにＳｉＣ複合材料
JP2003073806A (ja) * 2001-09-07 2003-03-12 National Institute Of Advanced Industrial & Technology ＳｉＣ薄膜の形成方法
JP2004285453A (ja) * 2003-03-25 2004-10-14 Shimadzu Corp スパッタリング装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63103893A (ja) 1986-10-20 1988-05-09 Sanyo Electric Co Ltd ６Ｈ−ＳｉＣ基板の製造方法
US6117233A (en) * 1995-02-07 2000-09-12 Max-Planck-Gesellschaft Zur Forderung De Formation of single-crystal thin SiC films
US6255198B1 (en) * 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US6328796B1 (en) * 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
US20040129200A1 (en) * 2001-09-26 2004-07-08 John Kouvetakis Active electronic devices based on gallium nitride and its alloys grown on silicon substrates with buffer layers of SiCAIN
US20040261689A1 (en) * 2001-10-16 2004-12-30 Tsong Ignatius S.T. Low temperature epitaxial growth of quartenary wide bandgap semiconductors
JP2006196631A (ja) * 2005-01-13 2006-07-27 Hitachi Ltd 半導体装置及びその製造方法
US7078326B1 (en) * 2005-01-19 2006-07-18 Marsh Eugene P Nucleation method for atomic layer deposition of cobalt on bare silicon during the formation of a semiconductor device
JP4913375B2 (ja) * 2005-08-08 2012-04-11 昭和電工株式会社 半導体素子の製造方法
US7888248B2 (en) * 2007-07-13 2011-02-15 Northrop Grumman Systems Corporation Method of producing large area SiC substrates

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07165497A (ja) * 1993-08-16 1995-06-27 Dow Corning Corp 低温における結晶質炭化ケイ素コーティングの作成方法
JPH09260289A (ja) * 1996-03-19 1997-10-03 Nippon Steel Corp 化合物半導体単結晶の成長方法
JP2000264792A (ja) * 1999-03-17 2000-09-26 Tohoku Techno Arch Co Ltd シリコンカーバイト単結晶薄膜の形成方法
JP2002220299A (ja) * 2001-01-19 2002-08-09 Hoya Corp 単結晶ＳｉＣ及びその製造方法、ＳｉＣ半導体装置並びにＳｉＣ複合材料
JP2003073806A (ja) * 2001-09-07 2003-03-12 National Institute Of Advanced Industrial & Technology ＳｉＣ薄膜の形成方法
JP2004285453A (ja) * 2003-03-25 2004-10-14 Shimadzu Corp スパッタリング装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6014013579; Ｊｕｎ　Ｋｏｍｉｙａｍａ　ｅｔｃ．: 'Ｓｔｒｅｓｓ　ｒｅｄｕｃｔｉｏｎ　ｉｎ　ｅｐｉｔａｘｉａｌ　ＧａＮ　ｆｉｌｍｓ　ｏｎ　Ｓｉ　ｕｓｉｎｇ　ｃｕｂｉｃ　ＳｉＣ　ａｓ　ｉｎｔｅｒｍｅｄｉａｔｅ　ｌａｙｅｒｓ' Ｊｏｕｒｎａｌ　ｏｆ　ＡＰＰＬＩＥＤ　ＰＨＹＳＩＣＳ １００，　０３３５１９　（２００６）, 20060809 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011255611A (ja) * 2010-06-10 2011-12-22 Sumitomo Metal Mining Co Ltd 誘電体膜を有する金属ベース層付耐熱性樹脂フィルムと金属膜付耐熱性樹脂フィルムの各製造方法および誘電体膜を有する金属ベース層付耐熱性樹脂フィルムの製造装置
JP2014004700A (ja) * 2012-06-22 2014-01-16 Kyushu Institute Of Technology 金属表面の加飾加工方法
US9490122B2 (en) 2014-02-25 2016-11-08 Tokyo Electron Limited Method and apparatus of forming carbon-containing silicon film

Also Published As

Publication number Publication date
JP5651467B2 (ja) 2015-01-14
US20090014756A1 (en) 2009-01-15
EP2174357A1 (en) 2010-04-14
US7888248B2 (en) 2011-02-15
WO2009011816A1 (en) 2009-01-22
EP2174357A4 (en) 2015-04-22

Similar Documents

Publication Publication Date Title
JP5651467B2 (ja) 大領域ＳｉＣ基板の製造方法
JP6078620B2 (ja) ダイヤモンド上の窒化ガリウム型ウェーハ並びに製造設備及び製造方法
JP7188467B2 (ja) 炭化珪素エピタキシャル基板
KR101643758B1 (ko) 분자빔 에피탁시 방법을 이용한 카본 절연층 제조방법 및 이를 이용한 전계효과 트랜지스터 제조방법
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
JP6742477B2 (ja) エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ
US9281189B2 (en) Wafer and method of fabricating the same
JP2008311541A (ja) 炭化珪素半導体基板の製造方法
CN104867818A (zh) 一种减少碳化硅外延材料缺陷的方法
CN109119327A (zh) 在纳米图形化蓝宝石衬底上外延生长氮化铝的方法
WO2008066209A1 (fr) Procédé d'élaboration d'un monocristal de diamant en film mince, et monocristal de diamant en film mince
KR102098297B1 (ko) 에피택셜 웨이퍼
US11355591B2 (en) Single crystal diamond and semiconductor element using same
JP6093190B2 (ja) Ｍｉｓ構造トランジスタ、及びｍｉｓ構造トランジスタを作製する方法
KR102422422B1 (ko) 그래핀을 포함하는 반도체 소자 및 그 제조방법
TW202118884A (zh) 積層膜結構體、半導體元件、電子設備、及積層膜結構體的製造方法
JP2011520742A (ja) 高純度６Ｈ−ＳｉＣ単結晶の成長のための方法および装置
JP5230560B2 (ja) 化合物半導体基板とその製造方法
JP5538104B2 (ja) 基板上に単結晶層を作製する方法
JP2022014989A (ja) 炭化ケイ素半導体エピタキシャル基板の製造方法
US20150376776A1 (en) Variable-temperature material growth stages and thin film growth
JPH07130981A (ja) 半導体電子放出素子およびその形成方法
CN117568925A (zh) 一种金刚石-类金刚石结构晶圆的制备方法
KR101088678B1 (ko) 박막 형성 방법
JP2721278B2 (ja) 半導体電子放出素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110708

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140618

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141117

R150 Certificate of patent or registration of utility model

Ref document number: 5651467

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250