JP2010518606A - 射出成形された半田によって半導体ウェーハにバンプを形成するための装置及び方法 - Google Patents

射出成形された半田によって半導体ウェーハにバンプを形成するための装置及び方法 Download PDF

Info

Publication number
JP2010518606A
JP2010518606A JP2009548497A JP2009548497A JP2010518606A JP 2010518606 A JP2010518606 A JP 2010518606A JP 2009548497 A JP2009548497 A JP 2009548497A JP 2009548497 A JP2009548497 A JP 2009548497A JP 2010518606 A JP2010518606 A JP 2010518606A
Authority
JP
Japan
Prior art keywords
mold
semiconductor structure
semiconductor
patterned
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009548497A
Other languages
English (en)
Other versions
JP2010518606A5 (ja
JP5333778B2 (ja
Inventor
ジョンソン，ヘイル
ゴームリー，ジェラード
ヒューレット，エメット
ラポインテ，ウィルヘルム
Original Assignee
ズース マイクロテク，アイエヌシー．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ズース マイクロテク，アイエヌシー． filed Critical ズース マイクロテク，アイエヌシー．
Publication of JP2010518606A publication Critical patent/JP2010518606A/ja
Publication of JP2010518606A5 publication Critical patent/JP2010518606A5/ja
Application granted granted Critical
Publication of JP5333778B2 publication Critical patent/JP5333778B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06—Solder feeding devices; Solder melting pans
    • B23K3/0607—Solder feeding devices
    • B23K3/0623—Solder feeding devices for shaped solder piece feeding, e.g. preforms, bumps, balls, pellets, droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

射出成形半田工程を利用する、半導体ウェーハにバンプを形成するための改善された装置及び方法。該装置は大量生産用に設計され、型構造の第１の表面上に形成されるパターニングされた型穴に半田を充填するための装置と、半導体構造のパターニングされた第１の表面を、型構造の半田を充填されたパターニングされた型穴と直に向かい合うように位置決めすると共に位置合わせするための装置と、位置合わせされた型及び半導体構造を共に保持すると共に移送するための固定具と、該固定具を収容すると共に、半田を位置合わせされたパターニングされた型穴から位置合わせされたパターニングされた半導体の第１の表面に転写するための装置とを備える。
【選択図】図１０

Description

本発明は、半導体ウェーハにバンプを形成するための装置及び方法に関し、より詳細には、半田転写工程のために、位置合わせされた型構造及び半導体構造を保持し、移送するための固定具、半導体ウェーハにバンプを形成するための半田転写装置、並びに半導体ウェーハにバンプを形成するために、パターニング済みの半導体表面を、型の半田を充填された型穴に位置合わせするための装置に関する。
射出成形半田（ＩＭＳ）は、半導体ウェーハ表面上に半田バンプを形成するために用いられる工程である。図１を参照すると、ＩＭＳ工程３０は、型穴内に半田を堆積すること（３４）、半導体ウェーハ表面にパターンを形成すること（３２）、充填された型穴とパターニング済みの半導体ウェーハ表面とを位置合わせすること、そして、型穴から半導体ウェーハ表面に半田を転写すること（３８）を含む。エッチングされた型穴の中に溶融した半田を注入することによって、ガラス製の型板８２内に半田バンプが形成される。エッチングされた型穴は、半導体ウェーハ表面上に必要とされる半田バンプのパターンと一致する。その工程によって、隣接する半田バンプ間を１０μｍ〜５００μｍの範囲の距離だけ離して、半田バンプを細かいピッチで配置することができる。
ＩＭＳ工程は、実験室規模の用途で試験され、適用されてきた。大量生産工程を最適にするように設計される、規模を拡大した工程及び大量生産（ＨＶＭ）装置を提供することが望ましい。規模を拡大した工程の重要な態様は、型板及び半導体ウェーハの位置合わせ並びに位置合わせされた型板及び半導体ウェーハの輸送、半田転写装置及び工程、並びに充填された型穴とパターニング済みの半導体表面との位置合わせを含む。信頼性があり、高精度で、繰返し可能な、半導体ウェーハに対する型板の位置決めを提供することが望ましい。また、信頼性があり、高精度で、繰返し可能な、半導体ウェーハに対する型板の位置決めを保持しながら、迅速な加熱及び冷却サイクルを実現する封止可能な堆積チャンバを提供することも望ましい。また、信頼性があり、高精度で、繰返し可能な、半導体ウェーハに対する型板の位置決めを提供することも望ましい。
課題を解決する手段
包括的には、一態様において、本発明は、半導体構造上に半田バンプを形成するための装置であって、型構造の第１の表面上に形成されるパターニングされた型穴に半田を充填するための装置と、半導体構造のパターニングされた第１の表面を、型構造の半田を充填されたパターニングされた型穴と直に向かい合うように位置決めすると共に位置合わせするための装置と、位置合わせされた型及び半導体構造を共に保持すると共に移送するための固定具と、位置合わせされた型及び半導体構造を有する固定具を収容すると共に、半田を位置合わせされたパターニングされた型穴から位置合わせされたパターニングされた半導体の第１の表面に転写するための装置とを備える、装置を特徴とする。型穴パターンは半導体表面パターンと一致する。
本発明のこの態様の実施態様は、以下の特徴のうちの１つ又は複数を含む場合がある。固定具は、基板を支持するような寸法で形成される中央開口部を有するフレームと、そのフレームの周囲に対称に配置される１つ又は複数のクランプ／スペーサアセンブリとを備える。基板は半導体構造の第２の表面と接触し、第２の表面は第１の表面の反対側にある。各クランプ／スペーサアセンブリは、型構造及び半導体構造を固定するように構成されるクランプと、半導体構造の第１の表面と型構造の第１の表面との間に挿入され、それにより、その高さに等しい距離だけ型構造及び半導体構造を分離するように構成されるスペーサとを含む。各クランプ／スペーサアセンブリ内のスペーサ及びクランプは互いに独立して動くように構成される。クランプ／スペーサアセンブリは互いに独立して動くように構成される。スペーサは、第１の端部及び第２の端部を有する細長い本体を備えると共に、細長い本体に対して垂直であり且つ第１の端部を通る軸を中心として回転し、それにより第２の端部を半導体構造の第１の表面と型構造の第１の表面との間に挿入するように構成される。スペーサは、動作温度において高い精度及び信頼性で遠隔制御により回転するように構成され、該動作温度において、位置合わせされたパターニングされた型穴から位置合わせされたパターニングされた半導体の第１の表面への半田転写が行なわれる。装置は、スペーサ回転の高い精度及び信頼性を与える高精度ロータリストロークベアリングをさらに備える。クランプは第１の端部及び第２の端部を有する細長い本体を備えると共に、細長い本体に対して垂直であり且つ第１の端部を通る軸を中心として回転し、それにより第２の端部を型構造の第２の表面上に配置し、それにより型構造及び半導体構造を固定するように構成される。スペーサは、型構造を半導体構造から分離するような寸法で形成される長さを含み、半導体構造は１００ｍｍ〜４００ｍｍの範囲の直径を含む。スペーサは、５０μｍ〜１０００μｍの範囲の距離だけ、型構造を半導体構造から分離するような寸法で形成される高さを含む。クランプは、型構造及び半導体構造を固定するような寸法で形成される長さを含み、半導体構造は１００ｍｍ〜４００ｍｍの範囲の直径を含む。固定具は、フレームと基板との間にシールリングをさらに備え、該シールリングは、動作温度において封止を実現するように構成され、該動作温度において、位置合わせされたパターニングされた型穴から位置合わせされたパターニングされた半導体の第１の表面への半田転写が行なわれる。シールリングはグラファイトを含み、基板はシリコンを含み、半導体構造の熱膨張係数（ＣＴＥ）と一致するＣＴＥを含む。基板は、径方向に、且つ基板上に形成される同心円の周囲に配置される真空溝を備えることができ、半導体構造を基板上に保持するために、該真空溝を通して真空が生成される。
包括的には、一態様において、本発明は、半導体構造上に半田バンプを形成するための装置であって、型構造の第１の表面上に形成されるパターニングされた型穴に半田を充填するための装置と、半導体構造のパターニングされた第１の表面を、型構造の半田を充填されたパターニングされた型穴と直に向かい合うように位置決めすると共に位置合わせするための装置と、位置合わせされた型及び半導体構造を共に保持すると共に移送するための固定具と、位置合わせされた型及び半導体構造を有する固定具を収容すると共に、半田を位置合わせされたパターニングされた型穴から位置合わせされたパターニングされた半導体の第１の表面に転写するための半田転写装置とを備える、装置を特徴とする。固定具は、基板を支持するような寸法で形成される中央開口部を有するフレームを備えており、半導体構造のパターニングされる第１の表面の反対側にある第２の表面が基板の第１の表面と接触する。半田転写装置は、半導体構造を加熱するように構成されるウェーハヒータスタックと、型構造を半田の融点よりもわずかに高いプロセス温度まで加熱するように構成される型ヒータスタックとを備える。位置合わせされた型及び半導体構造を有する固定具は、基板の第１の表面の反対側にある第２の表面がウェーハヒータスタックと接触し、且つ型構造の第１の表面の反対側にある第２の表面が型ヒータスタックと接触するように、ウェーハヒータスタックと型ヒータスタックとの間に挿入される。フレームに対してウェーハヒータスタックと型ヒータスタックとを封止することによって、ウェーハヒータスタックと型ヒータスタックとの間に堆積チャンバが形成される。
半田転写工程は以下のステップを含む。最初に、クランプを介して互いに且つフレームに固定され、且つスペーサによって互いに分離される位置合わせ済みの型構造及び半導体構造をフレーム内に保持しながら、型構造及び半導体構造をプロセス温度よりも低い第１の温度まで予熱する。次に、プロセスガスを堆積チャンバに注入する。次に、対応する真空溝を通して真空を生成し、クランプによる固定を解除することによって、半導体構造を基板上に、且つ型構造を型チャック上に保持し、型構造及び半導体構造をそれぞれ型ホットプレート及びウェーハホットプレートを介してプロセス温度まで加熱し、それにより型穴内の半田を溶融する。次に、スペーサを除去すると共に、型構造を半導体構造と接触させて、それにより溶融した半田が型穴から半導体構造のパターニング済みの第１の表面上に転写される。次に、半導体構造から離れるように型構造を動かし、それにより型構造及び半導体構造を分離し、その後、分離した型構造と半導体構造との間にスペーサを挿入すると共に、分離した型構造及び半導体構造を一定時間だけプロセス温度に保持する。次に、型構造及び半導体構造をクランプを用いて互いに且つフレーム上に固定すると共に、真空を解除する。最後に、型構造及び半導体構造を室温まで冷却する。
包括的には、別の態様において、本発明は、第１の半導体構造のパターニングされた表面を、第２の半導体構造のパターニングされた表面と直に向かい合うように位置決めすると共に位置合わせするための装置であって、第１の半導体構造上にある第１の基準マーカ及び第２の半導体構造上にある第１の基準マーカと位置合わせされるように構成される少なくとも１つの電動式位置合わせピンと、パターンベース位置合わせツールとを備える、装置を特徴とする。パターンベース位置合わせツールは、第１のトレーニング半導体構造及び第２のトレーニング半導体構造上でそれぞれ第１のトレーニングパターン画像及び第２のトレーニングパターン画像を画定する手段と、第１のトレーニングパターン画像及び第２のトレーニングパターン画像で位置合わせツールをトレーニングする手段と、トレーニングパターン画像の位置を特定する手段と、位置合わせツールでトレーニングされた位置を格納する手段と、第１のトレーニングパターン画像及び第２のトレーニングパターン画像とそれぞれ一致する、第１の半導体構造及び第２の半導体構造のパターニングされた表面上の第１の半導体パターン画像及び第２の半導体パターン画像を特定する手段と、特定された第１の半導体パターン画像及び第２の半導体パターン画像の中心を位置合わせする手段とを備える。
図面を参照すると、いくつかの図を通して、類似の参照符号は類似の部品を表す。図中の英文は以下の図面の簡単な説明に和訳を表示した。
実験室規模の射出成形半田（ＩＭＳ）工程の概略図である。３６ Mold Clean Recycle:型洗浄リサイクル７２ Wafer with UBM Any Size:ＵＢＭを有する任意のサイズのウェーハ７４ BLM Deposition & Patterning:ＢＬＭ堆積及びパターニング８２ C4NP Mold Std. Size(14”)標準サイズ（１４”）のＣ４ＮＰ型８４ Solder Fill:半田充填 Molten solder injection：溶融半田注入 Empty Mold:空の型 Process Merge Popint:工程合流点 Solder Transfer:半田転写 Final Packaging（Dice/Sort/Pick):最終パッケージング（ダイス／ソート／ピック） 本発明による、規模を拡大したＩＭＳ工程の概略図である。６０ Mold Clean Recycle:型洗浄リサイクル７２ Wafer with UBM Any Size:ＵＢＭを有する任意のサイズのウェーハ７４ BLM Deposition & Patterning:ＢＬＭ堆積及びパターニング７５ Wafer Inspection:ウェーハ検査８２ C4NP Mold Std. Size(14”)標準サイズ（１４”）のＣ４ＮＰ型８４ Solder Fill:半田充填 Molten solder injection:溶融半田注入８６ Mold Inspection：型検査８８ Repair Mold:型修復 Failed Insp.:不合格 Empty Mold:空の型 Process Merge Point:工程合流点 Solder Transfer半田転写 Final Packaging（Dice/Sort/Pick)：最終パッケージング（ダイス／ソート／ピック） 規模を拡大したＩＭＳライン工程フローのブロック図である。６０ Mold Clean:型洗浄６１ New Molds:新たな型６２ Dirty Mold Q:汚れた型Q６３ Nitric Acid:硝酸７４ Prepped Wafers:準備済みのウェーハ７６ Bumped Wafers:バンプを形成されたウェーハ８０ Mold Prepare:型準備９０ Wafer Bump:ウェーハバンプ１００ Mold Fill:型充填２００ Mold Inspect:型検査３００ Solder Transfer:半田転写４００ Wafer Loader:ウェーハローダ５００ Empty Mold Q:空の型Q５５０ Ready Mold Stock:準備済み型ストック DI Rinse:ＤＩすすぎ洗い 本発明によるＨＶＭ ＩＭＳライン装置システムの概略図である。６０ Mold Clean:型洗浄１００ Mold Fill:型充填２００ Mold Inspect:型検査３００ Solder Transfer:半田転写５００ Mold Stocker:型ストッカ６００ Mold Cart:型カート 型充填工程の概略的な側面図である。８１ Solder:半田８５ａ Unfilled:未充填８５ｂ Filled:充填済み８７ Plate scan direction:型板走査方向 Pressure:圧力 Bump template with cavities:型穴を有するバンプテンプレート 型充填工程の平面図である。８２ Grass Mold:ガラス製の型８３ C4NP Fill Head:Ｃ４ＮＰ充填ヘッド８５ａ Empty cavities:空の型穴８５ｂ Filled cavities:充填された型穴８９ Solder Slot:半田スロット Ａ：充填されていない型穴を有する型エリアの拡大図である。 Ｂ：半田を充填されている型穴を有する型エリアの拡大図である。 半田転写工程の概略図である。９２ Wafer w/UBMＵＢＭを有するウェーハ Mold w/injected Solder(solidified):半田を注入されている型（固化した状態）９４ Mold & Wafer heated 〜20K above MP:及びウェーハがＭＰよりも〜２０Ｋ高い温度まで加熱される９６ Mold & Wafer in close proximity or soft contact(20μm)→solder wets the UBM:型及びウェーハを極めて接近させる（〜２０μｍ）か、又は軟接触させる→半田がＵＢＭを濡らす９８ Solder stays on wafer after mold/wafer separation:型／ウェーハ分離後に、半田がウェーハ上に留まる 本発明のＨＶＭ ＳＴＴ装置システムを示す図である。３０１ Solder Transfer Modules:半田転写モジュール８００ Aligner Module:アライナモジュール９００ Mold/Wafer Transport Fixture:型／ウェーハ輸送固定具 ＨＶＭ ＳＴＴ材料フローを示す図である。８００ ALIGNER:アライナ８５６ TRANSFER STATION:移送ステーション MOLD:型 FIXTURE STORAGE:固定具保管 ＳＴＴ工程ステップの概略的なブロック図である。１０１ Wafer Foup:ウェーハＦＯＵＰ１０３、１０７ Pre-align:予備位置合わせする１０４ Flip:反転する１０５ Position Over Mold:型上に配置する１０６ Mold Pod:型ポッド１０８ Bar Code Read:バーコード読取り１０９ Position Under Wafer:ウェーハ下に配置する１１０ Image Wafer:ウェーハを撮像する１１１ Wedge Error Compensation:ウエッジエラー補償１１２ Image Mold:型を撮像する１１３ Align:位置合わせする１１４ Lock align:位置合わせを固定する１１５ N2 Purge:Ｎ２パージ１１６ Thermal Ramp(Pre-heat)温度変化（予熱）１１７ Acid Scrub On/Off(0-7 min):酸洗浄オン／オフ（０分〜７分）１１８ Thermal Ramp(re-flow):温度変化（リフロー）１１９ Mold-Wafer Contact/Force:型-ウェーハ接触／力１２０ Controlled Separation:制御された分離１２１ Inter-metallic Dwell(0-10 min):金属間休止時間（０分〜１０分）１２２ Thermal Ramp(Solidify):温度変化（固化）１２３ Thermal Ramp:温度変化１２４ Atomosphere Purge:大気パージ１２５ Release Align:位置合わせを解除する１２６ Wafer Flip:ウェーハ反転１２７ Mold to Port:型をポートへ１２８ Wafer to Foup:ウェーハをＦｏｕｐへ ＳＴＴ定常状態サイクル時間の概略的なブロック図である。１５１ Load Aligner (n):アライナ（ｎ）を装填する１５２ Align (n):（ｎ）を位置合わせする１５３ Fixture(n) from Aligner to ST1:固定具（ｎ）をアライナからＳＴ１へ１５４ Process Fixture(n) in ST1:ＳＴ１において固定具（ｎ）を処理する１５６ Unloaded Fixture(n) from ST1 to Fixture Unloader:固定具（ｎ）をＳＴ１から固定具アンローダに取り出す１５９ EFEM Unload(n) from Transfer Station:ＥＦＥＭが（ｎ）を移送ステーションから取り出す１６０ Substrate set(n) complete Elapsed Time:基板セット（ｎ）完了 経過時間２０５１秒１４９ EFEM Load (n+1) to Transfer Station: ＥＦＥＭが（ｎ＋１）を移送ステーションへ装填する１５５ Load Aligner (n+1):アライナ（ｎ＋１）を装填する１５７ Align (n+1):（ｎ＋１）を位置合わせする１６１ Fixture(n+1) from Aligner to ST2:固定具（ｎ＋１）をアライナからＳＴ２へ１６２ Process Fixture(n+1) in ST2:ＳＴ２において固定具（ｎ＋１）を処理する１６３ Unloaded Fixture(n+1) from ST2 to Fixture Unloader:固定具（ｎ＋１）をＳＴ２から固定具アンローダに取り出す１６４ EFEM Unload(n+1) from Transfer Station:ＥＦＥＭが（ｎ＋１）を移送ステーションから取り出す１６５ Substrate set(n+1) complete Elapsed Time:基板セット（ｎ＋１）完了 経過時間２２８８秒１５８ EFEM Load (n+2) to Transfer Station: ＥＦＥＭが（ｎ＋２）を移送ステーションへ装填する１６６ Load Aligner (n+2):アライナ（ｎ＋２）を装填する１６７ Align (n+2):（ｎ＋２）を位置合わせする１６８ Fixture(n+2) from Aligner to ST3:固定具（ｎ＋２）をアライナからＳＴ３へ１６９ Process Fixture(n+2) in ST3:ＳＴ３において固定具（ｎ＋２）を処理する１７０ Unloaded Fixture(n+2) from ST3 to Fixture Unloader:固定具（ｎ＋２）をＳＴ３から固定具アンローダに取り出す１７１ EFEM Unload(n+2) from Transfer Station:ＥＦＥＭが（ｎ＋２）を移送ステーションから取り出す 固定機構を用いないＨＶＭアライナモジュールを示す図である。 輸送固定具を用いる場合（左側）、及び輸送固定具を用いない場合（右側）のＨＶＭアライナモジュール構成要素を示す図である。８０１ Alignment Stage:位置合わせステージ８０４ Microscope XYZ stage:顕微鏡ＸＹＺステージ８０６ Microscopes:顕微鏡８０８ Wedge Compensation System:ウエッジ補償システム８０９ Alignment Stage XYT Drives:位置合わせステージＸＹＴドライブ９１０ Fixture:固定具９２０ Fixture Chuck:固定具チャック ＳＴＴ型／ウェーハ輸送固定具を示す図である。９２０ Silicon Chuck(wafer):シリコンチャック（ウェーハ）９３０ａ Clamp & Spacer:クランプ及びスペーサ９３４ Clamp & Spacer couplings:クランプ及びスペーサカップリング９３５ Vacuum pass-thru:真空通路９３６ Chuck pressure pins:チャック圧力ピン Top view:上斜視図 Bottom view:底斜視図 Fixture Weight≒3Kg:固定具重量≒３Ｋｇ ＳＴＴ型／ウェーハ輸送固定具の組立分解正面図である。 クランプ及びスペーサアクチュエータを示す図である。８３０ Chuck & retaining system:チャック保持システム８３２ Clamp & Spacer actuators:クランプ及びスペーサアクチュエータ High temperature components:高温構成要素 Ａ：３００ｍｍウェーハの場合のＳＴＴ型／ウェーハ輸送固定具を示す図である。Mold:型Clamp:クランプ300mm wafer:３００ｍｍウェーハMold-Wafer spacer:型−ウェーハスペーサ Ｂ：２００ｍｍウェーハの場合のＳＴＴ型／ウェーハ輸送固定具を示す図である。200mm wafer:２００ｍｍウェーハ ＨＶＭ ＳＴＴチャンバを示す図である。 ＨＶＭ ＳＴＴチャンバの断面図である。３３４ Cooling flange:冷却フランジ３５０ Fine Z drive:精密Ｚドライブ３６１ Contact Pressure Bellows:接触圧ベローズ３６２ Spherical bearing:球面ベアリング３６３ Mold transfer pin:型移送ピン８３２ Transport fixture clamp drives:輸送固定具クランプドライブ９００ Transport fixture:輸送固定具 Water channel:水路 ＨＶＭ ＳＴＴチャンバの組立分解図である。 ＳＴＴチャンバ型スタックの組立分解斜視図である。３１０ Mold Stack:型スタック３１１ Cooling flange gas manifold:冷却フランジガスマニホールド３１２ Water cooled heat exchanger:水冷熱交換器３１３ Ceramic expansion barrier:セラミック膨張障壁３１４ Cooling flange air bellows:冷却フランジエアベローズ３１５ Hot plate cooling flange:ホットプレート冷却フランジ３１６ Mold hotplates:型ホットプレート３１７ Mold chuck:型チャック３１９ Seal frame, formic acid injection:シールフレーム、蟻酸注入３２０ Bellows gas seal:ベローズガスシール 型ヒータスタックの斜視図である。 図２３の型ヒータスタックの組立分解斜視図である。 図２３の型ヒータスタックの組立分解側面図である。 型ヒータスタックシールフレームを上から見た斜視図である。 ホットプレート冷却フランジ及び型チャック精密Ｚドライブの側面図である。２０ GAS seal :ガスシール３１４ Cooling air bellws :冷却エアベローズ３１５ Cooling flange section :冷却フランジセクション３１７ Mold chuck :型チャック３５０ Fine Z drive :精密Ｚドライブ３５２ Translation slide :並進スライド３６２ Hot plate locating pin :ホットプレート位置決めピン３６４ Cooling air flow :冷却空気流 ウェーハヒータスタックを上から見た斜視図である。３３０ Wafer Heater Stack :ウェーハヒータスタック 図２８のウェーハヒータスタックの組立分解側面図である。 輸送固定具ウェーハチャックの平面図である。 図２８のウェーハヒータスタックを横から見た斜視図である。 Ａ：輸送固定具が取り付けられているＳＴＴチャンバの概略的な側断面図である。７４ Wafer :ウェーハ８２ Mold :型３１６ Mold Hot Plate :型ホットプレート３１７ Mold Chuck :型チャック３１９ Seal Frame :シールフレーム３２０ Seal Ring :シールリング３３５ Wafer Hot Plate :ウェーハホットプレート９２０ Wafer Chuck :ウェーハチャック Fixture Frame :固定具フレーム Ｂ：シールが下がっている型スタックの側断面図である。 Seal down :シール降下 Ｃ：シールが上がっている型スタックの側断面図である。 Seal up :シール上昇 半導体ウェーハのパターニングされた表面の高倍率画像を示す図である。 図３３の画像において、特定のウェーハパッドパターンを有する第１のターゲットエリアを選択することを示す図である。 図３４の第１のターゲットエリア内の１つのパッドの周囲においてウェーハパッドエリアを画定することを示す図である。 図３４の第１のターゲットエリア内のウェーハターゲットエリアに対して全てのパッド位置を特定し、カウントすることを示す図である。 第１のターゲットエリアのパターンと一致する全ての予想されるターゲットエリアを探索することを示す図である。 第１のターゲットエリアのパターンと一致する全ての予想されるターゲットエリア内のウェーハパッドをカウントすることを示す図である。 図３８においてカウントされた全てのウェーハパッドのための中心座標を見つけることを示す図である。 トレーニングのために用いられる予備ターゲットエリアを示す図である。 トレーニングのために用いられる予備ターゲットエリア内の第１のウェーハパッドエリアを示す図である。 図４１の第１のウェーハパッドエリアのＸ境界及びＹ境界を測定することを示す図である。 図４１の第１のウェーハパッドエリアの９０％を覆うウェーハパッドマスクを形成することを示す図である。 図４０の予備ターゲットエリア内のウェーハパッド上に図４３のウェーハパッドマスクを配置することを示す図である。 位置合わせ工程のために用いられる特有のウェーハターゲットエリアを示す図である。 位置合わせシステムをトレーニングするための特有のウェーハターゲットを特定するための工程のブロック図である。 位置合わせシステムをトレーニングするための特有のウェーハターゲットを特定するための工程のブロック図である。 一意に特定されたウェーハターゲットエリア及び型ターゲットエリアを利用するウェーハ／型位置合わせ工程のブロック図である。 一意に特定されたウェーハターゲットエリア及び型ターゲットエリアを利用するウェーハ／型位置合わせ工程のブロック図である。 マスクを利用して位置合わせシステムをトレーニングするための特有のウェーハターゲットを特定するための工程の別の実施形態のブロック図である。 マスクを利用して位置合わせシステムをトレーニングするための特有のウェーハターゲットを特定するための工程の別の実施形態のブロック図である。
図２を参照すると、規模を拡大したＩＭＳ工程５０は、型穴に半田を充填すること（３４）、充填された型板を検査すること（８６）、半導体ウェーハ表面上にパターンを形成すること（３２）、ウェーハ表面を検査すること（７５）及び型穴から半導体ウェーハ表面に半田を転写すること（３８）を含む。図３を参照すると、規模を拡大したＩＭＳ工程５０は、型洗浄ステーション６０において型をクリーニングすること、型準備ステーション８０において、型穴に半田を充填し、充填された型板を検査すること、及びウェーハバンプステーション９０において、型穴からパターニング済みの半導体ウェーハ表面に半田を転写することを含む。型準備ステーション８０は、型充填ツール（ＭＦＴ）１００、型検査ツール（ＭＩＴ）２００、及び型修復ツール８８を備える。ウェーハバンプステーション９０は、半田転写ツール（ＳＴＴ）３００及びウェーハローダツール４００を備える。新たな型６１及び以前に使用された型６２が、型洗浄ステーション６０を通り抜け、その中で、それらの型は酸性溶液６３及び基礎液６４を用いて洗浄される。洗浄された型８２は型ストッカ５００に入り、そこから、それらの型はＭＦＴ１００に導入される。型穴に半田を充填した後に、ＭＩＴ２００において型が検査され、その後、準備済み型ストッカ５５０に移送される。検査に合格しなかった型は、型洗浄ステーション６０において洗浄し直されるか、又は修復ツール８８において修復される。修復された型は再びＭＩＴ２００を通り抜け、検査に合格すると、準備済み型ストッカ５５０に移送される。いくつかの実施形態では、型修復ツール８８は、ＭＩＴ２００と一体に構成される。準備済み型ストッカ５５０から、それらの型はＳＴＴ３００に導入される。パターニング済みウェーハ７４がウェーハローダ４００に導入され、そこからＳＴＴ３００に導入される。半田転写工程後に、バンプを形成されたウェーハ７６はウェーハバンプステーション９０から出て、汚れた型６２ｂは再び型洗浄ステーション６０に導入される。その工程は、全てのウェーハ７４がバンプを形成されるまで繰り返される。ＨＶＭ ＩＭＳ装置システム５２の概略図が図４に示される。該システムは、型洗浄ステーション６０、型ストッカ５００、ＭＦＴ１００、ＭＩＴ２００、ＳＴＴ３００、ウェーハローダ、すなわち前面開口式一体型ポッド（ＦＯＵＰ）４００及び型カート６００を備える。一例では、ＨＶＭシステム５２は、１日当たり３００枚のウェーハ（４分当たり１枚のウェーハ）及び１日当たり３５０個の型（３．５分当たり１つの型）の生産能力を有する。それは、ウェーハ及び型移送の自動制御を提供する。ＳＴＴは、ハードウエアを全く変更することなく、２００ｍｍウェーハ及び３００ｍｍウェーハを処理することができ、各型キャリアは２５個までの型を搬送することができる。それらの型はバーコード機構で特定され、型ストッカ／分類器は製造ライン内に組み込まれる。また、型及びウェーハ統合追跡管理システムも存在する。そのシステムは、当初の無鉛／共晶ＰｂＳｎ（低温）タイプ、後の高鉛タイプを含む、任意の半田タイプに対応することができる。
図５及び図６を参照すると、型充填工程３４は、容器８１内でバルク半田（ワイヤ、ショット、スラグ）を溶融することを含む。容器８１は、半田の融点よりも高い温度まで加熱され、わずかに加圧される。注入器ヘッド８３が容器８１と連通し、型板８２と接触している。走査方向８７において、型板８２が注入器ヘッド８３下で走査され、溶融した半田が注入器ヘッド８３の底部に形成される半田スロット８９を通じて注入され、型８２内の空の型穴８５ａを充填する。その後、充填された型板は冷却され、ＭＩＴ２００において検査される。図７Ａは、充填されていない型穴８５ａを有するガラス製の型板８２を示し、図７Ｂは、充填されている型穴８５ｂを有するガラス製の型を示す。型穴８５は、要求されるバンプパターンに従って、ガラス製の型８２上にエッチングされる。ガラス製の型８２は、半導体ウェーハ７２の熱膨張係数（ＣＴＥ）に類似のＣＴＥを有する。
図８を参照すると、半田転写工程３８は、アンダーバンプメタラジ（ＵＢＭ）構造７３でパターニングされたウェーハ７４と、半田を充填された型穴８５ｂを有する型板８２とを合わせること（９２）を含む。次に、型８２及びウェーハ７４を半田融点よりも２０度高い温度まで加熱し（９４）、その後、型８２及びウェーハ７４を極めて接近させる（約２０μｍ）か、又は軟接触させて、半田がＵＢＭ構造７３を濡らすようにする（９６）。半田バンプが型穴８５ｂからＵＢＭ構造７３に転写され、型８２がウェーハ７４から分離した後にウェーハ７４上に留まる（９８）。この工程の重要な態様は、半田バンプ８５ｂがＵＢＭ構造７３に正確に転写されるように、半導体ウェーハ７４に対して型板８２を位置合わせすることである。その位置合わせは、位置合わせされた型-ウェーハシステムをステーション間で輸送している間、並びに要求される温度、雰囲気及び圧力での実際の半田転写工程の間保持される必要がある。
図９を参照すると、ＨＶＭ ＳＴＴ装置システム３００は、型／ウェーハアライナ８００、型／ウェーハ輸送固定具９００及び半田転写ツール（ＳＴＴ）チャンバユニット３０１を備える。図１０、図１１及び図１２を参照すると、ＨＶＭ ＳＴＴ工程１００は以下のステップを含む。最初に、パターニング済みのウェーハ７４がウェーハＦＯＵＰユニット４１０に入り（１０１）、充填済みの型８２が型ポッドユニット４２０に入る（１０６）。次に、ロボットエンドエフェクタモジュール（ＥＦＥＭ）８５０がウェーハ７４及び型８２を移送ステーション８５６内に移送し、そこで、ウェーハ７４は光学的に特徴付けられ（１０２）、予備位置合わせされ（１０３）、反転される（１０４）。充填済みの型８２は予備位置合わせされ（１０７）、型を識別するバーコードが読み取られ、コンピュータに入力される（１０８）。次に、ロボットエンドエフェクタモジュール（ＥＦＥＭ）８５０がウェーハ７４及び型８２をアライナモジュール８００内に移送する。アライナにおいて、型８２がウェーハの下に位置決めされるように、ウェーハ及び型が型／ウェーハ輸送固定具９００内に配置され（１０５、１０９）、ウェーハ及び型の画像が撮影される（１１０、１１２）。この時点で、ウエッジエラー補償工程が実行される（１１１）。ウエッジエラー補償は、型が全ての固定具スペーサフラグ（flag）に均等に接触する（それにより、固定具スペーサフラグがウェーハ縁部に位置する）ように、型をアライナチャック上で「浮かせる」動作を表す。均等に接触すると、型チャックが固定され、型がウェーハに対して平行な（ウエッジエラーがない）関係に設定される。次に、型及びウェーハが位置合わせされ（１１３）、位置合わせされた型及びウェーハが輸送固定具９００内に固定される（１１４）。その後、位置合わせされた型８２及びウェーハ７４を有する輸送固定具９００がＳＴＴチャンバユニット３０１内に移送され、そこで、半田バンプの転写が行なわれる。位置合わせされた型及びウェーハは窒素パージされ（１１５）、その後、予熱される（１１６）。一例では、温度は、２分間で、室温から１８０℃まで引き上げられる。少なくとも１８０℃の温度において、型８２及びウェーハ７４は酸で洗浄され（１１７）、その後、温度は、３分間で、１８０℃から２８０℃まで引き上げられる（１１８）。次に、型をウェーハと（圧力を制御しながら）接触させて（１１９）、半田バンプ８５ｂが、型穴８５から、パターニングされたウェーハ７４のＵＢＭパッド７３上に転写される。半田転写後に、型がウェーハから制御しながら分離される（１２０）。分離したウェーハ及び型は、約１０分間、２８０℃の温度に保持され（１２１）、半田バンプと、ウェーハ表面上のパターニングされた導電線との間に良好な金属間結合が形成されるようにする（金属間休止時間）。次に、温度が、３分間で、２００℃まで線形に引き下げられ、半田バンプがウェーハ表面上で固化し（１２２）、その後、温度は、８分間で、６０℃まで線形に引き下げられる。分離した型及びウェーハを有する固定具９００は空気パージされ（１２４）、位置合わせの固定が解除される（１２５）。次に、ウェーハが反転され（１２６）、その後、空の型８２が型ポート４３０に移送され（１２７）、バンプを形成されたウェーハ７４は、ウェーハＦＯＵＰユニット４４０に移送される（１２８）。次の型／ウェーハ対の場合にも、その工程が繰り返される。一例では、半田転写工程時間は２９分であり、位置合わせ時間は６５秒である。生産処理量を増加するために、ＳＴＴシステムは２つ以上のＳＴＴチャンバユニット３０１を有するように設計される。図１０の例では、４つのＳＴＴチャンバユニット３０１、３０２、３０３及び３０４が存在する。図１０のＳＴＴシステムは、１５０ウェーハ／日の処理量、及び概ね８分当たり１ウェーハの生産速度を有する。この並列工程サイクルが図１２に概略的に示される。図に示されるように、固定具（ｎ）内に位置決めされる第１の型／ウェーハ対がアライナ内に装填され（１５１）、位置合わせされ（１５２）、その後、位置合わせされた固定具は、アライナから処理ステーションＳＴ１に移送され（１５３）、そこで処理される（１５４）。その後、処理された固定具（ｎ）は、処理ステーションＳＴ１から固定具アンローダ／移送ステーションに取り出され（１５６）、そこから、ＥＦＥＭが、固定具（ｎ）を対応する型ポート４３０又はウェーハユニット４４０に取り出す（１５９）。固定具（ｎ）の総処理時間は２０５１秒であり、その時間は以下のように配分される。固定具（ｎ）をアライナに装填する（ステップ１５１）のに１３１秒、固定具（ｎ）を位置合わせする（ステップ１５２）のに６５秒、位置合わせされた固定具（ｎ）を処理ステーションＳＴ１に移送する（ステップ１５３）のに４１秒、固定具（ｎ）の半田転写工程（ステップ１５４）に１７４２秒、固定具（ｎ）をＳＴ１から移送ステーションに取り出す（ステップ１５６）のに２５秒、型及びウェーハを自身のポートに動かす（ステップ１５９）に４７秒かかる。次の時間差並列工程では、固定具（ｎ＋１）内の第２の型／ウェーハ対が、移送ステーション内に装填され（１４９）、次にアライナ内に装填され（１５５）、位置合わせされ（１５７）、その後、位置合わせされた固定具は、アライナから処理ステーションＳＴ２に移送され（１６１）、そこで処理される（１６２）。その後、処理された固定具（ｎ＋１）は処理ステーションＳＴ２から固定具アンローダ／移送ステーションに取り出され（１６３）、そこから、ＥＦＥＭが、固定具（ｎ＋１）を、対応する型ポート４３０又はウェーハユニット４４０に取り出す（１６４）。固定具（ｎ＋１）を処理するのにかかる全時間は２２８８秒であり、上記のように配分され、移送ステーションにおいて待機する（ステップ１４９）のにかかる４２秒を含む。同様に、固定具（ｎ＋２）内の第３の型／ウェーハ対（１５８）が、ステップ１５８において開始する次の時間差工程において処理され、固定具（ｎ＋３）内の第４の型／ウェーハ対が、ステップ（１７７）において開始する次の時間差工程において処理される。
図１５及び図１６を参照すると、型／ウェーハ輸送固定具９００は、中央開口部９１１と４つのクランプ／スペーサアセンブリ９３０ａ〜９３０ｄとを有する正方形フレーム９１０を備える。フレームの中央開口部９１１には円形セラミックチャック９２０が取り付けられ、セラミックチャックの前面縁部と中央開口部９１１の背面縁部との間の界面に、シールリング９２２が配置される。クランプ／スペーサアセンブリ９３０ａ〜９３０ｄがそれぞれ、正方形フレームの各辺９１０ａ〜９１０ｄの中央に取り付けられる。各クランプ／スペーサアセンブリ９３０ａは、スペーサ９３２ａ及びクランプ９３４ａを備える。スペーサ９３２ａ及びクランプ９３４ａは、図１７に示されるアクチュエータ８３２によって、個別に遠隔制御される。スペーサ９３２ａ及びクランプ９３４ａの動きは非常に正確であり、室温及び半田転写工程が行われる高温の両方において繰返し可能である。図１５の実施形態では、スペーサ９２３ａ及びクランプ９３４ａは、それらの細長い本体に対して垂直で、且つその本体の端部又は中心を通る軸を中心にして回転するように構成される。クランプ及びスペーサの高精度で、繰返し可能な回転は、図１７に示される、回転軸に沿って高精度ロータリストロークベアリング８３４を用いることによって果たされる。一例では、ロータリストロークベアリング８３４は、Mahr International社（Goettingen, Germany）から購入される。他の例では、スペーサ及びクランプの繰返し可能な高精度の動きを提供するために、リンク機構、カムフォロワ又は直線スライダが用いられる。スペーサ９３２ａ〜９３３ｄ及びクランプ９３４ａ、９３４ｄは、図１８Ａ及び図１８Ｂにそれぞれ示されるように、輸送固定具９００が３００ｍｍウェーハ及び２００ｍｍウェーハの両方に対応することができるような寸法で形成され、配置される。動作時に、ウェーハ７４がシリコンチャック９２０上に装填され、スペーサ９３２ａ〜９３２ｄがウェーハ７４の上に配置される。次に、型８２がスペーサ９３２ａ〜９３２ｄの上に配置され、その後、クランプ９３４ａ〜９３４ｄがウェーハ／型スタック上で動かされ、そのスタックを固定する。スペーサを通して型締力が加えられ、この構成は、ウェーハ又は型上の応力又はトルクの導入、ウェーハ表面及び型表面の損傷、型とウェーハとの間の接触を防ぎ、ウェーハと型との間の高精度の位置合わせを保持するのに役立つ。セラミックチャック９２０は円形の溝及び径方向の溝９２２を有し、それらの溝（真空溝）を通して真空が生成され、ウェーハ７４をチャック９２０と接触した状態に保持する。真空ポンプラインが、真空通路構成要素９３５を介して輸送固定具９１０に接続される。セラミックチャック９２０は、ウェーハ７４と同じＣＴＥを有する。一例では、チャック９２０はシリコンから形成され、シールリング９２２はグラファイトから形成される。一例では、輸送固定具フレーム９２０はアルミニウム又は他の熱安定性合金から形成され、４２０ｍｍ〜４３０ｍｍの幅、４３０ｍｍ〜４４０ｍｍの長さ、及び４０ｍｍの高さを有する。本体９１０の中央開口部９１１は、少なくとも３００ｍｍの直径を有し、３００ｍｍまでの直径を有する基板及びウェーハに対応することができる。図３０に示されるように、セラミックチャック９２０は、隆起した縁部９２１も有し、その縁部はグラファイトシールリング９２２と接触し、輸送固定具フレーム９１０の背面の内側縁部を封止する。
図１９、図２０及び図２１を参照すると、ＳＴＴチャンバユニット３０１は、上側フレーム３０６と、下側フレーム３０８と、フレームＺガイドロッド３０９ａ〜３０９ｄと、中間フレーム３０７上に支持される型ヒータスタック３１０と、上側フレーム３０６上に支持されるウェーハヒータスタック３３０とを備える。図２２を参照すると、型ヒータスタック３１０は、冷却フランジガスマニホールド３１１と、水冷熱交換器３１２と、セラミック膨張障壁３１３と、冷却フランジエアベローズ３１４と、ホットプレート冷却フランジ３１５と、型ホットプレート３１６と、型チャック３１７と、ベローズガスシール３２０と、蟻酸を注入するためのシールフレーム３１９とを備える。冷却フランジガスマニホールド３１１は、水冷熱交換器３１２の下に位置決めされる。熱交換器３１２は、良好な熱伝導性材料から形成され、セラミック膨張障壁３１３の下に位置決めされる。一例では、熱交換器３１２はアルミニウムから形成される。セラミック膨張障壁３１３は低ＣＴＥの材料から形成され、ホットプレート冷却フランジ３１５の下に位置決めされる。一例では、障壁３１３は、Schott AG社（Duryea, PA, USA）によって製造されるＺｅｒｏｄｕｒ（登録商標）、すなわちＣＴＥが非常に低いガラスセラミック複合材料から形成される。低ＣＴＥセラミック膨張障壁は、一方の面が、室温にある水冷熱交換器と接触している間に、他方の面においてホットプレートの高い温度（約３００℃以上）に対応することができる。冷却フランジエアベローズ３１４は、水冷熱交換器３１２及びセラミック膨張障壁３１３内に形成される貫通孔を通り抜けて、冷却フランジ３１５に達する。型ホットプレート３１６は冷却フランジ３１５の上に配置され、型チャック３１７は、ホットプレート３１６の上に配置される。一例では、型チャック３１７は炭化シリコンから形成され、ホットプレート３１６はセラミックヒータプレートである。
図２８及び図２９を参照すると、ウェーハヒータスタック３３０は、水冷熱交換器３３１と、セラミック膨張障壁３３２と、冷却フランジエアベローズ３３３と、ホットプレート冷却フランジ３３４と、ウェーハホットプレート３３５とを備える。上記のように、セラミック膨張障壁は、一方の面が、室温にある水冷熱交換器と接触している間に、他方の面においてホットプレートの高い温度（約３００℃以上）に対応することができる低ＣＴＥ材料から形成される。ウェーハヒータスタック３３０は、型ヒータスタック３１０に対して鏡像を成すように配置される。型チャック３１７に対応するウェーハチャックは、図３０に示される、輸送固定具９００のウェーハチャック９２０によって提供される。図３０に示されるように、ウェーハチャック９２０は、隆起した縁部９２１を有し、その縁部は、図３２Ａに示される、グラファイトシールリング９２２と接触し、輸送固定具フレーム９１０の背面の内側縁部を封止する。
半田転写動作のために、位置合わせされた充填済みの型８２及びウェーハ７４を有する輸送固定具９００は、型ヒータスタック３１０とウェーハヒータスタック３３０との間にある半田転写ユニット３０１内に配置される。ウェーハチャック９１５（図１５に示される）の背面がウェーハスタック３４０のウェーハホットプレート３３５と接触するように位置決めされ、且つ型板９４０（図１８Ｂに示される）の背面が型ヒータスタック３１０の型チャックと接触するように位置決めされるように、輸送固定具９００が型スタック３１０とウェーハスタック３３０との間に配置される。図３２Ａに示されるように、型ヒータスタック３１０、輸送固定具９００及びウェーハヒータスタック３３０を合わせることによって、一時堆積チャンバ３５０が形成される。一時堆積チャンバ３５０の底部は、型ホットプレート３１６、型チャック３１７及び型８２によって形成される。型８２は、その背面９４０が型チャック３１７と接触し、充填された型穴を有する前面が上を向くように位置決めされる。一時堆積チャンバ３５０の上部は、ウェーハホットプレート、ウェーハチャック９２０及びウェーハ７４によって形成される。ウェーハ７４は、パターニングされた表面が下を向き、半田を充填された型穴と直に向かい合うように位置決めされる。一時チャンバ３５０の上部及び底部は、型ヒータスタックシールフレーム３１９及びシールリング３２０、並びにウェーハチャック９２０の前面の隆起した縁部と輸送固定具フレーム９１０の背面との間のグラファイトシール９２２で封止される。図３２Ａ、図３２Ｂ及び図３２Ｃに示されるように、シールリング３２０は、シールフレーム３１９上に取り付けられ、輸送固定具フレーム９１０の前面と接触して、一時チャンバ３５０の側面を封止する。半田転写工程中に、ウェーハ７４及び型８２は、固定具９００からの固定を解除され、ウェーハ７４はウェーハチャック９２０と接触して保持され、ウェーハチャック９２０はさらにウェーハホットプレート３３５によって保持され、また型８２は型チャック３１７によって保持され、型チャック３１７はさらに型ホットプレートによって保持される。ウェーハ７４と型８２との間に調整可能な間隙３５２が形成される。間隙３５２は、０μｍ〜３０００μｍの範囲で調整可能である。間隙３５２は、シールリング３２０及びグラファイトシール９２２で側面において封止され、シールフレームの開口部を通して、間隙エリア３５２内にプロセスガス３５４が注入される。一例では、そのプロセスガスは蟻酸である。図８の工程ステップは、この一時堆積チャンバ３５０内で行なわれる。
図２６を参照すると、シールフレーム３１９は、蟻酸ガスライン３２１及び真空ライン３２２に接続される、ガスフィードスルーコネクタ３２３ａ、３２３ｂ及び真空コネクタ３２４ａ、３２４ｂを備える。ガス流はリード弁３２５で制御される。シールフレーム３１９は溝３２６を含み、その中に、ベローズガスシール（シールリング）３２０が配置される。ガスシール３２０は、堆積チャンバ３５０の過酷な化学的及び熱的な環境に耐えるように設計される。一例では、ガスシール３２０は、Perlast社（San Jose, CA）によって製造されるＰｅｒｌａｓｔ（登録商標）から形成される。型８２の実際の制御（positive control）を輸送固定具９００から引き渡すことによって、型８２は型チャック３１７に移される。その引渡しは、スペーサ９３２ｃに当接して、型移送ピン９８２ａ、９８２ｂ、９８２ｃで型を固定し、その後、固定具インデクサアセンブリ９８０ａ（図３１に示される）で、固定具の固定解除動作を始動することによって果たされる。その後、型スタック３１０を型と接触するように動かし、型チャック３１７において真空を発生させることによって、型８２を型チャック３１７に取り付ける。
図１３及び図１４を参照すると、アライナモジュール８００は、位置合わせ補助フレーム８０１と、型／ウェーハ輸送固定具９００を支持するための位置合わせステージ８０２と、２つの顕微鏡ＸＹＺステージ８０４と、２つの顕微鏡８０６と、ウエッジ補償システム８０８と、位置合わせステージＸＹＴドライブ８０９とを備える。型／ウェーハ位置合わせ工程は、機械的な予備位置合わせと、パターンに基づく画像位置合わせとを含む。最終的な位置合わせは、輸送固定具９００において固定され、ＳＴＴユニット３０１における半田転写工程全体を通じて保持される。位置合わせ工程のために、最初に、輸送固定具９００が位置合わせステージ８０２内に装填され、その後、基準マーカを用いて、型８２及びウェーハ７４が輸送固定具９００内で機械的に予備位置合わせされる。ウェーハ７４は、その径方向外縁において１つの切欠きと、その表面上に３つのマーキング点とを含み、それらのマーキング点は、３つの電動式位置合わせピンと位置合わせされる。型は３つのマーキング点を含み、それらのマーキング点も３つの電動式位置合わせピンと位置合わせされる。機械的な予備位置合わせ後に、ウェーハのパターニングされた表面、及び半田が充填された型穴を有する型表面が撮像され、ウェーハ表面及び型表面の画像が、パターン認識法を用いて位置合わせされる。
従来技術のパターン認識法は、物体表面上にある特有の特徴を利用する。そのような従来技術のパターン認識法の一例はCognex社（Natick Ma）から入手できるＰａｔｍａｘ（登録商標）プログラムである。しかしながら、この場合には、ウェーハ７４及び型８２はそれぞれ、均一（円形）で同じようなＵＢＭ構造（パッド）７３及び半田バンプ８５ｂの同じような分布を有するので、従来技術のパターン認識法を適用することはできない。パターニングされたウェーハ上の特有のウェーハターゲットエリア及び型上の特有の型ターゲットエリアを画定するために、新たな工程が用いられ、Ｐａｔｍａｘ（登録商標）プログラムを用いて、これらの特有のウェーハターゲットエリア及び型ターゲットエリアを特定するために、アライナシステムがトレーニングされる。これらのトレーニングされた特有のウェーハターゲットエリア及び型ターゲットエリアを用いて、ウェーハ／型対を位置合わせする。
図４６及び図３３〜図４０を参照すると、特有のウェーハターゲットを特定するための顕微鏡トレーニング工程６００が、以下のステップを含む。最初に、予備位置合わせされたウェーハがアライナモジュール８００内に装填される（６０１）。次に、顕微鏡８０６が位置決めされ、図３３に示されるように、視野（ＦＯＶ）内に１つの予想される特有のターゲットを有するウェーハのエリア８１３上に焦点を合わせられる（６０２）。顕微鏡の位置に対して、ＦＯＶ内のウェーハ探索エリア８１３が画定される（６０３）。ウェーハ探索エリア８１３内で、図３４に示されるように、特有のパッドパターンの周囲にウェーハターゲットエリア８１３ａ（トレーニングターゲット）が画定され、システムは、この特有のウェーハターゲットでトレーニングされる（６０４）。このトレーニングウェーハターゲット８１３ａ内で、図３５に示されるように、単一のパッド８１２の周囲にウェーハパッドエリア８１２ａが画定され、システムは、このパッドエリアでトレーニングされる（６０５）。次に、ウェーハ探索エリア内のウェーハターゲット位置を特定するために、探索が実行され（６０６）、図３６に示されるように、全てのパッド位置が探索され、ウェーハターゲットエリアに対するその位置が特定される（６０７）。対応するウェーハターゲットエリアに対する相対的なウェーハパッド位置及び数が保存される（６０８）。その後、顕微鏡をＸ方向及びＹ方向に動かして、特定された特有のウェーハターゲットエリア８１３ａをＦＯＶの中心に配置し、ウェーハに対するその位置が保存される（６０９）。Ｘ-Ｙ平面において、その顕微鏡位置が固定される（６１０）。次に、トレーニング工程６００は、型上の特有の型ターゲットエリアを画定することに進み、システムは、この型ターゲットでトレーニングされる。図４７を参照すると、Ｚ方向において顕微鏡を下げて、ウェーハ下で、型ステージを中心に配置する（６１１）。次に、ウェーハと顕微鏡との間の型ステージ上に型が装填及び予備位置合わせされる（６１２）。Ｚ方向において顕微鏡を上げて、ＦＯＶ内に１つの予想される特有の型ターゲットを有する型上に焦点を合わせる（６１３）。型ステージをＸ、Ｙ方向に動かし、その表面に対して垂直な軸を中心として角度θ（Ｔ）だけ回転させて、特有の型ターゲットをＦＯＶの中心に配置する（６１４）。顕微鏡位置及びステージ位置に対して、ＦＯＶ内の型探索エリアが画定され（６１５）、その探索エリア内で、特有の半田バンプパターンの周囲に型ターゲットエリアが画定され、システムは、この型ターゲットでトレーニングされる（６１６）。型ターゲットエリア内で、単一の半田バンプの周囲に型半田バンプエリアが画定され、システムは、この型バンプでトレーニングされる（６１７）。次に、型探索エリア内で型ターゲット位置を特定するために、探索が実行され（６１８）、その後、全ての型バンプ位置が探索され、型ターゲットエリアに対するその位置が特定される（６１９）。対応する型ターゲットエリアに対する相対的な型バンプ位置及び数が保存される（６２０）。その後、型ステージをＸ方向及びＹ方向において動かして、特有の型ターゲットエリアをＦＯＶの中心に配置し、０に対する型ステージオフセット位置が保存される（６２１）。
トレーニング工程後に、そのシステムは、ウェーハ／型対を位置合わせするために、格納された特有のウェーハターゲット及び特有の型ターゲットを使用する準備ができている。図４８及び図４９を参照すると、位置合わせ工程８１０は、以下のステップを含む。最初に、予備位置合わせされたウェーハがアライナ内に装填され（８０９）、顕微鏡が位置決めされ、トレーニングされた位置に焦点を合わせられる（８１１）。図３７に示されるように、特有のウェーハターゲットパターンに一致する全ての予想されるパターン８１３ｂ、８１３ｃ、８１３ｄを得るために、ウェーハ表示エリアが探索される（８１６）。次に、図３８に示されるように、全てのパターン一致エリア内のパッドが探索され、カウントされる（８１７）。選択されたパターン内のパッドの数が、トレーニングターゲットエリア８１３ａ内のパッドの数に等しくない場合には、そのパターンは、検討の対象から除外され（８１８）、次の予想されるパターンが探索される。選択されたパターン内のパッドの数が、トレーニングターゲットエリア内のパッドの数に等しい場合には、そのパターン内のパッド位置が探索される（８１９）。図３９に示されるように、そのパッドパターン及びパッド数がトレーニングターゲット８１３ａのパッドパターン及びパッド数と一致するターゲットエリア毎に、全てのパッドの中心のＸ-Ｙ位置座標が特定され、トレーニングターゲット８１３ａのパッドの中心のＸ-Ｙ位置座標と比較される。パッド中心のＸ-Ｙ位置座標がトレーニングターゲットエリアのパッド中心のＸ-Ｙ位置座標と一致しない場合には、探索されたパターニングされたターゲットエリアが除外され、次のパターニングされたターゲットエリアが探索される（８２０）。パッド中心のＸ-Ｙ位置座標がトレーニングターゲットエリアのパッド中心のＸ-Ｙ位置座標と一致する場合には、見つけられたパターン一致の数が１だけ増やされる（８２１）。見つけられたパターン一致が１に等しい場合には、図４０に示されるように、１つの特有のウェーハターゲットパターンが視野内にあり（８２２）、顕微鏡位置がＸ-Ｙ方向において固定される（８２３）。次に、Ｚ方向において顕微鏡を下げて、ウェーハの真下で、型ステージを中心に配置する（８２４）。ウェーハと顕微鏡との間の型ステージ上に型が装填及び予備位置合わせされる（８２５）。Ｚ方向において顕微鏡を上げて、型視野に焦点を合わせる（８２６）。次に、型ステージが、トレーニングされたＸ-Ｙ位置及びＴ位置に動かされ（８２７）、全ての予想される型パターン一致を得るために型表示エリアが探索され（８２８）、最初に、半田バンプの正確な数を得るために（８２９）、その後、正確な半田バンプ中心位置を得るために（８３１）、各型パターン一致エリアが探索される。半田バンプの数がトレーニングターゲット内の半田バンプの数に等しくない場合には、そのパターンは除外され、次の予想されるパターン一致が探索される（８３０）。半田バンプの数がトレーニングターゲット内の半田バンプの数に等しい場合には、正確な半田バンプ中心位置を得るために、そのパターンが探索される（８３１）。半田バンプパターン毎に、各半田バンプの中心が、トレーニングされた半田バンプの中心と一致しない場合には、そのパターンは除外され、次のパターンが探索される（８３２）。半田バンプパターン毎に、各半田バンプ位置が、トレーニングされた半田バンプ位置と一致する場合には、見つけられたパターン一致の数が１だけ増やされる（８３３）。見つけられたパターン一致が１に等しい場合には、１つの特有の型パターンが視野内にある（８３４）。最後に、特有の型ターゲットエリアの中心と特有のウェーハターゲットエリアの中心とを一致させるために、型ステージをＸ-Ｙ方向に動かし、角度θだけ回転させる（８３５）。
別の実施形態では、改善されたウェーハ／型パターン認識が、不明瞭な円形のパッド又は半田バンプを特定するために、自動マスク生成を利用する。図５０及び図５１を参照すると、パターニングされたマスク８４０でシステムをトレーニングする工程は、以下のステップを含む。最初に、図３３に示されるように、顕微鏡がウェーハ（又は型）エリア上に位置決めされ、所望のパターンを含む探索位置が画定される（８４１）。このパターンエリア内で、パッドターゲットエリア８１３ａが画定され（８４２）、図４１に示されるように、パッドトレーニングエリアと一致するように、パッド探索エリアが設定される（８４３）。次に、図４２に示されるように、パッドトレーニングエリア８１３ａ内に位置決めされるパッドが特定され（８４４）、各パッドのエッジの位置が特定される（８４５）。次に、Ｘ方向及びＹ方向においてパッド径が測定され（８４６）、そのパッド寸法を用いて、パッドの中心位置及び半径に基づいてマスク画像が設計される（８４７）。次に、図４３に示されるように、パッド中心エリアの９０％を除去する新たなマスク８５５で、パッドターゲットが再びトレーニングされる（８４８）。次に、図４４に示されるように、ターゲットパターントレーニングエリアと一致するように探索エリアが設定され（８４９）、パターンターゲット内のパッドの位置が特定され、カウントされて（８５０）、一連のパッド位置が得られる（８５１）。次に、トレーニングエリア、パッド位置及びパッド半径に基づいて、パターンマスク画像が形成され（８５２）、その後、図４５に示されるように、パターンマスクを用いて、パターンターゲットが再びトレーニングされる（８５３）。上記のように、そのパターンマスク画像８１３ｕは、画像位置合わせ工程のために用いられる。

Claims (85)

  1. 半導体構造上に半田バンプを形成するための装置であって、
    型構造の第１の表面上に形成されるパターニングされた型穴に半田を充填するための装置と、
    前記半導体構造のパターニングされた第１の表面を、前記型構造の前記半田を充填されたパターニングされた型穴と直に向かい合うように位置決めすると共に位置合わせするための装置と、
    前記位置合わせされた型及び前記半導体構造を共に保持すると共に移送するための固定具と、
    前記位置合わせされた型及び前記半導体構造を有する前記固定具を収容すると共に、前記半田を前記位置合わせされたパターニングされた型穴から前記位置合わせされたパターニングされた半導体の第１の表面に転写するための装置と、
    を備え、前記型穴パターンは前記半導体表面パターンと一致する、半導体構造上に半田バンプを形成するための装置。
  2. 前記固定具は、
    基板を支持するような寸法で形成される中央開口部を有するフレームであって、該基板は前記半導体構造の第２の表面と接触し、該第２の表面は前記第１の表面の反対側にある、フレームと、
    前記フレームの周囲に対称に配置される１つ又は複数のクランプ／スペーサアセンブリであって、各該クランプ／スペーサアセンブリは、前記型及び前記半導体構造を固定するように構成されるクランプと、前記半導体構造の前記第１の表面と前記型構造の前記第１の表面との間に挿入され、それにより、前記型構造及び前記半導体構造を前記スペーサの高さに等しい距離だけ分離するように構成されるスペーサとを備える、１つ又は複数のクランプ／スペーサアセンブリと、
    を備える、請求項１に記載の装置。
  3. 各前記クランプ／スペーサアセンブリ内の前記スペーサ及び前記クランプは互いに独立して動くように構成される、請求項２に記載の装置。
  4. 前記クランプ／スペーサアセンブリは互いに独立して動くように構成される、請求項２に記載の装置。
  5. 前記クランプ／スペーサアセンブリは互いに独立して動くように構成され、且つ各該クランプ／スペーサアセンブリにおいて前記スペーサ及び前記クランプは互いに独立して動くように構成される、請求項２に記載の装置。
  6. 前記スペーサは、第１の端部及び第２の端部を有する細長い本体を備えると共に、前記細長い本体に対して垂直であり且つ前記第１の端部を通る軸を中心として回転し、それにより前記第２の端部を前記半導体構造の前記第１の表面と前記型構造の前記第１の表面との間に挿入するように構成される、請求項２に記載の装置。
  7. 前記スペーサは、動作温度において高い精度及び信頼性で遠隔制御により回転するように構成され、該動作温度において、前記位置合わせされたパターニングされた型穴から前記位置合わせされたパターニングされた半導体の第１の表面への前記半田転写が行なわれる、請求項６に記載の装置。
  8. 前記スペーサ回転の前記高い精度及び信頼性を与える高精度ロータリストロークベアリングをさらに備える、請求項７に記載の装置。
  9. 前記クランプは第１の端部及び第２の端部を有する細長い本体を備えると共に、前記細長い本体に対して垂直であり且つ前記第１の端部を通る軸を中心として回転し、それにより前記第２の端部を前記型構造の第２の表面上に配置し、それにより前記型構造及び前記半導体構造を固定するように構成される、請求項２に記載の装置。
  10. 前記スペーサは、前記型構造を前記半導体構造から分離するような寸法で形成される長さを含み、前記半導体構造は１００ｍｍ〜４００ｍｍの範囲の直径を含む、請求項２に記載の装置。
  11. 前記スペーサは、５０μｍ〜１０００μｍの範囲の距離だけ、前記型構造を前記半導体構造から分離するような寸法で形成される高さを含む、請求項２に記載の装置。
  12. 前記クランプは、前記型構造及び前記半導体構造を固定するような寸法で形成される長さを含み、前記半導体構造は１００ｍｍ〜４００ｍｍの範囲の直径を含む、請求項２に記載の装置。
  13. 前記固定具は、前記フレームと前記基板との間にシールリングをさらに備え、該シールリングは、動作温度において封止を実現するように構成され、該動作温度において、前記位置合わせされたパターニングされた型穴から前記位置合わせされたパターニングされた半導体の第１の表面への前記半田転写が行なわれる、請求項２に記載の装置。
  14. 前記シールリングはグラファイトを含む、請求項１３に記載の装置。
  15. 前記基板は、前記半導体構造の熱膨張係数（ＣＴＥ）と一致するＣＴＥを含む、請求項２に記載の装置。
  16. 前記基板はシリコンを含む、請求項２に記載の装置。
  17. 前記基板は、径方向に、且つ前記基板上に形成される同心円の周囲に配置される真空溝を備え、前記半導体構造を前記基板上に保持するために、前記真空溝を通して真空が生成される、請求項２に記載の装置。
  18. 半導体構造上に半田バンプを形成する方法であって、
    型構造の第１の表面上に形成される、パターニングされた型穴に半田を充填すること、
    前記半導体構造のパターニングされた第１の表面を、前記型構造の前記半田を充填されたパターニングされた型穴と直に向かい合うように位置決めすると共に位置合わせすること、
    前記位置合わせされた型及び前記半導体構造を共に保持すると共に移送するための固定具を提供すること、及び
    前記位置合わせされた型及び前記半導体構造を有する前記固定具を半田転写装置内に配置すると共に、前記半田を前記位置合わせされたパターニングされた型穴から前記位置合わせされたパターニングされた半導体の第１の表面に転写すること、
    を含み、前記型穴パターンは前記半導体表面パターンと一致する、半導体構造上に半田バンプを形成する方法。
  19. 前記固定具は、
    基板を支持するような寸法で形成される中央開口部を有するフレームであって、該基板は前記半導体構造の第２の表面と接触し、該第２の表面は前記第１の表面の反対側にある、フレームと、
    前記フレームの周囲に対称に配置される１つ又は複数のクランプ／スペーサアセンブリであって、各該クランプ／スペーサアセンブリは、前記型及び前記半導体構造を固定するように構成されるクランプと、前記半導体構造の前記第１の表面と前記型構造の前記第１の表面との間に挿入され、それにより、前記型構造及び前記半導体構造を前記スペーサの高さに等しい距離だけ分離するように構成されるスペーサとを備える、１つ又は複数のクランプ／スペーサアセンブリと、
    を備える、請求項１８に記載の方法。
  20. 各前記クランプ／スペーサアセンブリ内の前記スペーサ及び前記クランプは、互いに独立して動くように構成される、請求項１９に記載の方法。
  21. 前記クランプ／スペーサアセンブリは、互いに独立して動くように構成される、請求項１９に記載の方法。
  22. 前記クランプ／スペーサアセンブリは互いに独立して動くように構成され、且つ各該クランプ／スペーサアセンブリ内において前記スペーサ及び前記クランプは互いに独立して動くように構成される、請求項１９に記載の方法。
  23. 前記スペーサは、第１の端部及び第２の端部を有する細長い本体を備えると共に、前記細長い本体に対して垂直であり且つ前記第１の端部を通る軸を中心として回転し、それにより前記第２の端部を前記半導体構造の前記第１の表面と前記型構造の前記第１の表面との間に挿入するように構成される、請求項１９に記載の方法。
  24. 前記スペーサは、動作温度において高い精度及び信頼性で遠隔制御により回転するように構成され、該動作温度において、前記位置合わせされたパターニングされた型穴から前記位置合わせされたパターニングされた半導体の第１の表面への前記半田転写が行なわれる、請求項２３に記載の方法。
  25. 前記スペーサ回転の前記高い精度及び信頼性を与える、高精度ロータリストロークベアリングをさらに備える、請求項２４に記載の方法。
  26. 前記クランプは第１の端部及び第２の端部を有する細長い本体を備えると共に、前記細長い本体に対して垂直であり且つ前記第１の端部を通る軸を中心として回転し、それにより前記第２の端部を前記型構造の第２の表面上に配置し、それにより前記型構造及び前記半導体構造を固定するように構成される、請求項１９に記載の方法。
  27. 前記スペーサは、前記型構造を前記半導体構造から分離するような寸法で形成される長さを含み、前記半導体構造は１００ｍｍ〜４００ｍｍの範囲の直径を含む、請求項１９に記載の方法。
  28. 前記スペーサは、５０μｍ〜１０００μｍの範囲の距離だけ、前記型構造を前記半導体構造から分離するような寸法で形成される高さを含む、請求項１９に記載の方法。
  29. 前記スペーサは、前記型構造及び前記半導体構造を固定するような寸法で形成される長さを含み、前記半導体構造は１００ｍｍ〜４００ｍｍの範囲の直径を含む、請求項１９に記載の方法。
  30. 前記固定具は、前記フレームと前記基板との間にシールリングをさらに備え、該シールリングは、動作温度において封止を実現するように構成され、該動作温度において、前記位置合わせされたパターニングされた型穴から前記位置合わせされたパターニングされた半導体の第１の表面への前記半田転写が行なわれる、請求項１９に記載の方法。
  31. 前記シールリングはグラファイトを含む、請求項３０に記載の方法。
  32. 前記基板は、前記半導体構造の熱膨張係数（ＣＴＥ）と一致するＣＴＥを含む、請求項１９に記載の方法。
  33. 前記基板はシリコンを含む、請求項１９に記載の方法。
  34. 前記基板は、径方向に、且つ前記基板上に形成される同心円の周囲に配置される真空溝を備え、前記半導体構造を前記基板上に保持するために、前記真空溝を通して真空が生成される、請求項１９に記載の方法。
  35. 半導体構造上に半田バンプを形成するための装置であって、該装置は、
    型構造の第１の表面上に形成されるパターニングされた型穴に半田を充填するための装置と、
    前記半導体構造のパターニングされた第１の表面を、前記型構造の前記半田を充填されたパターニングされた型穴と直に向かい合うように位置決めすると共に位置合わせするための装置と、
    前記位置合わせされた型及び前記半導体構造を共に保持すると共に移送するための固定具であって、基板を支持するような寸法で形成される中央開口部を有するフレームを備え、前記半導体構造の前記パターニングされた第１の表面の反対側にある第２の表面は、前記基板の第１の表面と接触する、固定具と、
    前記位置合わせされた型及び半導体構造を有する前記固定具を収容すると共に、前記半田を前記位置合わせされたパターニングされた型穴から前記位置合わせされたパターニングされた半導体の第１の表面に転写するための半田転写装置であって、
    前記半導体構造を加熱するように構成されるウェーハヒータスタックと、
    前記型構造を前記半田の融点よりもわずかに高いプロセス温度まで加熱するように構成される型ヒータスタックとを備える、半田転写装置と、
    を備え、前記位置合わせされた型及び半導体構造を有する前記固定具は、前記基板の前記第１の表面の反対側にある第２の表面が前記ウェーハヒータスタックと接触し、且つ前記型構造の前記第１の表面の反対側にある第２の表面が前記型ヒータスタックと接触するように、前記ウェーハヒータスタックと前記型ヒータスタックとの間に挿入され、
    前記フレームに対して前記ウェーハヒータスタックと前記型ヒータスタックとを封止することによって、前記ウェーハヒータスタックと前記型ヒータスタックとの間に堆積チャンバが形成される、半導体構造上に半田バンプを形成するための装置。
  36. 前記ウェーハヒータスタックは前記基板の前記第１の表面の反対側にある第２の表面の縁部と前記中央開口部の縁部との間に位置決めされるグラファイトシールリングを介して、前記フレームに対して封止される、請求項３５に記載の装置。
  37. 前記型ヒータスタックは、ガスベローズシールリングを介して前記フレームに対して封止される、請求項３６に記載の装置。
  38. 前記堆積チャンバ内にプロセスガスを注入するための装置をさらに備える、請求項３７に記載の装置。
  39. 前記プロセスガスは蟻酸を含む、請求項３８に記載の装置。
  40. 前記プロセスガスは水素又は窒素のうちの１つを含む、請求項３８に記載の装置。
  41. 前記ガスベローズシールリングは、シールフレームと、シールフレーム溝内に配置されるガスベローズとを備え、前記シールフレームは、前記プロセスガスを前記堆積チャンバ内に注入するためのガスフィードスルーラインを備える、請求項３８に記載の装置。
  42. 前記シールフレームは前記堆積チャンバを真空排気するための真空ラインをさらに備える、請求項４１に記載の装置。
  43. 前記ガスベローズは、前記プロセスガス及び前記プロセス温度に耐えるように構成される材料を含む、請求項４２に記載の装置。
  44. 前記ガスベローズ材料はＰｅｒｌａｓｔを含む、請求項４３に記載の装置。
  45. 前記固定具は、
    前記フレームの周囲に対称に配置される１つ又は複数のクランプ／スペーサアセンブリであって、各該クランプ／スペーサアセンブリは、前記型及び前記半導体構造を固定するように構成されるクランプと、前記半導体構造の前記第１の表面と前記型構造の前記第１の表面との間に挿入され、それにより、前記型構造及び前記半導体構造を前記スペーサの高さに等しい距離だけ分離するように構成されるスペーサとを備える、１つ又は複数のクランプ／スペーサアセンブリをさらに備える、請求項３５に記載の装置。
  46. 各前記クランプ／スペーサアセンブリ内の前記スペーサ及び前記クランプは、互いに独立して動くように構成される、請求項４５に記載の装置。
  47. 前記クランプ／スペーサアセンブリは、互いに独立して動くように構成される、請求項４６に記載の装置。
  48. 前記スペーサは、前記プロセス温度において高い精度及び信頼性で遠隔制御により回転するように構成される、請求項４７に記載の装置。
  49. 前記スペーサ回転の前記高い精度及び信頼性を与える高精度ロータリストロークベアリングをさらに備える、請求項４８に記載の装置。
  50. 前記基板は、前記半導体構造の熱膨張係数（ＣＴＥ）と一致するＣＴＥを含む、請求項３５に記載の装置。
  51. 前記基板はシリコンを含む、請求項５０に記載の装置。
  52. 前記基板は、径方向に、且つ前記基板上に形成される同心円の周囲に配置される真空溝を備え、前記半導体構造を前記基板上に保持するために、前記真空溝を通して真空が生成される、請求項３５に記載の装置。
  53. 前記型ヒータスタックは、型チャックと、該型チャックの第１の表面と接触している型ホットプレートと、該型ホットプレートと接触している型ホットプレート冷却フランジと、該型ホットプレート冷却フランジと接触している型セラミック膨張障壁と、該型セラミック膨張障壁と接触している型水冷熱交換器とを備え、前記第１の表面の反対側にある前記型チャックの第２の表面は前記型構造の前記第２の表面と接触する、請求項３５に記載の装置。
  54. 前記型水冷熱交換器及び前記型セラミック膨張障壁内に形成される貫通孔を通り抜けて、前記型ホットプレート冷却フランジに達する型冷却フランジエアベローズをさらに備える、請求項５３に記載の装置。
  55. 前記型チャックは炭化シリコンを含む、請求項５３に記載の装置。
  56. 前記ウェーハヒータスタックは、前記基板の前記第１の表面の反対側にある第２の表面と接触しているウェーハホットプレートと、該ウェーハホットプレートと接触しているウェーハホットプレート冷却フランジと、該ウェーハホットプレート冷却フランジと接触しているウェーハセラミック膨張障壁と、該ウェーハセラミック膨張障壁と接触しているウェーハ水冷熱交換器とを備える、請求項５３に記載の装置。
  57. 前記ウェーハ水冷熱交換器及び前記ウェーハセラミック膨張障壁内に形成される貫通孔を通り抜けて、前記ウェーハホットプレート冷却フランジに達するウェーハ冷却フランジエアベローズをさらに備える、請求項５６に記載の装置。
  58. 前記セラミック膨張障壁は低ＣＴＥ材料を含む、請求項５６に記載の装置。
  59. 前記セラミック膨張障壁はＺｅｒｏｄｕｒを含む、請求項５８に記載の装置。
  60. 前記型構造の前記第１の表面と前記半導体構造の前記パターニングされた第１の表面との間の堆積チャンバ内に、調整可能な間隙が形成される、請求項３５に記載の装置。
  61. 前記間隙は、０μｍ〜３０００μｍの範囲内で調整可能である、請求項６０に記載の装置。
  62. 前記型ヒータスタック及び前記型板を前記半導体構造に向かって動かし、それにより前記間隙を調整するように構成されるドライブ素子をさらに備える、請求項６１に記載の装置。
  63. 前記型チャックは、径方向に、且つ前記型チャック上に形成される同心円の周囲に配置される真空溝を含み、前記型チャック上に前記型構造を保持するために、前記真空溝を通して真空が生成される、請求項６２に記載の装置。
  64. 半導体構造上に半田バンプを形成する方法であって、
    型構造の第１の表面上に形成されるパターニングされた型穴に半田を充填すること、
    前記半導体構造のパターニングされた第１の表面を、前記型構造の前記半田を充填されたパターニングされた型穴と直に向かい合うように位置決めすると共に位置合わせすること、
    前記位置合わせされた型及び前記半導体構造を共に保持すると共に移送するための固定具を提供することであって、該固定具は、基板を支持するような寸法で形成される中央開口部を有するフレームを備え、前記半導体構造の前記パターニングされた第１の表面の反対側にある第２の表面は、前記基板の第１の表面と接触する、提供すること、及び
    前記位置合わせされた型及び半導体構造を有する前記固定具を半田転写装置内に挿入すると共に、前記半田を前記位置合わせされたパターニングされた型穴から前記位置合わせされたパターニングされた半導体の第１の表面に転写することであって、前記半田転写装置は、
    前記半導体構造を加熱するように構成されるウェーハヒータスタックと、
    前記型構造を前記半田の融点よりもわずかに高いプロセス温度まで加熱するように構成される型ヒータスタックと、
    を備える、挿入すると共に転写すること、
    を含み、前記位置合わせされた型及び半導体構造を有する前記固定具は、前記基板の前記第１の表面の反対側にある第２の表面が前記ウェーハヒータスタックと接触し、且つ前記型構造の前記第１の表面の反対側にある第２の表面が前記型ヒータスタックと接触するように、前記ウェーハヒータスタックと前記型ヒータスタックとの間に挿入され、
    前記フレームに対して前記ウェーハヒータスタックと前記型ヒータスタックとを封止することによって、前記ウェーハヒータスタックと前記型ヒータスタックとの間に堆積チャンバが形成される、半導体構造上に半田バンプを形成する方法。
  65. 前記型構造の前記第１の表面と前記半導体構造の前記パターニングされた第１の表面との間の堆積チャンバ内に、調整可能な間隙が形成される、請求項６４に記載の方法。
  66. 前記間隙は、０μｍ〜３０００μｍの範囲内で調整可能である、請求項６５に記載の方法。
  67. 前記半田転写は、
    クランプを介して互いに且つ前記フレームに固定され、且つスペーサによって互いに分離される前記位置合わせされた型構造及び前記半導体構造を前記フレーム内に保持しながら、前記型構造及び前記半導体構造を前記プロセス温度未満の第１の温度まで予熱すること、
    前記堆積チャンバ内にプロセスガスを注入すること、
    基板及び型チャック上にそれぞれ形成される真空溝を通して真空を生成し、前記クランプによる固定を解除することによって、前記半導体構造を該基板上に、且つ前記型構造を該型チャック上に保持すること、
    型ホットプレート及びウェーハホットプレートを介してそれぞれ、前記型構造及び前記半導体構造を前記プロセス温度まで加熱することであって、それにより前記型穴内の前記半田を溶融する、加熱すること、
    前記スペーサを除去すると共に、前記型構造を前記半導体構造と接触させることであって、それにより前記溶融した半田は、前記型穴から前記半導体構造の前記パターニングされた第１の表面に転写される、除去すると共に接触させること、
    前記型構造を前記半導体構造から離れるように動かすことであって、それにより前記型構造及び前記半導体構造を分離する、動かすこと、
    前記分離した型構造と半導体構造との間に前記スペーサを挿入すると共に、前記分離した型構造及び半導体構造を、一定時間だけ前記プロセス温度に保持すること、
    前記型構造及び前記半導体構造を前記クランプを用いて互いに且つ前記フレーム上に固定すると共に、前記真空を解除すること、及び
    前記型構造及び前記半導体構造を室温まで冷却すること、
    を含む、請求項６６に記載の方法。
  68. 半導体構造上に半田バンプを形成するための装置であって、
    型構造の第１の表面上に形成されるパターニングされた型穴に半田を充填するための装置と、
    半導体構造のパターニングされた第１の表面を、前記型構造の前記半田を充填されたパターニングされた型穴に直に向かい合うように位置決めすると共に位置合わせするための装置であって、該装置は、
    前記型構造上の第１の基準マーカ、及び前記半導体構造上の第１の基準マーカと位置合わせされるように構成される少なくとも１つの電動式位置合わせピンと、
    パターンベース位置合わせツールであって、トレーニング型構造及びトレーニング半導体構造上でそれぞれ、型トレーニングパターン画像及び半導体トレーニングパターン画像を特定する手段と、前記トレーニングパターン画像で前記位置合わせツールをトレーニングする手段と、前記位置合わせツールでトレーニングされた位置を格納する手段と、前記型トレーニングパターン画像及び前記半導体トレーニングパターン画像とそれぞれ一致する、前記型構造及び前記半導体構造上の型パターン画像及び半導体パターン画像を特定する手段と、前記特定された型パターン画像を前記特定された半導体パターン画像と位置合わせする手段とを備える、パターンベース位置合わせツールと、
    を備える、装置と、
    前記位置合わせされた型構造及び半導体構造を共に保持すると共に移送するための固定具と、
    前記位置合わせされた型構造及び半導体構造を有する前記固定具を収容し、前記半田を前記位置合わせされたパターニングされた型穴から前記位置合わせされたパターニングされた半導体の第１の表面に転写するための半田転写装置と、
    を備える、半導体構造上に半田バンプを形成するための装置。
  69. 第１の半導体構造のパターニングされた表面を、第２の半導体構造のパターニングされた表面と直に向かい合うように位置決めすると共に位置合わせするための装置であって、パターンベース位置合わせツールを備え、該パターンベース位置合わせツールは、
    第１のトレーニング半導体構造及び第２のトレーニング半導体構造上でそれぞれ、第１のトレーニングパターン画像及び第２のトレーニングパターン画像を画定する手段と、
    前記位置合わせツールを前記第１のトレーニングパターン画像及び前記第２のトレーニングパターン画像でトレーニングする手段と、
    前記第１のトレーニングパターン画像及び前記第２のトレーニングパターン画像の位置を特定する手段と、
    前記位置合わせツールでトレーニングされた位置を格納する手段と、
    前記第１のトレーニングパターン画像及び前記第２のトレーニングパターン画像とそれぞれ一致する、前記第１の半導体構造及び前記第２の半導体構造のパターニングされた表面上の第１の半導体パターン画像及び第２の半導体パターン画像を特定する手段と、
    前記特定された第１の半導体パターン画像及び第２の半導体パターン画像の中心を位置合わせする手段と、
    を備える、第１の半導体構造のパターニングされた表面を、第２の半導体構造のパターニングされた表面と直に向かい合うように位置決めすると共に位置合わせするための装置。
  70. 第１のトレーニング半導体構造及び第２のトレーニング半導体構造上でそれぞれ、第１のトレーニングパターン画像及び第２のトレーニングパターン画像を画定するための前記手段は、特有の素子パターンの周囲にターゲットエリアを画定する手段と、各素子の周囲にエリアを画定する手段とを備える、請求項６９に記載の装置。
  71. 前記位置合わせツールをトレーニングするための前記手段は、自動パターン認識アプリケーションを含む、請求項７０に記載の装置。
  72. 前記自動パターン認識アプリケーションは、Ｐａｔｍａｘアプリケーションを含む、請求項７１に記載の装置。
  73. 前記トレーニングパターン画像の位置を特定するための前記手段は、半導体構造探索エリア内で前記トレーニングパターン画像位置を特定する手段と、前記トレーニングパターン画像内で全ての素子をカウントする手段と、前記トレーニングパターン画像内の全ての素子の位置を特定する手段とを含む、請求項７２に記載の装置。
  74. 前記トレーニングパターン画像と一致する、前記半導体構造のパターニングされた表面上の前記半導体パターン画像を特定するための前記手段は、パターンエリア、該パターンエリア内の素子の数、及び該パターンエリア内の素子の位置を一致させる手段を含む、請求項７３に記載の装置。
  75. 前記素子の中心位置及び寸法に基づいてマスク画像を設計すると共に、該マスク画像によってマスクされる前記素子を含むパターンマスク画像で前記位置合わせツールをトレーニングする手段をさらに備える、請求項７４に記載の装置。
  76. 前記第１の半導体構造上の第１の基準マーカ、及び前記第２の半導体構造上の第１の基準マーカと位置合わせされるように構成される少なくとも１つの電動式位置合わせピンをさらに備える、請求項７５に記載の装置。
  77. 半導体構造上に半田バンプを形成する方法であって、
    型構造の第１の表面上に形成されるパターニングされた型穴に半田を充填すること、
    半導体構造のパターニングされた第１の表面を、前記型構造の前記半田を充填されたパターニングされた型穴に直に向かい合うように位置決めすると共に位置合わせすることであって、該位置合わせすることは、
    少なくとも１つの電動式位置合わせピンを、前記型構造上の第１の基準マーカ、及び前記半導体構造上の第１の基準マーカと位置合わせすること、並びに
    パターンベース位置合わせを実施することであって、トレーニング型構造及びトレーニング半導体構造上でそれぞれ、型トレーニングパターン画像及び半導体トレーニングパターン画像を特定すること、前記トレーニングパターン画像で前記位置合わせツールをトレーニングすること、前記位置合わせツールでトレーニングされた位置を格納すること、前記型トレーニングパターン画像及び前記半導体トレーニングパターン画像とそれぞれ一致する、前記型構造及び前記半導体構造上の型パターン画像及び半導体パターン画像を特定すること、並びに前記特定された型パターン画像を前記特定された半導体パターン画像と位置合わせすることを含む、実施すること、
    を含む、位置合わせすること、
    前記位置合わせされた型構造及び半導体構造を共に保持すると共に移送するための固定具を提供すること、並びに
    前記位置合わせされた型構造及び半導体構造を有する前記固定具を半田転写装置に挿入すると共に、前記半田を前記位置合わせされたパターニングされた型穴から前記位置合わせされたパターニングされた半導体の第１の表面に転写すること、
    を含む、半導体構造上に半田バンプを形成する方法。
  78. 第１の半導体構造のパターニングされた表面を、第２の半導体構造のパターニングされた表面と直に向かい合うように位置決めすると共に位置合わせする方法であって、パターンベース位置合わせを実施することを含み、該パターンベース位置合わせは、
    第１のトレーニング半導体構造及び第２のトレーニング半導体構造上でそれぞれ、第１のトレーニングパターン画像及び第２のトレーニングパターン画像を画定すること、
    前記位置合わせツールを前記第１のトレーニングパターン画像及び前記第２のトレーニングパターン画像でトレーニングすること、
    前記トレーニングパターン画像の位置を特定すること、
    前記位置合わせツールでトレーニングされた位置を格納すること、
    前記第１のトレーニングパターン画像及び前記第２のトレーニングパターン画像とそれぞれ一致する、前記第１の半導体構造及び前記第２の半導体構造のパターニングされた表面上の第１の半導体パターン画像及び第２の半導体パターン画像を特定すること、及び
    前記特定された第１の半導体パターン画像及び第２の半導体パターン画像の中心を位置合わせすること、
    を含む、第１の半導体構造のパターニングされた表面を、第２の半導体構造のパターニングされた表面と直に向かい合うように位置決めすると共に位置合わせする方法。
  79. 前記第１のトレーニング半導体構造及び第２のトレーニング半導体構造上でそれぞれ、第１のトレーニングパターン画像及び第２のトレーニングパターン画像を画定することは、特有の素子パターンの周囲にターゲットエリアを画定すること、及び各素子の周囲にエリアを画定することを含む、請求項７８に記載の方法。
  80. 前記位置合わせツールをトレーニングすることは、自動パターン認識アプリケーションを実行することを含む、請求項７９に記載の方法。
  81. 前記自動パターン認識アプリケーションは、Ｐａｔｍａｘアプリケーションを含む、請求項８０に記載の方法。
  82. 前記トレーニングパターン画像の位置を特定することは、半導体構造探索エリア内で前記トレーニングパターン画像位置を特定すること、前記トレーニングパターン画像内で全ての素子をカウントすること、及び前記トレーニングパターン画像内の全ての素子の位置を特定することを含む、請求項８１に記載の方法。
  83. 前記トレーニングパターン画像と一致する、前記半導体構造のパターニングされた表面上の前記半導体パターン画像を特定することは、パターンエリア、該パターンエリア内の素子の数、及び該パターンエリア内の素子の位置を一致させることを含む、請求項８２に記載の方法。
  84. 前記素子の中心位置及び寸法に基づいてマスク画像を設計すると共に、該マスク画像によってマスクされる前記素子を含むパターンマスク画像で前記位置合わせツールをトレーニングすることをさらに含む、請求項８３に記載の方法。
  85. 少なくとも１つの電動式位置合わせピンを、前記第１の半導体構造上の第１の基準マーカ、及び前記第２の半導体構造上の第１の基準マーカと位置合わせすることをさらに含む、請求項８４に記載の方法。
JP2009548497A 2007-02-05 2008-02-05 射出成形された半田によって半導体ウェーハにバンプを形成するための装置及び方法 Expired - Fee Related JP5333778B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US88813707P 2007-02-05 2007-02-05
US60/888,137 2007-02-05
US12/025,686 2008-02-04
US12/025,644 US8088684B2 (en) 2007-02-05 2008-02-04 Apparatus and method for semiconductor wafer bumping via injection molded solder
US12/025,644 2008-02-04
US12/025,686 US7732320B2 (en) 2007-02-05 2008-02-04 Apparatus and method for semiconductor wafer bumping via injection molded solder
PCT/US2008/052999 WO2008097941A1 (en) 2007-02-05 2008-02-05 Apparatus and method for semiconductor wafer bumping via injection molded solder

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2013035301A Division JP5657045B2 (ja) 2007-02-05 2013-02-26 射出成形された半田によって半導体ウェーハにバンプを形成するための装置及び方法
JP2013035302A Division JP5600763B2 (ja) 2007-02-05 2013-02-26 射出成形された半田によって半導体ウェーハにバンプを形成するための装置及び方法

Publications (3)

Publication Number Publication Date
JP2010518606A true JP2010518606A (ja) 2010-05-27
JP2010518606A5 JP2010518606A5 (ja) 2012-03-15
JP5333778B2 JP5333778B2 (ja) 2013-11-06

Family

ID=39676535

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2009548497A Expired - Fee Related JP5333778B2 (ja) 2007-02-05 2008-02-05 射出成形された半田によって半導体ウェーハにバンプを形成するための装置及び方法
JP2013035302A Expired - Fee Related JP5600763B2 (ja) 2007-02-05 2013-02-26 射出成形された半田によって半導体ウェーハにバンプを形成するための装置及び方法
JP2013035301A Expired - Fee Related JP5657045B2 (ja) 2007-02-05 2013-02-26 射出成形された半田によって半導体ウェーハにバンプを形成するための装置及び方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2013035302A Expired - Fee Related JP5600763B2 (ja) 2007-02-05 2013-02-26 射出成形された半田によって半導体ウェーハにバンプを形成するための装置及び方法
JP2013035301A Expired - Fee Related JP5657045B2 (ja) 2007-02-05 2013-02-26 射出成形された半田によって半導体ウェーハにバンプを形成するための装置及び方法

Country Status (5)

Country Link
US (3) US7732320B2 (ja)
EP (1) EP2111638A1 (ja)
JP (3) JP5333778B2 (ja)
KR (1) KR101442870B1 (ja)
WO (1) WO2008097941A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107533024A (zh) * 2015-04-06 2018-01-02 三菱电机株式会社 非破坏检查系统及临界点检测系统

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7732320B2 (en) * 2007-02-05 2010-06-08 Suss Microtec Ag Apparatus and method for semiconductor wafer bumping via injection molded solder
TWI478272B (zh) * 2007-08-15 2015-03-21 尼康股份有限公司 A positioning device, a bonding device, a laminated substrate manufacturing device, an exposure device, and a positioning method
US8237086B2 (en) * 2008-01-16 2012-08-07 International Business Machines Corporation Removing material from defective opening in glass mold
KR101150572B1 (ko) 2010-08-02 2012-06-01 세크론 주식회사 솔더 범핑 장치 및 솔더 범핑 방법
US20120318945A1 (en) * 2011-06-17 2012-12-20 Siemens Industry, Inc. Remote actuated pivoting clamp mechanism for hot rolling mills split guides, including cooling system water boxes and equalization troughs
TWI552824B (zh) * 2011-10-18 2016-10-11 千住金屬工業股份有限公司 焊料凸塊形成方法及裝置
US8934999B2 (en) * 2012-02-13 2015-01-13 Tesla Motors, Inc. Robotic processing system and method
US10105883B2 (en) * 2013-03-15 2018-10-23 Nanonex Corporation Imprint lithography system and method for manufacturing
WO2014145826A2 (en) 2013-03-15 2014-09-18 Nanonex Corporation System and methods of mold/substrate separation for imprint lithography
US9433070B2 (en) 2013-12-13 2016-08-30 Kla-Tencor Corporation Plasma cell with floating flange
NL2015170B1 (en) * 2015-07-15 2017-02-01 Suss Microtec Lithography Gmbh Spacer displacement device for a wafer illumination unit and wafer illumination unit.
US9859241B1 (en) 2016-09-01 2018-01-02 International Business Machines Corporation Method of forming a solder bump structure
US10766086B2 (en) * 2017-11-29 2020-09-08 International Business Machines Corporation Injection-molded solder (IMS) tool assembly and method of use thereof
US11211354B2 (en) * 2017-11-29 2021-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for semi-flexible eutectic bonder piece arranegments
WO2019160796A1 (en) 2018-02-14 2019-08-22 Kulicke And Soffa Industries, Inc. Methods of bonding semiconductor elements to a substrate, including use of a reducing gas, and related bonding machines
US11515286B2 (en) 2019-01-09 2022-11-29 Kulicke And Soffa Industries, Inc. Methods of bonding of semiconductor elements to substrates, and related bonding systems
US11205633B2 (en) 2019-01-09 2021-12-21 Kulicke And Soffa Industries, Inc. Methods of bonding of semiconductor elements to substrates, and related bonding systems
KR102442377B1 (ko) * 2019-09-27 2022-09-13 주식회사 뷰웍스 신틸레이터 증착을 위한 기판 고정 장치, 이를 포함하는 기판 증착 장치 및 이를 이용한 신틸레이터의 증착 방법
WO2021060843A1 (ko) * 2019-09-27 2021-04-01 주식회사 뷰웍스 신틸레이터 증착을 위한 기판 고정 장치, 이를 포함하는 기판 증착 장치 및 이를 이용한 신틸레이터의 증착 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002507845A (ja) * 1998-03-23 2002-03-12 スフィアテック エルエルシー 基板上にソルダ・ボールを形成する方法および装置
WO2005067046A1 (ja) * 2004-01-07 2005-07-21 Nikon Corporation 積層装置及び集積回路素子の積層方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937006A (en) * 1988-07-29 1990-06-26 International Business Machines Corporation Method and apparatus for fluxless solder bonding
US6471115B1 (en) * 1990-02-19 2002-10-29 Hitachi, Ltd. Process for manufacturing electronic circuit devices
US5381848A (en) * 1993-09-15 1995-01-17 Lsi Logic Corporation Casting of raised bump contacts on a substrate
JPH07307341A (ja) * 1994-05-11 1995-11-21 Matsushita Electric Ind Co Ltd バンプの形成方法
JP3399681B2 (ja) * 1995-01-31 2003-04-21 松下電器産業株式会社 画像認識方法
US6127735A (en) * 1996-09-25 2000-10-03 International Business Machines Corporation Interconnect for low temperature chip attachment
US6119927A (en) 1997-02-18 2000-09-19 Edm Supplies, Inc. Method and apparatus for placing and attaching solder balls to substrates
US7007833B2 (en) * 1997-05-27 2006-03-07 Mackay John Forming solder balls on substrates
US6189772B1 (en) * 1998-08-31 2001-02-20 Micron Technology, Inc. Method of forming a solder ball
JP3397313B2 (ja) 1999-12-20 2003-04-14 富士通株式会社 半導体装置の製造方法及び電子部品の実装方法
JP2002298940A (ja) * 2001-03-30 2002-10-11 Jst Mfg Co Ltd 樹脂ハンダを用いた電気接触子、電気コネクタ及びこれらのプリント配線板への接続方法
JP3908068B2 (ja) * 2002-03-27 2007-04-25 ジャパン・イー・エム株式会社 球体保持装置ならびに微小球体受け渡し方法およびその装置
US7134199B2 (en) 2002-06-13 2006-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Fluxless bumping process
US6805279B2 (en) * 2002-06-27 2004-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Fluxless bumping process using ions
US7267741B2 (en) * 2003-11-14 2007-09-11 Lam Research Corporation Silicon carbide components of semiconductor substrate processing apparatuses treated to remove free-carbon
US7332424B2 (en) 2004-08-16 2008-02-19 International Business Machines Corporation Fluxless solder transfer and reflow process
US20060043640A1 (en) * 2004-08-24 2006-03-02 Texas Instruments Incorporated Method and system for multi-stage injection in a transfer molding system
JP5065889B2 (ja) * 2005-04-28 2012-11-07 東レエンジニアリング株式会社 画像認識実装方法
US20060289607A1 (en) * 2005-06-28 2006-12-28 Buchwalter Stephen L Composite solder transfer moldplate structure and method of making same
JP4956963B2 (ja) * 2005-11-02 2012-06-20 富士通セミコンダクター株式会社 リフロー装置、リフロー方法、および半導体装置の製造方法
US7416104B2 (en) * 2006-04-21 2008-08-26 International Business Machines Corporation Rotational fill techniques for injection molding of solder
US7732320B2 (en) * 2007-02-05 2010-06-08 Suss Microtec Ag Apparatus and method for semiconductor wafer bumping via injection molded solder
US7703658B2 (en) * 2007-03-29 2010-04-27 Suss Microtec Ag Apparatus and method for semiconductor wafer bumping via injection molded solder
WO2008136524A1 (ja) * 2007-05-07 2008-11-13 Japan E. M. Co., Ltd. 半田バンプ形成方法および半田バンプ形成装置
US8148255B2 (en) * 2007-09-18 2012-04-03 International Business Machines Corporation Techniques for forming solder bump interconnects

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002507845A (ja) * 1998-03-23 2002-03-12 スフィアテック エルエルシー 基板上にソルダ・ボールを形成する方法および装置
WO2005067046A1 (ja) * 2004-01-07 2005-07-21 Nikon Corporation 積層装置及び集積回路素子の積層方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107533024A (zh) * 2015-04-06 2018-01-02 三菱电机株式会社 非破坏检查系统及临界点检测系统
CN107533024B (zh) * 2015-04-06 2020-01-03 三菱电机株式会社 非破坏检查系统及临界点检测系统

Also Published As

Publication number Publication date
US20080188069A1 (en) 2008-08-07
JP5600763B2 (ja) 2014-10-01
KR101442870B1 (ko) 2014-09-25
US7732320B2 (en) 2010-06-08
WO2008097941A1 (en) 2008-08-14
JP2013138244A (ja) 2013-07-11
US7790596B2 (en) 2010-09-07
EP2111638A1 (en) 2009-10-28
JP5657045B2 (ja) 2015-01-21
JP5333778B2 (ja) 2013-11-06
KR20090128407A (ko) 2009-12-15
JP2013138243A (ja) 2013-07-11
US20080188072A1 (en) 2008-08-07
US20080188070A1 (en) 2008-08-07
US8088684B2 (en) 2012-01-03

Similar Documents

Publication Publication Date Title
JP5600763B2 (ja) 射出成形された半田によって半導体ウェーハにバンプを形成するための装置及び方法
US11587860B2 (en) Method of forming thin die stack assemblies
US6730541B2 (en) Wafer-scale assembly of chip-size packages
US6432744B1 (en) Wafer-scale assembly of chip-size packages
US9120169B2 (en) Method for device packaging
US7833897B2 (en) Process for making interconnect solder Pb-free bumps free from organo-tin/tin deposits on the wafer surface
US20230299067A1 (en) Bonding of bridge to multiple semiconductor chips
CN101459090B (zh) 在电子基板表面上形成焊料突起的方法
JPH0779152B2 (ja) フリップチップ型半導体装置の実装方法
Fendler et al. Technological and electrical performances of ultrafine-pitch flip-chip assembly based on room-temperature vertical interconnection
US20230223289A1 (en) Self-aligning tip
Abdilla et al. Thermo compression bonding for large dies under protective atmosphere
Tuckerman et al. A cost-effective wafer-level burn-in technology
Laine et al. C4NP technology for lead free solder bumping
Pristauz et al. The Role of Pick and Place in Fan‐Out Wafer‐Level Packaging
Huang et al. Flip Chip Process Enablement in IC Memory Stacked Die Package
JP2005026278A (ja) チップ積層装置
Huffman et al. Eutectic Sn/Pb Fine-Pitch Solder Bumping and Assembly for Rad-Hard Pixel Detectors

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130626

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130716

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130711

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees