JP2010518606A5

JP2010518606A5 -

Info

Publication number: JP2010518606A5
Application number: JP2009548497A
Authority: JP
Filing date: 2008-02-05
Publication date: 2012-03-15
Anticipated expiration: 2028-02-05

Claims

半導体構造上に半田バンプを形成するための装置であって、
型構造の第１の表面上に形成されるパターニングされた型穴に半田を充填するための装置と、
前記半導体構造のパターニングされた第１の表面を、前記型構造の前記半田を充填されたパターニングされた型穴と直に向かい合うように位置決めすると共に位置合わせするための装置と、
前記位置合わせされた型及び前記半導体構造を共に保持すると共に移送するための固定具と、
前記位置合わせされた型及び前記半導体構造を有する前記固定具を収容すると共に、前記半田を前記位置合わせされたパターニングされた型穴から前記位置合わせされたパターニングされた半導体の第１の表面に転写するための装置と、
を備え、前記型穴パターンは前記半導体表面パターンと一致する、半導体構造上に半田バンプを形成するための装置。
前記固定具は、
基板を支持するような寸法で形成される中央開口部を有するフレームであって、該基板は前記半導体構造の第２の表面と接触し、該第２の表面は前記第１の表面の反対側にある、フレームと、
前記フレームの周囲に対称に配置される１つ又は複数のクランプ／スペーサアセンブリであって、各該クランプ／スペーサアセンブリは、前記型及び前記半導体構造を固定するように構成されるクランプと、前記半導体構造の前記第１の表面と前記型構造の前記第１の表面との間に挿入され、それにより、前記型構造及び前記半導体構造を前記スペーサの高さに等しい距離だけ分離するように構成されるスペーサとを備える、１つ又は複数のクランプ／スペーサアセンブリと、
を備える、請求項１に記載の装置。
各前記クランプ／スペーサアセンブリ内の前記スペーサ及び前記クランプは互いに独立して動くように構成される、請求項２に記載の装置。
前記クランプ／スペーサアセンブリは互いに独立して動くように構成される、請求項２に記載の装置。
前記クランプ／スペーサアセンブリは互いに独立して動くように構成され、且つ各該クランプ／スペーサアセンブリにおいて前記スペーサ及び前記クランプは互いに独立して動くように構成される、請求項２に記載の装置。
前記スペーサは、第１の端部及び第２の端部を有する細長い本体を備えると共に、前記細長い本体に対して垂直であり且つ前記第１の端部を通る軸を中心として回転し、それにより前記第２の端部を前記半導体構造の前記第１の表面と前記型構造の前記第１の表面との間に挿入するように構成される、請求項２に記載の装置。
前記スペーサは、動作温度において高い精度及び信頼性で遠隔制御により回転するように構成され、該動作温度において、前記位置合わせされたパターニングされた型穴から前記位置合わせされたパターニングされた半導体の第１の表面への前記半田転写が行なわれる、請求項６に記載の装置。
前記スペーサ回転の前記高い精度及び信頼性を与える高精度ロータリストロークベアリングをさらに備える、請求項７に記載の装置。
前記クランプは第１の端部及び第２の端部を有する細長い本体を備えると共に、前記細長い本体に対して垂直であり且つ前記第１の端部を通る軸を中心として回転し、それにより前記第２の端部を前記型構造の第２の表面上に配置し、それにより前記型構造及び前記半導体構造を固定するように構成される、請求項２に記載の装置。
前記スペーサは、前記型構造を前記半導体構造から分離するような寸法で形成される長さを含み、前記半導体構造は１００ｍｍ〜４００ｍｍの範囲の直径を含む、請求項２に記載の装置。
前記スペーサは、５０μｍ〜１０００μｍの範囲の距離だけ、前記型構造を前記半導体構造から分離するような寸法で形成される高さを含む、請求項２に記載の装置。
前記クランプは、前記型構造及び前記半導体構造を固定するような寸法で形成される長さを含み、前記半導体構造は１００ｍｍ〜４００ｍｍの範囲の直径を含む、請求項２に記載の装置。
前記固定具は、前記フレームと前記基板との間にシールリングをさらに備え、該シールリングは、動作温度において封止を実現するように構成され、該動作温度において、前記位置合わせされたパターニングされた型穴から前記位置合わせされたパターニングされた半導体の第１の表面への前記半田転写が行なわれる、請求項２に記載の装置。
前記シールリングはグラファイトを含む、請求項１３に記載の装置。
前記基板は、前記半導体構造の熱膨張係数（ＣＴＥ）と一致するＣＴＥを含む、請求項２に記載の装置。
前記基板はシリコンを含む、請求項２に記載の装置。
前記基板は、径方向に、且つ前記基板上に形成される同心円の周囲に配置される真空溝を備え、前記半導体構造を前記基板上に保持するために、前記真空溝を通して真空が生成される、請求項２に記載の装置。
半導体構造上に半田バンプを形成するための装置であって、該装置は、
型構造の第１の表面上に形成されるパターニングされた型穴に半田を充填するための装置と、
前記半導体構造のパターニングされた第１の表面を、前記型構造の前記半田を充填されたパターニングされた型穴と直に向かい合うように位置決めすると共に位置合わせするための装置と、
前記位置合わせされた型及び前記半導体構造を共に保持すると共に移送するための固定具であって、基板を支持するような寸法で形成される中央開口部を有するフレームを備え、前記半導体構造の前記パターニングされた第１の表面の反対側にある第２の表面は、前記基板の第１の表面と接触する、固定具と、
前記位置合わせされた型及び半導体構造を有する前記固定具を収容すると共に、前記半田を前記位置合わせされたパターニングされた型穴から前記位置合わせされたパターニングされた半導体の第１の表面に転写するための半田転写装置であって、
前記半導体構造を加熱するように構成されるウェーハヒータスタックと、
前記型構造を前記半田の融点よりもわずかに高いプロセス温度まで加熱するように構成される型ヒータスタックとを備える、半田転写装置と、
を備え、前記位置合わせされた型及び半導体構造を有する前記固定具は、前記基板の前記第１の表面の反対側にある第２の表面が前記ウェーハヒータスタックと接触し、且つ前記型構造の前記第１の表面の反対側にある第２の表面が前記型ヒータスタックと接触するように、前記ウェーハヒータスタックと前記型ヒータスタックとの間に挿入され、
前記フレームに対して前記ウェーハヒータスタックと前記型ヒータスタックとを封止することによって、前記ウェーハヒータスタックと前記型ヒータスタックとの間に堆積チャンバが形成される、半導体構造上に半田バンプを形成するための装置。
前記ウェーハヒータスタックは前記基板の前記第１の表面の反対側にある第２の表面の縁部と前記中央開口部の縁部との間に位置決めされるグラファイトシールリングを介して、前記フレームに対して封止される、請求項１８に記載の装置。
前記型ヒータスタックは、ガスベローズシールリングを介して前記フレームに対して封止される、請求項１９に記載の装置。
前記堆積チャンバ内にプロセスガスを注入するための装置をさらに備える、請求項２０に記載の装置。
前記プロセスガスは蟻酸を含む、請求項２１に記載の装置。
前記プロセスガスは水素又は窒素のうちの１つを含む、請求項２１に記載の装置。
前記ガスベローズシールリングは、シールフレームと、シールフレーム溝内に配置されるガスベローズとを備え、前記シールフレームは、前記プロセスガスを前記堆積チャンバ内に注入するためのガスフィードスルーラインを備える、請求項２１に記載の装置。
前記シールフレームは前記堆積チャンバを真空排気するための真空ラインをさらに備える、請求項２４に記載の装置。
前記ガスベローズは、前記プロセスガス及び前記プロセス温度に耐えるように構成される材料を含む、請求項２５に記載の装置。
前記ガスベローズ材料はＰｅｒｌａｓｔを含む、請求項２６に記載の装置。
前記固定具は、
前記フレームの周囲に対称に配置される１つ又は複数のクランプ／スペーサアセンブリであって、各該クランプ／スペーサアセンブリは、前記型及び前記半導体構造を固定するように構成されるクランプと、前記半導体構造の前記第１の表面と前記型構造の前記第１の表面との間に挿入され、それにより、前記型構造及び前記半導体構造を前記スペーサの高さに等しい距離だけ分離するように構成されるスペーサとを備える、１つ又は複数のクランプ／スペーサアセンブリをさらに備える、請求項１８に記載の装置。
各前記クランプ／スペーサアセンブリ内の前記スペーサ及び前記クランプは、互いに独立して動くように構成される、請求項２８に記載の装置。
前記クランプ／スペーサアセンブリは、互いに独立して動くように構成される、請求項２９に記載の装置。
前記スペーサは、前記プロセス温度において高い精度及び信頼性で遠隔制御により回転するように構成される、請求項３０に記載の装置。
前記スペーサ回転の前記高い精度及び信頼性を与える高精度ロータリストロークベアリングをさらに備える、請求項３１に記載の装置。
前記基板は、前記半導体構造の熱膨張係数（ＣＴＥ）と一致するＣＴＥを含む、請求項１８に記載の装置。
前記基板はシリコンを含む、請求項３３に記載の装置。
前記基板は、径方向に、且つ前記基板上に形成される同心円の周囲に配置される真空溝を備え、前記半導体構造を前記基板上に保持するために、前記真空溝を通して真空が生成される、請求項１８に記載の装置。
前記型ヒータスタックは、型チャックと、該型チャックの第１の表面と接触している型ホットプレートと、該型ホットプレートと接触している型ホットプレート冷却フランジと、該型ホットプレート冷却フランジと接触している型セラミック膨張障壁と、該型セラミック膨張障壁と接触している型水冷熱交換器とを備え、前記第１の表面の反対側にある前記型チャックの第２の表面は前記型構造の前記第２の表面と接触する、請求項１８に記載の装置。
前記型水冷熱交換器及び前記型セラミック膨張障壁内に形成される貫通孔を通り抜けて、前記型ホットプレート冷却フランジに達する型冷却フランジエアベローズをさらに備える、請求項３６に記載の装置。
前記型チャックは炭化シリコンを含む、請求項３６に記載の装置。
前記ウェーハヒータスタックは、前記基板の前記第１の表面の反対側にある第２の表面と接触しているウェーハホットプレートと、該ウェーハホットプレートと接触しているウェーハホットプレート冷却フランジと、該ウェーハホットプレート冷却フランジと接触しているウェーハセラミック膨張障壁と、該ウェーハセラミック膨張障壁と接触しているウェーハ水冷熱交換器とを備える、請求項３６に記載の装置。
前記ウェーハ水冷熱交換器及び前記ウェーハセラミック膨張障壁内に形成される貫通孔を通り抜けて、前記ウェーハホットプレート冷却フランジに達するウェーハ冷却フランジエアベローズをさらに備える、請求項３９に記載の装置。
前記セラミック膨張障壁は低ＣＴＥ材料を含む、請求項３９に記載の装置。
前記セラミック膨張障壁はＺｅｒｏｄｕｒを含む、請求項４１に記載の装置。
前記型構造の前記第１の表面と前記半導体構造の前記パターニングされた第１の表面との間の堆積チャンバ内に、調整可能な間隙が形成される、請求項１８に記載の装置。
前記間隙は、０μｍ〜３０００μｍの範囲内で調整可能である、請求項４３に記載の装置。
前記型ヒータスタック及び前記型板を前記半導体構造に向かって動かし、それにより前記間隙を調整するように構成されるドライブ素子をさらに備える、請求項４４に記載の装置。
前記型チャックは、径方向に、且つ前記型チャック上に形成される同心円の周囲に配置される真空溝を含み、前記型チャック上に前記型構造を保持するために、前記真空溝を通して真空が生成される、請求項４５に記載の装置。
半導体構造上に半田バンプを形成するための装置であって、
型構造の第１の表面上に形成されるパターニングされた型穴に半田を充填するための装置と、
半導体構造のパターニングされた第１の表面を、前記型構造の前記半田を充填されたパターニングされた型穴に直に向かい合うように位置決めすると共に位置合わせするための装置であって、該装置は、
前記型構造上の第１の基準マーカ、及び前記半導体構造上の第１の基準マーカと位置合わせされるように構成される少なくとも１つの電動式位置合わせピンと、
パターンベース位置合わせツールであって、トレーニング型構造及びトレーニング半導体構造上でそれぞれ、型トレーニングパターン画像及び半導体トレーニングパターン画像を特定する手段と、前記トレーニングパターン画像で前記位置合わせツールをトレーニングする手段と、前記位置合わせツールでトレーニングされた位置を格納する手段と、前記型トレーニングパターン画像及び前記半導体トレーニングパターン画像とそれぞれ一致する、前記型構造及び前記半導体構造上の型パターン画像及び半導体パターン画像を特定する手段と、前記特定された型パターン画像を前記特定された半導体パターン画像と位置合わせする手段とを備える、パターンベース位置合わせツールと、
を備える、装置と、
前記位置合わせされた型構造及び半導体構造を共に保持すると共に移送するための固定具と、
前記位置合わせされた型構造及び半導体構造を有する前記固定具を収容し、前記半田を前記位置合わせされたパターニングされた型穴から前記位置合わせされたパターニングされた半導体の第１の表面に転写するための半田転写装置と、
を備える、半導体構造上に半田バンプを形成するための装置。
第１の半導体構造のパターニングされた表面を、第２の半導体構造のパターニングされた表面と直に向かい合うように位置決めすると共に位置合わせするための装置であって、パターンベース位置合わせツールを備え、該パターンベース位置合わせツールは、
第１のトレーニング半導体構造及び第２のトレーニング半導体構造上でそれぞれ、第１のトレーニングパターン画像及び第２のトレーニングパターン画像を画定する手段と、
前記位置合わせツールを前記第１のトレーニングパターン画像及び前記第２のトレーニングパターン画像でトレーニングする手段と、
前記第１のトレーニングパターン画像及び前記第２のトレーニングパターン画像の位置を特定する手段と、
前記位置合わせツールでトレーニングされた位置を格納する手段と、
前記第１のトレーニングパターン画像及び前記第２のトレーニングパターン画像とそれぞれ一致する、前記第１の半導体構造及び前記第２の半導体構造のパターニングされた表面上の第１の半導体パターン画像及び第２の半導体パターン画像を特定する手段と、
前記特定された第１の半導体パターン画像及び第２の半導体パターン画像の中心を位置合わせする手段と、
を備える、第１の半導体構造のパターニングされた表面を、第２の半導体構造のパターニングされた表面と直に向かい合うように位置決めすると共に位置合わせするための装置。
第１のトレーニング半導体構造及び第２のトレーニング半導体構造上でそれぞれ、第１のトレーニングパターン画像及び第２のトレーニングパターン画像を画定するための前記手段は、特有の素子パターンの周囲にターゲットエリアを画定する手段と、各素子の周囲にエリアを画定する手段とを備える、請求項４８に記載の装置。
前記位置合わせツールをトレーニングするための前記手段は、自動パターン認識アプリケーションを含む、請求項４９に記載の装置。
前記自動パターン認識アプリケーションは、Ｐａｔｍａｘアプリケーションを含む、請求項５０に記載の装置。
前記トレーニングパターン画像の位置を特定するための前記手段は、半導体構造探索エリア内で前記トレーニングパターン画像位置を特定する手段と、前記トレーニングパターン画像内で全ての素子をカウントする手段と、前記トレーニングパターン画像内の全ての素子の位置を特定する手段とを含む、請求項５１に記載の装置。
前記トレーニングパターン画像と一致する、前記半導体構造のパターニングされた表面上の前記半導体パターン画像を特定するための前記手段は、パターンエリア、該パターンエリア内の素子の数、及び該パターンエリア内の素子の位置を一致させる手段を含む、請求項５２に記載の装置。
前記素子の中心位置及び寸法に基づいてマスク画像を設計すると共に、該マスク画像によってマスクされる前記素子を含むパターンマスク画像で前記位置合わせツールをトレーニングする手段をさらに備える、請求項５３に記載の装置。
前記第１の半導体構造上の第１の基準マーカ、及び前記第２の半導体構造上の第１の基準マーカと位置合わせされるように構成される少なくとも１つの電動式位置合わせピンをさらに備える、請求項５４に記載の装置。