JP2010503945A5 - - Google Patents

Claims (37)

1. 消去可能なブロックの形に構成されたメモリセルアレイを有し、一斉に消去可能なメモリセルにアクセスするために１ブロックのワード線を各消去可能なブロックに含み、かつ一斉にプログラム可能な１ページ以上のメモリセルを各ワード線に含む不揮発性メモリで、特定のページの開始プログラミング電圧を判定する方法であって、
   （ａ）ブロックの中で特定のページを代表するページのサンプルを選択するステップと、
   （ｂ）サンプルの各ページをプログラムするため、関連する初期値と所定のステップ数とにより階段波形を有する関連するプログラミング電圧を提供するステップと、
   （ｃ）ページサンプルを含むブロックを消去するステップと、
   （ｄ）サンプル中の全ページにつき、関連するプログラミング電圧を関連する初期値と併せて使用してページが目標パターンまでプログラム可能か否かを判定し、プログラム可能ならば、収集統計の一部として関連する初期値を蓄積した後にページをさらなる処理から除外し、さもなくば関連する初期値を所定のステップにより増加させるステップと、
   （ｅ）サンプル中の全ページがプログラム可能と判定されるまで、または関連する初期値が所定の最大電圧まで増加されるまで、（ｃ）〜（ｄ）を繰り返すステップと、
   （ｆ）ページの開始プログラミング電圧を導き出すため、収集統計からサンプルの平均開始プログラミング電圧を計算するステップと、
   を含む方法。
2. 請求項１記載の方法において、
   サンプルは、メモリアレイ内の複数のブロックから採ったより大きいサンプルの一部であり、
   収集統計は、複数のブロックのプログラム可能なページに関連する蓄積された初期値を含む方法。
3. 請求項１記載の方法において、
   関連する初期値の所定のステップの増加は、通常プログラミング操作中にメモリに印加される類似するプログラミング電圧のステップに相応する方法。
4. 請求項２記載の方法において、
   関連する初期値の所定のステップの増加は、通常プログラミング操作中にメモリに印加される類似するプログラミング電圧のステップに相応する方法。
5. 請求項１記載の方法において、
   関連するプログラミング電圧の階段波形の所定のステップ数は、１５以下である方法。
6. 請求項２記載の方法において、
   関連するプログラミング電圧の階段波形の所定のステップ数は、１５以下である方法。
7. 請求項１記載の方法において、
   所定の最大電圧は、初期値に整数ステップ数の階段波形電圧を加えたものである方法。
8. 請求項２記載の方法において、
   所定の最大電圧は、初期値に整数ステップ数の階段波形電圧を加えたものである方法。
9. 請求項７記載の方法において、
   整数ステップ数は、４０を上回る方法。
10. 請求項８記載の方法において、
    整数ステップ数は、４０を上回る方法。
11. 請求項１記載の方法において、
    前記収集統計の一部として関連する初期値を蓄積することは、ページがプログラム−ベリファイ済みとなるまでに初期値が増加したステップ数を蓄積するステップを含み、
    前記サンプルの平均開始プログラミング電圧を計算するステップは、サンプルの増加ステップ数の平均と所定の電圧ステップとの積による方法。
12. 請求項２記載の方法において、
    前記収集統計の一部として関連する初期値を蓄積することは、ページがプログラム−ベリファイ済みとなるまでに初期値が増加したステップ数を蓄積するステップを含み、
    前記サンプルの平均開始プログラミング電圧を計算するステップは、サンプルの増加ステップ数の平均と所定の電圧ステップとの積による方法。
13. 請求項１記載の方法において、
    （ｇ）開始電圧を有する階段波形プログラミング電圧によりページに対して初期プログラミングを実行するステップと、
    （ｈ）階段波形のステップ間に目標パターンがページにプログラムされたか否かをベリファイするステップと、
    （ｉ）ページがプログラム−ベリファイ済みとなるときの階段波形の最終電圧を得るステップと、
    （ｊ）最終電圧の線形スケーリングにより関連する開始プログラミング電圧を推定するステップと、をさらに含み、
    （ｇ）〜（ｊ）は（ａ）〜（ｆ）に先立ち実行される方法。
14. 請求項２記載の方法において、
    （ｇ）開始電圧を有する階段波形プログラミング電圧によりページに対して初期プログラミングを実行するステップと、
    （ｈ）階段波形のステップ間に目標パターンがページにプログラムされたか否かをベリファイするステップと、
    （ｉ）ページがプログラム−ベリファイ済みとなるときの階段波形の最終電圧を得るステップと、
    （ｊ）最終電圧の線形スケーリングにより関連する開始プログラミング電圧を推定するステップと、をさらに含み、
    （ｇ）〜（ｊ）は（ａ）〜（ｆ）に先立ち実行される方法。
15. 請求項２記載の方法において、
    各ブロックの幾何学的に類似する場所に位置するページを各ブロックから選択することにより１セットのサンプルを形成するステップと、
    前記セットの各サンプルからプログラミング電圧の統計推定を得るステップと、をさらに含み、
    前記サンプルの平均開始プログラミング電圧を計算するステップは、セットの中で最小統計推定を選択することによる方法。
16. 請求項１〜１５のいずれか記載の方法において、
    個々のメモリセルは、１ビットのデータを各々蓄積する方法。
17. 請求項１〜１５のいずれか記載の方法において、
    個々のメモリセルは、２ビット以上のデータを各々蓄積する方法。
18. 不揮発性メモリであって、
    消去可能なブロックの形に構成され、一斉に消去可能なメモリセルにアクセスするために１ブロックのワード線を各消去可能なブロックに含み、かつ一斉にプログラム可能な１ページ以上のメモリセルを各ワード線に含むメモリセルアレイと、
    ブロックの中で特定のページを代表するページの指定サンプルと、
    サンプルの各ページをプログラムするため、関連する初期値と所定のステップ数とにより階段波形を有する関連するプログラミング電圧と、
    特定のページの関連する初期値を判定する内蔵セルフテストモジュールであって、
    （ａ）ページサンプルを含むブロックを消去するステップと、
    （ｂ）サンプル中の全ページにつき、関連するプログラミング電圧を関連する初期値と併せて使用してページが目標パターンまでプログラムされるか否かを判定し、プログラムされるならば、収集統計の一部として関連する初期値を蓄積した後にページをさらなる処理から除外し、さもなくば関連する初期値を所定のステップにより増加させるステップと、
    （ｃ）ページサンプルの各々がプログラム−ベリファイ済みとなるまで、または所定の最大電圧まで増加した関連プログラミング電圧によりプログラムされるまで、（ａ）〜（ｂ）を繰り返すステップと、
    （ｄ）サンプルの平均初期値を計算するため、またサンプルの平均初期値に基づきページの開始プログラミング電圧を導き出すため、収集統計を提供するステップと、を含むメモリ操作を提供する内蔵セルフテストモジュールと、
    を備える不揮発性メモリ。
19. 請求項１８記載の不揮発性メモリにおいて、
    関連する初期値の所定のステップ増加は、通常プログラミング操作中にメモリに印加される類似するプログラミング電圧のステップに相応する不揮発性メモリ。
20. 請求項１８記載の不揮発性メモリにおいて、
    関連するプログラミング電圧の階段波形の所定のステップ数は、１５以下である不揮発性メモリ。
21. 請求項１８記載の不揮発性メモリにおいて、
    所定の最大電圧は、初期値に整数ステップ数の階段波形電圧を加えたものである不揮発性メモリ。
22. 請求項２１記載の不揮発性メモリにおいて、
    整数ステップ数は、４０を上回る不揮発性メモリ。
23. 請求項１８記載の不揮発性メモリにおいて、
    前記メモリ操作を提供するモジュールは、
    （ｅ）開始電圧を有する階段波形プログラミング電圧によりページに対して初期プログラミングを実行するステップと、
    （ｆ）階段波形のステップ間に目標パターンがページにプログラムされたか否かをベリファイするステップと、
    （ｇ）ページがプログラム−ベリファイ済みとなるときの階段波形の最終電圧を得るステップと、
    （ｈ）最終電圧の線形スケーリングにより関連する開始プログラミング電圧を推定するステップと、をさらに含み、
    （ｅ）〜（ｈ）は（ａ）〜（ｄ）に先立ち実行される不揮発性メモリ。
24. 請求項１８記載の不揮発性メモリにおいて、
    収集統計は、前記不揮発性メモリと通信する外部テスタによって処理される不揮発性メモリ。
25. 請求項１９記載の不揮発性メモリにおいて、
    収集統計は、前記不揮発性メモリと通信する外部テスタによって処理される不揮発性メモリ。
26. 請求項２０記載の不揮発性メモリにおいて、
    収集統計は、前記不揮発性メモリと通信する外部テスタによって処理される不揮発性メモリ。
27. 請求項２１記載の不揮発性メモリにおいて、
    収集統計は、前記不揮発性メモリと通信する外部テスタによって処理される不揮発性メモリ。
28. 請求項２２記載の不揮発性メモリにおいて、
    収集統計は、前記不揮発性メモリと通信する外部テスタによって処理される不揮発性メモリ。
29. 請求項２３記載の不揮発性メモリにおいて、
    収集統計は、前記不揮発性メモリと通信する外部テスタによって処理される不揮発性メモリ。
30. 請求項１８記載の不揮発性メモリにおいて、
    収集統計は、前記内蔵セルフテストモジュールによって処理される不揮発性メモリ。
31. 請求項１９記載の不揮発性メモリにおいて、
    収集統計は、前記内蔵セルフテストモジュールによって処理される不揮発性メモリ。
32. 請求項２０記載の不揮発性メモリにおいて、
    収集統計は、前記内蔵セルフテストモジュールによって処理される不揮発性メモリ。
33. 請求項２１記載の不揮発性メモリにおいて、
    収集統計は、前記内蔵セルフテストモジュールによって処理される不揮発性メモリ。
34. 請求項２２記載の不揮発性メモリにおいて、
    収集統計は、前記内蔵セルフテストモジュールによって処理される不揮発性メモリ。
35. 請求項２３記載の不揮発性メモリにおいて、
    収集統計は、前記内蔵セルフテストモジュールによって処理される不揮発性メモリ。
36. 請求項１８〜３５のいずれか記載の不揮発性メモリにおいて、
    個々のメモリセルは、１ビットのデータを各々蓄積する不揮発性メモリ。
37. 請求項１８〜３５のいずれか記載の不揮発性メモリにおいて、
    個々のメモリセルは、２ビット以上のデータを各々蓄積する不揮発性メモリ。