JP2010283407A - 高周波セラミックパッケージおよびその作製方法 - Google Patents

高周波セラミックパッケージおよびその作製方法 Download PDF

Info

Publication number
JP2010283407A
JP2010283407A JP2010219327A JP2010219327A JP2010283407A JP 2010283407 A JP2010283407 A JP 2010283407A JP 2010219327 A JP2010219327 A JP 2010219327A JP 2010219327 A JP2010219327 A JP 2010219327A JP 2010283407 A JP2010283407 A JP 2010283407A
Authority
JP
Japan
Prior art keywords
ceramic
substrate
conductor pattern
frequency
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2010219327A
Other languages
English (en)
Inventor
Tomohiro Senju
智博 千住
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010219327A priority Critical patent/JP2010283407A/ja
Publication of JP2010283407A publication Critical patent/JP2010283407A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/141Analog devices
    • H01L2924/1423Monolithic Microwave Integrated Circuit [MMIC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

【課題】構造が簡単で、作製方法が容易で、かつ高周波特性に優れた高周波セラミックパッケージおよびその作製方法を提供する。
【解決手段】セラミックRF基板22の上面に配置された第1導体パターン24aと、セラミックRF基板22の下面に配置された第2導体パターン(24b)と、セラミックRF基板22の上面と下面を貫通するスルーホール25aと、スルーホール25a内に充填され、第1導体パターン24aと第2導体パターン(24b)とを接続するスルーホール金属層25と、セラミックRF基板22上に配置されたセラミックシールリング14と、セラミックシールリング14上に配置された絶縁性の接着剤とセラミックキャップとを備え、第2導体パターン(24b)を外部端子として使用し、セラミックキャップとセラミックシールリング14の上面の間を絶縁性の接着剤により封止した高周波セラミックパッケージ。
【選択図】図13

Description

本発明は、高周波セラミックパッケージおよびその作製方法に関し、特に構造が簡単で高周波特性に優れた高周波セラミックパッケージおよびその作製方法に関する。
高周波帯で使用する半導体装置、例えばマイクロ波電力増幅装置は、電界効果型トランジスタなどの能動素子および抵抗やコンデンサなどの受動素子、高周波信号を伝送するマイクロストリップ線路などの回路素子から構成される。このようなマイクロ波電力増幅装置は、例えば、図18に示すようなパッケージ100に実装されている(例えば、特許文献1および特許文献2参照。)。
すなわち、従来のパッケージ100は、図18に示すように、ベース102と、第1の空洞120及び導体パターン122を有するセラミック製の無線周波数基板106と、無線周波数基板106をベース102の上面に取り付ける取付手段104と、第1の空洞120より大きい第2の空洞124を有するセラミック製シールリング基板110と、セラミック製シールリング基板110を無線周波数基板106に取り付ける第2の取付手段108とを備える。この第2の取付手段108はシールリング110の寸法と整合している。さらに、非伝導性の第3の取付手段112によってセラミック製シールリング基板110に取り付けられたセラミック製リッド114とを具備する。このようなパッケージ100に、図18に示すように、超小型電子デバイス及び他の電気構成部品116が収納される。
従来のパッケージ100では、外部端子がセラミック製の無線周波数基板106の上面に導体パターン122で形成されているため、リフローによる表面実装が難しい。
米国特許第5692298号明細書 特表2000−510287号公報
本発明の目的は、構造が簡単で、作製方法が容易で、かつ高周波特性に優れた高周波セラミックパッケージおよびその作製方法を提供することにある。
本発明の目的は、リフローによる表面実装が可能な高周波セラミックパッケージおよびその作製方法を提供することにある。
本発明の目的は、外部端子とパッケージ実装基板上の導体パターンとの間のインピータンス不整合が低減され、特にミリ波等の高周波においてRF特性の優れた高周波セラミックパッケージおよびその作製方法を提供することにある。
上記目的を達成するための本発明の一態様によれば、セラミックRF基板と、前記セラミックRF基板の上面に配置された第1導体パターンと、前記セラミックRF基板の下面に配置された第2導体パターンと、前記セラミックRF基板の上面と下面を貫通するスルーホールと、前記スルーホール内に充填され、前記第1導体パターンと前記第2導体パターンとを接続するスルーホール金属層と、前記セラミックRF基板上に配置されたセラミックシールリングと、前記セラミックシールリング上に配置されたセラミックキャップとを備え、前記第2導体パターンを外部端子として使用し、前記スルーホール金属層は、前記セラミックシールリングの下側のみに配置された高周波セラミックパッケージが提供される。
他の態様によれば、セラミックRF基板と、前記セラミックRF基板の上面に配置された第1導体パターンと、前記セラミックRF基板の上面と下面を貫通するスルーホールと、前記スルーホール内に充填され、前記第1導体パターンと接続するスルーホール金属層と、前記セラミックRF基板上に配置されたセラミックシールリングと、前記セラミックシールリング上に配置されたセラミックキャップとを備え、前記スルーホール金属層は、前記セラミックシールリングの下側のみに配置された高周波セラミックパッケージが提供される。
他の態様によれば、セラミックRF基板を形成する工程と、前記セラミックRF基板の上面に第1導体パターンを形成する工程と、前記セラミックRF基板の下面に第2導体パターンを形成する工程と、前記セラミックRF基板の上面と下面を貫通するスルーホールを形成する工程と、前記スルーホール内に充填され、前記第1導体パターンと前記第2導体パターンとを接続するスルーホール金属層を形成する工程と、前記セラミックRF基板上にセラミックシールリングを形成する工程と、前記セラミックシールリング上にセラミックキャップを形成する工程とを有し、前記第2導体パターンを外部端子として使用し、前記スルーホール金属層は、前記セラミックシールリングの下側のみに形成された高周波セラミックパッケージの作製方法が提供される。
他の態様によれば、セラミックRF基板を形成する工程と、前記セラミックRF基板の上面に第1導体パターンを形成する工程と、前記セラミックRF基板の上面と下面を貫通するスルーホールを形成する工程と、前記スルーホール内に充填され、前記第1導体パターンと接続するスルーホール金属層を形成する工程と、前記セラミックRF基板上にセラミックシールリングを形成する工程と、前記セラミックシールリング上にセラミックキャップを形成する工程とを有し、前記スルーホール金属層は、前記セラミックシールリングの下側のみに形成された高周波セラミックパッケージの作製方法が提供される。
本発明によれば、構造が簡単で、作製方法が容易で、かつ高周波特性に優れた高周波セラミックパッケージおよびその作製方法を提供することができる。
本発明によれば、セラミックRF基板の下面に外部端子を設けたことにより、外部端子をパッケージ下面の同一平面上に形成でき、リフローによる表面実装が可能な高周波セラミックパッケージおよびその作製方法を提供することができる。
本発明によれば、セラミックRF基板の下面に外部端子を設けたことにより、外部端子とパッケージ実装基板上の導体パターンとの間のインピータンス不整合が低減され、特にミリ波等の高周波においてRF特性の改善効果が顕著に現れる高周波セラミックパッケージおよびその作製方法を提供することができる。
本発明の第1の実施の形態に係る高周波セラミックパッケージおよびその作製方法を説明する模式的鳥瞰図であって、(a)セラミックキャップ10、(b)絶縁性の接着剤12、(c)セラミックシールリング14、(d)絶縁性の接着剤16、(e)半導体チップ18、(f)セラミックRF基板22、(g)絶縁性若しくは導電性の接着剤26、(h)導体ベースプレート30の模式的構成図。 本発明の第1の実施の形態に係る高周波セラミックパッケージの導体ベースプレート30と導体リード28の構成図であって、(a)上面図、(b)底面図、(c)鳥瞰図。 本発明の第1の実施の形態に係る高周波セラミックパッケージの絶縁性若しくは導電性の接着剤26の構成図であって、(a)上面図、(b)底面図、(c)鳥瞰図。 本発明の第1の実施の形態に係る高周波セラミックパッケージのセラミックRF基板22の構成図であって、(a)上面図、(b)底面図、(c)鳥瞰図。 本発明の第1の実施の形態に係る高周波セラミックパッケージの導体ベースプレート30とセラミックRF基板22の接着された様子を示す構成図であって、(a)上面図、(b)底面図、(c)鳥瞰図。 本発明の第1の実施の形態に係る高周波セラミックパッケージの絶縁性の接着剤16の構成図であって、(a)上面図、(b)底面図、(c)鳥瞰図。 本発明の第1の実施の形態に係る高周波セラミックパッケージのセラミックシールリング14の構成図であって、(a)上面図、(b)底面図、(c)鳥瞰図。 本発明の第1の実施の形態に係る高周波セラミックパッケージのセラミックシールリング14の接着の様子を示す構成図であって、(a)上面図、(b)底面図、(c)鳥瞰図。 本発明の第1の実施の形態に係る高周波セラミックパッケージの半導体チップ18の実装状態を示す構成図であって、(a)上面図、(b)底面図、(c)鳥瞰図。 本発明の第1の実施の形態に係る高周波セラミックパッケージの絶縁性の接着剤12の構成図であって、(a)上面図、(b)底面図、(c)鳥瞰図。 本発明の第1の実施の形態に係る高周波セラミックパッケージのセラミックキャップ10の構成図であって、(a)上面図、(b)底面図、(c)鳥瞰図。 本発明の第1の実施の形態に係る高周波セラミックパッケージにおいて、セラミックキャップ10の接着の様子を示す構成図であって、(a)上面図、(b)底面図、(c)鳥瞰図。 本発明の第1の実施の形態に係る高周波セラミックパッケージにおいて、絶縁性の接着剤12と、セラミックキャップ10を取り外した状態の詳細な構成図であって、(a)上面図、(b)底面図、(c)(a)のI−I線に沿う模式的断面構造図、(d)(a)のII−II線に沿う模式的断面構造図。 本発明の第1の実施の形態に係る高周波セラミックパッケージに適用可能な別のセラミックRF基板の構成図であって、(a)上面図、(b)底面図、(c)鳥瞰図。 本発明の第1の実施の形態に係る高周波セラミックパッケージに適用可能なさらに別のセラミックRF基板の構成図であって、(a)上面図、(b)底面図、(c)鳥瞰図。 本発明の第1の実施の形態に係る高周波セラミックパッケージに適用可能な別のセラミックキャップの構成図であって、(a)上面図、(b)底面図、(c)鳥瞰図。 本発明の第1の実施の形態に係る高周波セラミックパッケージに適用可能なさらに別のセラミックキャップの構成図であって、(a)上面図、(b)底面図、(c)鳥瞰図。 従来のパッケージおよびその作製方法を説明する模式的鳥瞰図。
次に、図面を参照して、本発明の実施の形態を説明する。以下において、同じブロックまたは要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
[第1の実施の形態]
本発明の第1の実施の形態に係る高周波セラミックパッケージは、図1に示すように、セラミックキャップ10と、絶縁性の接着剤12と、セラミックシールリング14と、絶縁性の接着剤16と、半導体チップ18と、セラミックRF基板22と、絶縁性若しくは導電性の接着剤26と、導体ベースプレート30とを備える。
(導体ベースプレート30と導体リード28)
第1の実施の形態に係る高周波セラミックパッケージの導体ベースプレート30と導体リード28の構成は、図2(a)〜(c)に示すように表される。
導体ベースプレート30は、例えば、Kovar、銅、銅タングステン合金、銅モリブデン合金、モリブデンなどの導電性金属によって形成されている。さらに、導体ベースプレート30の表面には、例えば、ニッケル、銀、銀−白金合金、銀−パラジウム合金、金などのメッキ導体を形成してもよい。
導体リード28は、導体ベースプレート30と同様に、Kovar、銅、銅タングステン合金、銅モリブデン合金、モリブデンなどの導電性金属から作成可能である。さらに、導体リード28の表面には、例えば、ニッケル、銀、銀−白金合金、銀−パラジウム合金、金などのメッキ導体を形成してもよい。
(絶縁性若しくは導電性の接着剤26)
第1の実施の形態に係る高周波セラミックパッケージの絶縁性若しくは導電性の接着剤26の構成は、図3(a)〜(c)に示すように表される。絶縁性若しくは導電性の接着剤26は、絶縁性の接着剤としては、例えば、エポキシ樹脂、ガラスなどから形成可能であり、導電性の接着剤としては、例えば、金ゲルマニウム合金、金錫合金などから形成可能である。
(セラミックRF基板22)
セラミックRF基板22の構成は、図4(a)〜(c)に示すように表される。セラミックRF基板22の材質としては、例えば、アルミナ(Al23)、窒化アルミニウム(AIN)、酸化ベリリウム(BeO)などから形成可能である。
セラミックRF基板22の上面には、図4(a)に示すように、第1導体パターン24aが配置され、セラミックRF基板22の下面には、図4(b)に示すように、第2導体パターン24bが配置されている。第1導体パターン24aおよび第2導体パターン24bは、スクリーン印刷などで形成可能である。
さらに、図4(a)〜(c)に示すように、セラミックRF基板22の上面と下面を貫通するスルーホール25aが形成されている。なお、後述する図13に示すように、スルーホール25a内には、第1導体パターン24aと第2導体パターン24bとを電気的に接続するためのスルーホール金属層25が充填される。
第1の実施の形態に係る高周波セラミックパッケージにおいて、導体ベースプレート30と、導体リード28と、セラミックRF基板22の接着された構成は、図5(a)〜(c)に示すように表される。第1の実施の形態に係る高周波セラミックパッケージは、図5(b)に示すように、導体リード28と第2導体パターン24bとを接続するロウ付け部32を備える。
また、第1の実施の形態に係る高周波セラミックパッケージにおいて、セラミックRF基板22は、絶縁性若しくは導電性の接着剤26を介して、導体ベースプレート30上に配置される。
(絶縁性の接着剤16)
絶縁性の接着剤16の構成は、図6に示すように表される。絶縁性の接着剤16の材質としては、例えば、エポキシ樹脂、ガラスなどで形成することができる。
(セラミックシールリング14)
セラミックシールリング14の構成は、図7に示すように表される。セラミックシールリングの材質としては、例えば、アルミナ、窒化アルミニウム、酸化ベリリウムなどから形成可能である。
第1の実施の形態に係る高周波セラミックパッケージにおいて、セラミックシールリング14の接着の様子を示す構成図は、図8(a)〜(c)に示すように表される。
第1の実施の形態に係る高周波セラミックパッケージにおいて、半導体チップ18の実装状態を示す構成は、図9(a)〜(c)に示すように表される。半導体チップ18は、図9(a)〜(c)に示すように、ボンディングワイヤ20を介して、第1導体パターン24aと接続される。
(絶縁性の接着剤12)
絶縁性の接着剤12の構成は、図10に示すように表される。絶縁性の接着剤12の材質としては、例えば、エポキシ樹脂、ガラスなどで形成することができる。
(セラミックキャップ10)
第1の実施の形態に係る高周波セラミックパッケージのセラミックキャップ10の構成は、図11に示すように表される。セラミックキャップ10は、図11に示すように、平板形状を備える。
第1の実施の形態に係る高周波セラミックパッケージにおいて、セラミックキャップ10の接着の様子を示す構成図は、図12(a)〜(c)に示すように表される。
また、絶縁性の接着剤12と、セラミックキャップ10を取り外した状態の詳細な構成図は、図13(a)〜(d)に示すように表される。図13(c)に示すように、セラミックRF基板22の上面と下面を貫通するスルーホール25aが形成され、スルーホール25a内には、第1導体パターン24aと図示を省略した第2導体パターン24bとを電気的に接続するためのスルーホール金属層25が充填されている。結果として第1導体パターン24aは、スルーホール金属層25を介して、導体リード28と電気的に接続される。
セラミックシールリング14上に絶縁性の接着剤12を介してセラミックキャップ10を配置することで、セラミックRF基板22と、絶縁性の接着剤16と、セラミックシールリング14と、絶縁性の接着剤12と、セラミックキャップ10によって空洞部34が形成されている。空洞部34内の導体ベースプレート30上には、半導体チップ18が配置されている。
第1の実施の形態に係る高周波セラミックパッケージにおいては、第2導体パターン24bを外部端子として使用し、セラミックキャップ10とセラミックシールリング14の上面の間を絶縁性の接着剤12により封止している。
第1の実施の形態は、セラミックRF基板22の下面の第2導体パターン24bに導体リード28をロウ付けすることで外部端子を形成する高周波セラミックパッケージを開示している。
結果として、第1の実施の形態に係る高周波セラミックパッケージは、図1〜図13に示すように、セラミックRF基板22と、セラミックRF基板22の上面に配置された第1導体パターン24aと、セラミックRF基板22の下面に配置された第2導体パターン24bと、セラミックRF基板22の上面と下面を貫通するスルーホール25aと、スルーホール25a内に充填され、第1導体パターン24aと第2導体パターン24bとを接続するスルーホール金属層25と、セラミックRF基板22上に配置されたセラミックシールリング14と、セラミックシールリング14上に配置された絶縁性の接着剤12と、絶縁性の接着剤12上に配置されたセラミックキャップ10とを備える。
(高周波セラミックパッケージの作製方法)
第1の実施の形態に係る高周波セラミックパッケージの作製方法は、図1〜図13に示すように、セラミックRF基板22を形成する工程と、セラミックRF基板22の上面に第1導体パターン24aを形成する工程と、セラミックRF基板22の下面に第2導体パターン24bを形成する工程と、セラミックRF基板22の上面と下面を貫通するスルーホール25aを形成する工程と、スルーホール25a内に充填され、第1導体パターン24aと第2導体パターン24bとを接続するスルーホール金属層25を形成する工程と、セラミックRF基板22上にセラミックシールリング14を形成する工程と、セラミックシールリング14上に絶縁性の接着剤12を形成する工程と、絶縁性の接着剤12上にセラミックキャップ10を形成する工程とを有する。さらに、第1の実施の形態に係る高周波セラミックパッケージの作製方法は、導体リード28を形成する工程と、導体リード28と第2導体パターン24bとをロウ付けする工程とを有する。
(第1の実施の形態の変形例)
スルーホール金属層25は、第1導体パターン24aとのみ接続され、第2導体パターン24bを介することなく、直接的に導体リード28と接続されていてもよい。この場合には、第1の実施の形態に係る高周波セラミックパッケージは、セラミックRF基板22と、セラミックRF基板22の上面に配置された第1導体パターン24aと、セラミックRF基板22の上面と下面を貫通するスルーホール25aと、スルーホール25a内に充填され、第1導体パターン24aと接続するスルーホール金属層25と、セラミックRF基板22上に配置されたセラミックシールリング14と、セラミックシールリング14上に配置された絶縁性の接着剤12と、絶縁性の接着剤12上に配置されたセラミックキャップ10とを備える。セラミックキャップ10とセラミックシールリング14の上面の間を絶縁性の接着剤12により封止している。また、スルーホール金属層25と接続する導体リード28を備えている。その他の構成は、図1〜図13と同様であるため、説明は省略する。
スルーホール金属層25を、第2導体パターン24bを介することなく、直接的に導体リード28と接続する断面構成は、模式的に、図13(c)と同様に表される。特に、セラミックRF基板22を、樹脂ボード上に配置する場合にも適用可能な構成である。
(変形例に係る高周波セラミックパッケージの作製方法)
第1の実施の形態の変形例1に係る高周波セラミックパッケージの作製方法は、セラミックRF基板22を形成する工程と、セラミックRF基板22の上面に第1導体パターン24aを形成する工程と、セラミックRF基板22の上面と下面を貫通するスルーホール25aを形成する工程と、スルーホール25a内に充填され、第1導体パターン24aと接続するスルーホール金属層25を形成する工程と、セラミックRF基板22上にセラミックシールリング14を形成する工程と、セラミックシールリング14上に絶縁性の接着剤12を形成する工程と、絶縁性の接着剤12上にセラミックキャップ10を形成する工程とを有する。さらに、導体リード28を形成する工程と、導体リード28とスルーホール金属層25とを接続する工程とを有する。
第1の実施の形態に係る高周波セラミックパッケージのセラミックRF基板22の別の構成は、図14に示すように表される。図14に示す例は、スルーホール25aの位置がセラミックシールリング14の内側に配置されている例に相当する。
第1の実施の形態に係る高周波セラミックパッケージのセラミックRF基板22のさらに別の構成は、図15に示すように表される。図15に示す例は、スルーホール25aの位置がセラミックシールリング14の下側に配置された例に相当する。第1の実施の形態においてもスルーホール25aの位置がセラミックシールリング14の下側に配置されているが、図15に示す例では、さらにセラミックRF基板22がコンパクト化された例に相当する。
第1の実施の形態に係る高周波セラミックパッケージのセラミックキャップ10の別の構成は、図16に示すように表される。図16に示す例は、セラミックキャップ10が、箱型形状で空洞部を有する例を示す。
第1の実施の形態に係る高周波セラミックパッケージのセラミックキャップ10のさらに別の構成は、図17に示すように表される。図17に示す例は、セラミックキャップ10が、半円筒型形状で空洞部を有する例を示す。
第1の実施の形態に係る高周波セラミックパッケージは、20GHz以上の高周波特性を有する。このため、高周波数(すなわち20GHzを越える周波数)のデバイス及び構成部品用のパッケージとして適用可能である。
本発明の第1の実施の形態によれば、構造が簡単で、作製方法が容易で、かつ高周波特性に優れた高周波セラミックパッケージおよびその作製方法を提供することができる。
本発明の第1の実施の形態によれば、セラミックRF基板の下面に外部端子を設けたことにより、外部端子をパッケージ下面の同一平面上に形成でき、リフローによる表面実装が可能な高周波セラミックパッケージおよびその作製方法を提供することができる。
本発明の第1の実施の形態によれば、セラミックRF基板の下面に外部端子を設けたことにより、外部端子とパッケージ実装基板上の導体パターンとの間のインピータンス不整合が低減され、特にミリ波等の高周波においてRF特性の改善効果が顕著に現れる高周波セラミックパッケージおよびその作製方法を提供することができる。
[その他の実施の形態]
上記のように、本発明は第1の実施の形態およびその変形例によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
なお、本発明の高周波セラミックパッケージに実装する素子としては、電界効果トランジスタ(FET:Field Effect Transistor)に限らず、高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)、LDMOS(Lateral Doped Metal-Oxide-Semiconductor Field Effect Transistor)やヘテロ接合バイポーラトランジスタ(HBT:Hetero-junction Bipolar Transistor)などの増幅素子、メムス(MEMS:Micro Electro Mechanical Systems)素子なども適用できることは言うまでもない。
このように、本発明はここでは記載していない様々な実施の形態などを含む。
本発明の高周波セラミックパッケージは、内部整合型電力増幅素子、電力MMIC(Monolithic Microwave Integrated Circuit)、マイクロ波電力増幅器、ミリ波電力増幅器、高周波MEMS素子などの幅広い分野に適用可能である。
10…セラミックキャップ
12,16…絶縁性の接着剤
14…セラミックシールリング
18…半導体チップ
20…ボンディングワイヤ
22…セラミックRF基板
24a…第1導体パターン
24b…第2導体パターン
25…スルーホール金属層
25a…スルーホール
26…絶縁性若しくは導電性の接着剤
28…導体リード
30…導体ベースプレート
32…ロウ付け部
34…空洞部

Claims (22)

  1. セラミックRF基板と、
    前記セラミックRF基板の上面に配置された第1導体パターンと、
    前記セラミックRF基板の下面に配置された第2導体パターンと、
    前記セラミックRF基板の上面と下面を貫通するスルーホールと、
    前記スルーホール内に充填され、前記第1導体パターンと前記第2導体パターンとを接続するスルーホール金属層と、
    前記セラミックRF基板上に配置されたセラミックシールリングと、
    前記セラミックシールリング上に配置されたセラミックキャップ
    とを備え、前記第2導体パターンを外部端子として使用し、前記スルーホール金属層は、前記セラミックシールリングの下側のみに配置されたことを特徴とする高周波セラミックパッケージ。
  2. 導体リードと、
    前記導体リードと前記第2導体パターンとを接続するロウ付け部と
    を備えたことを特徴とする請求項1に記載の高周波セラミックパッケージ。
  3. 前記セラミックRF基板は、絶縁性若しくは導電性の接着剤を介して、導体ベースプレート上に配置されたことを特徴とする請求項1または2に記載の高周波セラミックパッケージ。
  4. 前記セラミックRF基板に形成された空洞部と、
    前記空洞部内に配置された半導体チップと
    を備えたことを特徴とする請求項1〜3のいずれか1項に記載の高周波セラミックパッケージ。
  5. 前記半導体チップは、ボンディングワイヤを介して、前記第1導体パターンと接続されたことを特徴とする請求項4に記載の高周波セラミックパッケージ。
  6. 前記セラミックキャップは、平板形状を備えることを特徴とする請求項1〜5のいずれか1項に記載の高周波セラミックパッケージ。
  7. 前記セラミックキャップは、箱型形状を備えることを特徴とする請求項1〜5のいずれか1項に記載の高周波セラミックパッケージ。
  8. 前記セラミックキャップは、半円筒型形状を備えることを特徴とする請求項1〜5のいずれか1項に記載の高周波セラミックパッケージ。
  9. 前記セラミックRF基板は、樹脂ボード上に配置されたことを特徴とする請求項1または2に記載の高周波セラミックパッケージ。
  10. セラミックRF基板と、
    前記セラミックRF基板の上面に配置された第1導体パターンと、
    前記セラミックRF基板の上面と下面を貫通するスルーホールと、
    前記スルーホール内に充填され、前記第1導体パターンと接続するスルーホール金属層と、
    前記セラミックRF基板上に配置されたセラミックシールリングと、
    前記セラミックシールリング上に配置されたセラミックキャップ
    とを備え、前記スルーホール金属層は、前記セラミックシールリングの下側のみに配置されたことを特徴とする高周波セラミックパッケージ。
  11. 前記スルーホール金属層と接続する導体リードを備えたことを特徴とする請求項10に記載の高周波セラミックパッケージ。
  12. 前記セラミックRF基板は、絶縁性若しくは導電性の接着剤を介して、導体ベースプレート上に配置されたことを特徴とする請求項10または11に記載の高周波セラミックパッケージ。
  13. 前記セラミックRF基板に形成された空洞部と、
    前記空洞部内に配置された半導体チップと
    を備えたことを特徴とする請求項10〜12のいずれか1項に記載の高周波セラミックパッケージ。
  14. 前記半導体チップは、ボンディングワイヤを介して、前記第1導体パターンと接続されたことを特徴とする請求項13に記載の高周波セラミックパッケージ。
  15. 前記セラミックキャップは、平板形状を備えることを特徴とする請求項10〜14のいずれか1項に記載の高周波セラミックパッケージ。
  16. 前記セラミックキャップは、箱型形状を備えることを特徴とする請求項10〜14のいずれか1項に記載の高周波セラミックパッケージ。
  17. 前記セラミックキャップは、半円筒型形状を備えることを特徴とする請求項10〜14のいずれか1項に記載の高周波セラミックパッケージ。
  18. 前記セラミックRF基板は、樹脂ボード上に配置されたことを特徴とする請求項10または11に記載の高周波セラミックパッケージ。
  19. セラミックRF基板を形成する工程と、
    前記セラミックRF基板の上面に第1導体パターンを形成する工程と、
    前記セラミックRF基板の下面に第2導体パターンを形成する工程と、
    前記セラミックRF基板の上面と下面を貫通するスルーホールを形成する工程と、
    前記スルーホール内に充填され、前記第1導体パターンと前記第2導体パターンとを接続するスルーホール金属層を形成する工程と、
    前記セラミックRF基板上にセラミックシールリングを形成する工程と、
    前記セラミックシールリング上にセラミックキャップを形成する工程
    とを有し、前記第2導体パターンを外部端子として使用し、前記スルーホール金属層は、前記セラミックシールリングの下側のみに形成されたことを特徴とする高周波セラミックパッケージの作製方法。
  20. 導体リードを形成する工程と、
    前記導体リードと前記第2導体パターンとをロウ付けする工程と
    を有することを特徴とする請求項19に記載の高周波セラミックパッケージの作製方法。
  21. セラミックRF基板を形成する工程と、
    前記セラミックRF基板の上面に第1導体パターンを形成する工程と、
    前記セラミックRF基板の上面と下面を貫通するスルーホールを形成する工程と、
    前記スルーホール内に充填され、前記第1導体パターンと接続するスルーホール金属層を形成する工程と、
    前記セラミックRF基板上にセラミックシールリングを形成する工程と、
    前記セラミックシールリング上にセラミックキャップを形成する工程
    とを有し、前記スルーホール金属層は、前記セラミックシールリングの下側のみに形成されたことを特徴とする高周波セラミックパッケージの作製方法。
  22. 導体リードを形成する工程と、
    前記導体リードと前記スルーホール金属層とを接続する工程と
    を有することを特徴とする請求項21に記載の高周波セラミックパッケージの作製方法。
JP2010219327A 2010-09-29 2010-09-29 高周波セラミックパッケージおよびその作製方法 Abandoned JP2010283407A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010219327A JP2010283407A (ja) 2010-09-29 2010-09-29 高周波セラミックパッケージおよびその作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010219327A JP2010283407A (ja) 2010-09-29 2010-09-29 高周波セラミックパッケージおよびその作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008193487A Division JP2010034212A (ja) 2008-07-28 2008-07-28 高周波セラミックパッケージおよびその作製方法

Publications (1)

Publication Number Publication Date
JP2010283407A true JP2010283407A (ja) 2010-12-16

Family

ID=43539801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010219327A Abandoned JP2010283407A (ja) 2010-09-29 2010-09-29 高周波セラミックパッケージおよびその作製方法

Country Status (1)

Country Link
JP (1) JP2010283407A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093012A (ja) * 1996-09-19 1998-04-10 Mitsubishi Electric Corp 高周波集積回路装置
JPH10189825A (ja) * 1996-12-25 1998-07-21 Hitachi Ltd 高周波回路装置およびそれを用いた通信機器
JP2002184890A (ja) * 2000-12-18 2002-06-28 Shindengen Electric Mfg Co Ltd 表面実装型半導体装置
JP2004193216A (ja) * 2002-12-09 2004-07-08 Oki Electric Ind Co Ltd 半導体装置
JP2005159251A (ja) * 2003-10-30 2005-06-16 Kyocera Corp 電子部品収納用パッケージおよび電子装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093012A (ja) * 1996-09-19 1998-04-10 Mitsubishi Electric Corp 高周波集積回路装置
JPH10189825A (ja) * 1996-12-25 1998-07-21 Hitachi Ltd 高周波回路装置およびそれを用いた通信機器
JP2002184890A (ja) * 2000-12-18 2002-06-28 Shindengen Electric Mfg Co Ltd 表面実装型半導体装置
JP2004193216A (ja) * 2002-12-09 2004-07-08 Oki Electric Ind Co Ltd 半導体装置
JP2005159251A (ja) * 2003-10-30 2005-06-16 Kyocera Corp 電子部品収納用パッケージおよび電子装置

Similar Documents

Publication Publication Date Title
KR100367936B1 (ko) 적층체를구비한고주파집적회로장치
JP5377096B2 (ja) 高周波パッケージ装置およびその製造方法
JP5323167B2 (ja) パッケージ
JP6825986B2 (ja) 配線基板、電子部品収納用パッケージおよび電子装置
CN112335034A (zh) 半导体装置
JPWO2014069126A1 (ja) 素子収納用パッケージおよび実装構造体
JP2010034212A (ja) 高周波セラミックパッケージおよびその作製方法
US9805995B2 (en) Element-accommodating package and mounting structure
JP6082114B2 (ja) 素子収納用パッケージおよび実装構造体
JP2003152124A (ja) 高周波用パッケージ
JP2010186959A (ja) 半導体パッケージおよびその作製方法
JP7275177B2 (ja) 端部めっきを備えたウィンドウフレームを実装する無線周波数パッケージおよびそれを実装するためのプロセス
JP4789636B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2015103619A (ja) 素子収納用パッケージおよび実装構造体
JP2010283407A (ja) 高周波セラミックパッケージおよびその作製方法
JP5433242B2 (ja) 半導体パッケージ
JPH1197564A (ja) 半導体装置およびその製造方法
JP2002190540A (ja) 半導体素子収納用パッケージ
JP2006237450A (ja) 半導体パッケージ及び半導体装置
JP2006041285A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004214584A (ja) 高周波用パッケージ
CN113169128A (zh) 半导体装置以及天线装置
JP4206185B2 (ja) 高周波半導体装置
JP2010186962A (ja) 半導体パッケージおよびその作製方法
US20230197698A1 (en) Multi-typed integrated passive device (ipd) components and devices and processes implementing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100929

A977 Report on retrieval

Effective date: 20121218

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20130108

Free format text: JAPANESE INTERMEDIATE CODE: A131

A762 Written abandonment of application

Effective date: 20130225

Free format text: JAPANESE INTERMEDIATE CODE: A762