JP2010277180A - 情報処理システム及びデータ転送方法 - Google Patents
情報処理システム及びデータ転送方法 Download PDFInfo
- Publication number
- JP2010277180A JP2010277180A JP2009126784A JP2009126784A JP2010277180A JP 2010277180 A JP2010277180 A JP 2010277180A JP 2009126784 A JP2009126784 A JP 2009126784A JP 2009126784 A JP2009126784 A JP 2009126784A JP 2010277180 A JP2010277180 A JP 2010277180A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- data read
- data
- read command
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Bus Control (AREA)
- Memory System (AREA)
- Information Transfer Systems (AREA)
Abstract
【解決手段】情報処理システムは、連続する複数回のデータ読み出し命令を出力する際に転送状態信号を合わせて出力し、ある1つのデータ読み出し命令に対して少なくとも1つのデータ読み出し命令が後続することを転送状態信号により示すマスタモジュールと、上記ある1つのデータ読み出し命令と転送状態信号とをマスタモジュールから受信すると、転送状態信号に応答して、上記ある1つのデータ読み出し命令に後続する少なくとも1つのデータ読み出し命令に対応するデータをメモリから読み出して保持するとともに、上記ある1つのデータ読み出し命令に対応するデータをマスタモジュールに供給するメモリコントローラを含むことを特徴とする。
【選択図】図1
Description
11 CPU
12 メモリコントローラ
20 メモリ
21 転送状態信号生成回路
22 転送長&転送アドレス制御回路
23 先読みデータ保存用バッファ
Claims (10)
- 連続する複数回のデータ読み出し命令を出力する際に転送状態信号を合わせて出力し、ある1つのデータ読み出し命令に対して少なくとも1つのデータ読み出し命令が後続することを前記転送状態信号により示すマスタモジュールと、
前記ある1つのデータ読み出し命令と前記転送状態信号とを前記マスタモジュールから受信すると、前記転送状態信号に応答して、前記ある1つのデータ読み出し命令に後続する少なくとも1つのデータ読み出し命令に対応するデータをメモリから読み出して保持するとともに、前記ある1つのデータ読み出し命令に対応するデータを前記マスタモジュールに供給するメモリコントローラと
を含むことを特徴とする情報処理システム。 - 前記マスタモジュールは、最後でないデータ読み出し命令に対しては1つのデータ読み出し命令が後続することを示す前記転送状態信号の第1の状態を対応させ、最後のデータ読み出し命令に対しては0個のデータ読み出し命令が後続することを示す前記転送状態信号の第2の状態を対応させ、
前記メモリコントローラは、前記最後でないデータ読み出し命令と前記第1の状態の前記転送状態信号とを前記マスタモジュールから受信すると、前記最後でないデータ読み出し命令の次のデータ読み出し命令に対応するデータをメモリから読み出し保持するとともに、前記最後でないデータ読み出し命令に対応するデータを前記マスタモジュールに供給する
ことを特徴とする請求項1記載の情報処理システム。 - 前記メモリコントローラは、前記マスタモジュールから受信した前記最後でないデータ読み出し命令が最初のデータ読み出し命令である場合には、前記最初のデータ読み出し命令に対応するデータを前記メモリから読み出して前記マスタモジュールに供給するとともに、次のデータ読み出し命令に対応するデータを前記メモリから読み出して内部バッファに保持することを特徴とする請求項2記載の情報処理システム。
- 前記メモリコントローラは、前記最後のデータ読み出し命令と前記第2の状態の前記転送状態信号とを前記マスタモジュールから受信すると、新たに前記メモリからのデータ読み出し動作を実行することなく、既に前記メモリから読み出して保持してある前記最後のデータ読み出し命令に対応するデータを前記マスタモジュールに供給することを特徴とする請求項2又は3記載の情報処理システム。
- 前記メモリコントローラは、前記マスタモジュールから要求された転送アドレス、転送長、及び転送サイズに基づいて、次のデータ読み出し命令の読み出しアドレスを計算することを特徴とする請求項2乃至4の何れか一項記載の情報処理システム。
- 前記転送状態信号は、前記ある1つのデータ読み出し命令に対して少なくとも幾つのデータ読み出し命令が後続するかの数を示す信号であり、前記メモリコントローラは、前記ある1つのデータ読み出し命令と前記転送状態信号とを前記マスタモジュールから受信すると、前記ある1つのデータ読み出し命令に後続するデータ読み出し命令に対応する先読みデータとして、前記転送状態信号が示す個数のデータ読み出し命令に対応するデータをメモリから読み出して保持するとともに、前記ある1つのデータ読み出し命令に対応するデータを前記マスタモジュールに供給することを特徴とする請求項1記載の情報処理システム。
- 前記メモリコントローラは、前記マスタモジュールから受信した前記ある1つのデータ読み出し命令が最初のデータ読み出し命令である場合には、前記最初のデータ読み出し命令に対応するデータを前記メモリから読み出して前記マスタモジュールに供給するとともに、前記ある1つのデータ読み出し命令に後続する前記転送状態信号に応じた個数のデータ読み出し命令に対応するデータをメモリから読み出して内部バッファに保持することを特徴とする請求項5記載の情報処理システム。
- 前記メモリコントローラは設定レジスタを含み、前記設定レジスタが第1の状態に設定されている場合には1つのデータ読み出し命令を受信すると後続するデータ読み出し命令に対応するデータ読み出し動作を前記転送状態信号に応じて実行し、前記設定レジスタが第2の状態に設定されている場合には1つのデータ読み出し命令を受信すると後続するデータ読み出し命令に対応するデータ読み出し動作を前記転送状態信号に関わらず実行しないことを特徴とする請求項1乃至6の何れか一項記載の情報処理システム。
- a)マスタモジュールから連続する複数回のデータ読み出し命令を出力し、
b)ある1つのデータ読み出し命令に対して少なくとも1つのデータ読み出し命令が後続することを示す転送状態信号を生成し、
c)前記ある1つのデータ読み出し命令と前記転送状態信号とに応じて、既にメモリから読み出されてバッファに格納されている前記ある1つのデータ読み出し命令に対応するデータを前記バッファから前記マスタモジュールに供給し、
d)前記ある1つのデータ読み出し命令と前記転送状態信号とに応じて、前記ある1つのデータ読み出し命令に後続する少なくとも1つのデータ読み出し命令に対応するデータをメモリから読み出して前記バッファに格納する
各段階を含むことを特徴とするデータ転送方法。 - 前記段階b)は、最後でないデータ読み出し命令に対しては1つのデータ読み出し命令が後続することを示す前記転送状態信号の第1の状態を対応させるとともに、最後のデータ読み出し命令に対しては0個のデータ読み出し命令が後続することを示す前記転送状態信号の第2の状態を対応させ、
前記段階c)は、前記最後でないデータ読み出し命令と前記第1の状態の前記転送状態信号とに応じて、既に前記メモリから読み出されて前記バッファに格納されている前記最後でないデータ読み出し命令に対応するデータを前記バッファから前記マスタモジュールに供給し、
前記段階d)は、前記最後でないデータ読み出し命令と前記第1の状態の前記転送状態信号とに応じて、前記最後でないデータ読み出し命令の次のデータ読み出し命令に対応するデータを前記メモリから読み出して前記バッファに格納する
ことを特徴とする請求項8記載のデータ転送方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009126784A JP5446464B2 (ja) | 2009-05-26 | 2009-05-26 | 情報処理システム及びデータ転送方法 |
US12/782,185 US8504743B2 (en) | 2009-05-26 | 2010-05-18 | Information processing system and data transfer method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009126784A JP5446464B2 (ja) | 2009-05-26 | 2009-05-26 | 情報処理システム及びデータ転送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010277180A true JP2010277180A (ja) | 2010-12-09 |
JP5446464B2 JP5446464B2 (ja) | 2014-03-19 |
Family
ID=43221545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009126784A Expired - Fee Related JP5446464B2 (ja) | 2009-05-26 | 2009-05-26 | 情報処理システム及びデータ転送方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8504743B2 (ja) |
JP (1) | JP5446464B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013061896A (ja) * | 2011-09-15 | 2013-04-04 | Toshiba Corp | 情報処理装置および情報処理方法 |
WO2022181066A1 (ja) * | 2021-02-25 | 2022-09-01 | ソニーセミコンダクタソリューションズ株式会社 | メモリコントローラおよびメモリアクセス方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120254552A1 (en) * | 2011-03-30 | 2012-10-04 | Arm Limited | Memory access remapping |
US9348775B2 (en) | 2012-03-16 | 2016-05-24 | Analog Devices, Inc. | Out-of-order execution of bus transactions |
KR101979732B1 (ko) | 2012-05-04 | 2019-08-28 | 삼성전자 주식회사 | 비휘발성 메모리 컨트롤러 및 비휘발성 메모리 시스템 |
US8947918B2 (en) | 2013-03-22 | 2015-02-03 | Katsuyuki Fujita | Semiconductor memory device |
CN103605478B (zh) * | 2013-05-17 | 2016-12-28 | 华为技术有限公司 | 存储地址标示、配置方法和数据存取方法及系统 |
CN113342488A (zh) * | 2021-05-25 | 2021-09-03 | 上海商汤智能科技有限公司 | 任务处理方法及装置、电子设备和存储介质 |
CN113992450B (zh) * | 2021-12-28 | 2022-05-13 | 威晟汽车科技(宁波)有限公司 | 一种基于lin总线的高可靠性数据传输方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0452741A (ja) * | 1990-06-14 | 1992-02-20 | Toshiba Corp | キャッシュメモリ装置 |
JPH05165705A (ja) * | 1991-12-11 | 1993-07-02 | Casio Comput Co Ltd | メモリ制御装置 |
JPH09305322A (ja) * | 1996-05-14 | 1997-11-28 | Hitachi Ltd | 記憶装置 |
JPH1040163A (ja) * | 1996-07-22 | 1998-02-13 | Oki Data:Kk | データ読み出し方法および装置 |
JP2003015955A (ja) * | 2001-06-29 | 2003-01-17 | Hitachi Ltd | キャッシュコントローラ及びコンピュータシステム |
JP2007157029A (ja) * | 2005-12-08 | 2007-06-21 | Nec Electronics Corp | メモリ制御回路及びメモリ制御方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4028680A (en) * | 1971-09-29 | 1977-06-07 | Ing. C. Olivetti & C., S.P.A. | System for automatically processing and printing the contents and the format of a text |
AU639150B2 (en) * | 1990-10-03 | 1993-07-15 | Fujitsu Limited | System for controlling issue of input/output instruction in data processing system |
JPH11232171A (ja) | 1997-10-29 | 1999-08-27 | Hitachi Ltd | 情報処理システム |
US6341335B1 (en) | 1997-10-29 | 2002-01-22 | Hitachi, Ltd. | Information processing system for read ahead buffer memory equipped with register and memory controller |
US20020138225A1 (en) * | 2001-01-25 | 2002-09-26 | Wong Isaac H. | Automatic configuration of delay parameters for memory controllers of slave processors |
US7428644B2 (en) * | 2003-06-20 | 2008-09-23 | Micron Technology, Inc. | System and method for selective memory module power management |
US8521970B2 (en) * | 2006-04-19 | 2013-08-27 | Lexmark International, Inc. | Addressing, command protocol, and electrical interface for non-volatile memories utilized in recording usage counts |
US7404050B2 (en) * | 2005-08-01 | 2008-07-22 | Infineon Technologies Ag | Method of operating a memory device, memory module, and a memory device comprising the memory module |
US7681017B2 (en) * | 2005-11-01 | 2010-03-16 | Lsi Corporation | Pseudo pipeline and pseudo pipelined SDRAM controller |
US8230138B2 (en) * | 2008-11-28 | 2012-07-24 | Panasonic Corporation | Memory control device, data processor, and data read method |
-
2009
- 2009-05-26 JP JP2009126784A patent/JP5446464B2/ja not_active Expired - Fee Related
-
2010
- 2010-05-18 US US12/782,185 patent/US8504743B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0452741A (ja) * | 1990-06-14 | 1992-02-20 | Toshiba Corp | キャッシュメモリ装置 |
JPH05165705A (ja) * | 1991-12-11 | 1993-07-02 | Casio Comput Co Ltd | メモリ制御装置 |
JPH09305322A (ja) * | 1996-05-14 | 1997-11-28 | Hitachi Ltd | 記憶装置 |
JPH1040163A (ja) * | 1996-07-22 | 1998-02-13 | Oki Data:Kk | データ読み出し方法および装置 |
JP2003015955A (ja) * | 2001-06-29 | 2003-01-17 | Hitachi Ltd | キャッシュコントローラ及びコンピュータシステム |
JP2007157029A (ja) * | 2005-12-08 | 2007-06-21 | Nec Electronics Corp | メモリ制御回路及びメモリ制御方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013061896A (ja) * | 2011-09-15 | 2013-04-04 | Toshiba Corp | 情報処理装置および情報処理方法 |
WO2022181066A1 (ja) * | 2021-02-25 | 2022-09-01 | ソニーセミコンダクタソリューションズ株式会社 | メモリコントローラおよびメモリアクセス方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5446464B2 (ja) | 2014-03-19 |
US8504743B2 (en) | 2013-08-06 |
US20100306423A1 (en) | 2010-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5446464B2 (ja) | 情報処理システム及びデータ転送方法 | |
US7117316B2 (en) | Memory hub and access method having internal row caching | |
JP4936506B2 (ja) | メモリ制御回路及びメモリ制御方法 | |
US20060218315A1 (en) | Memory access control circuit | |
JP2004171209A (ja) | 共有メモリデータ転送装置 | |
JP2007073052A (ja) | 集積回路から外部メモリへのアクセス | |
JPH10207771A (ja) | メモリ動作短縮方法 | |
WO2022068149A1 (zh) | 数据加载和存储系统及方法 | |
JP3803196B2 (ja) | 情報処理装置、情報処理方法および記録媒体 | |
US7913013B2 (en) | Semiconductor integrated circuit | |
JP2009217640A (ja) | データ転送制御装置 | |
JP2006215799A (ja) | メモリコントローラ | |
US8463956B2 (en) | Data transfer control apparatus | |
JP2007172129A (ja) | 不揮発性メモリアクセス制御装置および不揮発性メモリ制御システム | |
JP3967921B2 (ja) | データ処理装置及びデータ処理システム | |
JP4633334B2 (ja) | 情報処理装置およびメモリアクセス調停方法 | |
JP2008251060A (ja) | 半導体記憶装置 | |
WO2022181066A1 (ja) | メモリコントローラおよびメモリアクセス方法 | |
JP3956698B2 (ja) | メモリ制御装置 | |
JP2005141866A (ja) | メモリ制御装置および電子装置 | |
JP4398066B2 (ja) | メモリ制御方法、sdram制御方法及びメモリシステム | |
JP2000285013A (ja) | インターフェース装置 | |
JP2003177960A (ja) | 演算装置及び記憶装置 | |
CN115658601A (zh) | 多核处理器系统及其控制方法 | |
JP2010092342A (ja) | インターフェース回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131216 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5446464 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |