JP2010268652A - モータ駆動回路および冷却装置 - Google Patents

Abstract

【課題】ホール素子の実装位置のばらつきをキャンセルし、モータを安定に駆動する。
【解決手段】ホール素子８は、駆動対象のファンモータ４のロータの位置を示すホール信号ＶＨ＋、ＶＨ−を生成する。信号処理部１２は、ホール素子８からのホール信号ＶＨ＋、ＶＨ−に対して、不揮発性メモリ１４に保持されたデータＤｐｏｓに応じた信号処理を施す。駆動部１０は、信号処理部１２を経たホール信号ＶＨ＋’、ＶＨ−’にもとづいてファンモータ４を駆動する。たとえば信号処理部１２は、不揮発性メモリ１４に保持されるデータＤｐｏｓに応じた遅延をホール信号ＶＨ＋、ＶＨ−に与える。
【選択図】図２

Description

本発明は、ホール素子を利用したモータの駆動技術に関する。

近年のパーソナルコンピュータやワークステーションの高速化にともない、ＣＰＵ（Central Processing Unit）やＤＳＰ(Digital Signal Processor)などの演算処理用ＬＳＩ（Large Scale Integration）の動作速度は上昇の一途をたどっている。このようなＬＳＩは、その動作速度、すなわちクロック周波数が高くなるにつれて発熱量も大きくなる。ＬＳＩからの発熱は、そのＬＳＩ自体を熱暴走を誘発したり、あるいは周囲の回路に対して影響を及ぼすという問題がある。したがって、ＬＳＩの適切な熱冷却はきわめて重要な技術となっている。

ＬＳＩを冷却するための技術の一例として、冷却ファンによる空冷式の冷却方法がある。この方法においては、たとえば、ＬＳＩの表面に対向して冷却ファンを設置し、冷たい空気を冷却ファンによりＬＳＩ表面に吹き付ける。

図１は、ファンモータを備えた一般的な冷却装置の一部の外観図である。冷却装置２００は、ロータ（不図示）にファン２０１が取り付けられたモータ（ファンモータ）２０２と、基板２０４と、ファンモータ２０２を駆動するための駆動回路２０６、ファンモータ２０２のロータの位置を検出するためのホール素子２０８を備える。駆動回路２０６およびホール素子２０８は、別々のデバイスであり、それぞれが基板２０４上の所定の位置に実装される。駆動回路２０６は、ホール素子２０８からのホール信号のペア（以下、単にホール信号とも称する）に応じてファンモータ２０２を駆動する。

特開２００５−６４０５号公報 特開平１０−２３４１３０号公報 特開２００８−２６３７３３号公報 特開２００６−１８０６０８号公報

現実問題として、ホール素子２０８の実装位置は、冷却装置２００の製造工程においてばらつく。ファンモータ２０２（より具体的にはそのロータ）に対するホール素子２０８の相対的位置がずれると、ホール素子２０８から出力されるホール信号の波形が変化する。つまり駆動回路２０６に入力されるホール信号の波形は、冷却装置２００ごとに異なったものとなる。駆動回路２０６は、たとえば極性の異なるホール信号Ｈ＋、Ｈ−を比較し、比較結果に応じた矩形波信号（以下、ＦＧ信号）を生成したり、ホール信号Ｈ＋、Ｈ−に応じてＩＣの出力の論理を切りかえる。ホール信号Ｈ＋、Ｈ−の波形が変化すると、たとえばＦＧ信号の位相がずれたり、駆動回路２０６の出力信号の位相がずれたりする。したがっていくつかの冷却装置２００を同様に動作させた場合であっても、個体ごとにファンモータ２０２の駆動状態が異なったり、もしくは個体によってはファンモータ２０２をうまく駆動できないという問題が発生しうる。

これはファンモータに限られず、ホール素子を用いてロータの位置を検出するモータの駆動系全般において生じうる問題である。

本発明はかかる状況に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、モータを安定的に駆動可能なモータ駆動回路の提供である。

本発明のある態様は、モータ駆動回路に関する。モータ駆動回路は、駆動対象のモータのロータの位置を示すホール信号を生成するホール素子と、不揮発性メモリと、ホール素子からのホール信号に対して、不揮発性メモリに保持されたデータに応じた信号処理を施す信号処理部と、信号処理部を経たホール信号にもとづいてモータを駆動する駆動部と、を備える。

この態様によると、ホール素子とモータの位置が定められた状態における両者の位置関係に応じたデータを不揮発性メモリに書き込むことにより、ホール素子の実装位置のばらつきをキャンセルすることができ、モータを安定的に駆動できる。
不揮発性メモリに書き込むデータは、トライアンドエラーによって最適化してもよい。

「信号処理」としては、ホール信号の遅延、レベルシフト、増幅のいずれか、あるいはそれらの組み合わせ等をいう。

信号処理部は、不揮発性メモリに保持されるデータに応じた遅延をホール信号に与えてもよい。遅延によって、ホール素子とモータの位置関係のばらつきを好適にキャンセルできる。

ある態様の駆動回路は、ひとつの半導体基板上に一体集積化されてもよい。この場合、ホール素子がその他の駆動回路と同一のチップに内蔵されることになるため、ホール素子の実装位置は、そのチップの実装位置に応じたものとなる。したがって、駆動回路のチップの実装位置に応じたデータを、不揮発性メモリに書き込むことにより、モータを安定的に駆動できる。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。

本発明の別の態様もまた、モータ駆動回路に関する。このモータ駆動回路は、異なる位置に配置され、それぞれが駆動対象のモータのロータの位置を示すホール信号を生成する複数のホール素子と、複数のホール素子により生成された複数のホール信号の少なくともひとつにもとづいて、モータを駆動する駆動部と、を備え、ひとつの半導体基板上に集積化される。

この態様によると、最終実装状態におけるモータ駆動回路とモータの位置関係に応じて、使用するホール素子の組み合わせを切りかえたり複数のホール信号を合成して、モータを駆動することが可能となる。

ある態様の駆動回路は、不揮発性メモリと、不揮発性メモリに保持されるデータに応じて、モータを駆動する際に参照すべきホール信号を切りかえる信号処理部と、をさらに備えてもよい。駆動部は、信号処理部によって選択されたホール信号にもとづいて、モータを駆動してもよい。
この態様によれば、最終実装状態におけるモータ駆動回路とモータの位置関係に応じて、不揮発性メモリにデータを書き込むことにより、最適な駆動が実現できる。

ある態様において、信号処理部は、選択されたホール信号に対して、不揮発性メモリに保持されたデータに応じた信号処理を施すように構成されてもよい。駆動部は、信号処理部を経たホール信号にもとづいてモータを駆動してもよい。

本発明のさらに別の態様は、冷却装置である。この冷却装置は、ファンモータと、ファンモータを駆動する上述のいずれかの態様のモータ駆動回路と、を備える。

なお、以上の構成要素の任意の組み合わせ、本発明の表現を、方法、装置、システムなどの間で変換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、モータを安定的に駆動できる。

ファンモータを備えた一般的な冷却装置の一部の外観図である。 第１の実施の形態に係るモータ駆動回路を備える冷却システムの構成を示す回路図である。 第２の実施の形態に係るモータ駆動回路を備える冷却システムの構成を示すブロック図である。 複数のホール素子の配置例を示す図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

（第１の実施の形態）
本実施の形態は、ＣＰＵなどの冷却対象物（単に対象物と称する）を冷却するためのファンモータの駆動回路に関する。図２は、第１の実施の形態に係るモータ駆動回路１００を備える冷却システム２の構成を示す回路図である。

冷却システム２は、主としてファンモータ４、モータ駆動回路１００、対象物９を含む。ファンモータ４およびモータ駆動回路１００は、冷却装置を構成する。

ファンモータ４は、単相全波モータであって、対象物９に対向して配置される。このファンモータ４は、モータ駆動回路１００から出力される駆動電圧によりコイル電流、すなわち通電状態が制御されて、その回転が制御される。

モータ駆動回路１００は、ホール素子８、駆動部１０、信号処理部１２、不揮発性メモリ１４、ヒステリシスコンパレータ３１、ロック保護回路３２を備え、ひとつの半導体基板上に一体集積化されている。

ホール素子８は、ファンモータ４のロータからの磁界を受ける位置に配置される。ホール素子８は、４端子を頂点とする四角形を形成するよう接続された４つの抵抗を含むブリッジ回路である。ブリッジ抵抗の不均衡や抵抗値の変化によって、ホール素子８にはオフセット電圧が発生する。オフセットキャンセル回路１３は、ホール素子８内の抵抗に流れる電流の方向を９０度づつ順に切りかえていくことで、オフセット電圧をキャンセルする。オフセットキャンセル回路１３には、公知の技術を利用すればよい。

オフセットキャンセル回路１３は、ロータの位置に応じてレベルが変化する第１ホール信号ＶＨ＋、第２ホール信号ＶＨ−を出力する。ファンモータ４が回転しているとき、第１ホール信号ＶＨ＋と第２ホール信号ＶＨ−は互いに逆相な正弦波であって、その周期（周波数）は、ファンモータ４の回転数に応じて変化する。

不揮発性メモリ１４には、データ（以下、位置データＤｐｏｓという）が格納される。この位置データＤｐｏｓは、たとえばホール素子８とファンモータ４の相対的な実装位置の関係に応じて決められる。ただし位置データＤｐｏｓの値は、両者の位置関係とは無関係に、ファンモータ４を良好に駆動しうるように決定されてもよい。

信号処理部１２は、ホール素子８からのホール信号ＶＨ＋、ＶＨ−の少なくとも一方に対して、不揮発性メモリ１４に保持された位置データＤｐｏｓに応じた信号処理を施す。

「信号処理」としては、ホール信号ＶＨ＋、ＶＨ−の遅延、レベルシフト、増幅のいずれか、あるいはそれらの組み合わせ等が例示される。具体的には、信号処理部１２は以下の信号処理のいずれか、もしくはそれらの組み合わせを実行する。

１． ホール信号ＶＨ＋、ＶＨ−それぞれに対して、位置データＤｐｏｓに応じた遅延を与える。２つのホール信号それぞれに与える遅延が個別に設定可能であってもよいし、あるいは２つのホール信号の相対的な遅延量（位相関係）が調整可能であってもよい。

２． ホール信号ＶＨ＋、ＶＨ−それぞれに、位置データＤｐｏｓに応じたレベルシフトを与える。２つのホール信号それぞれに与えるシフト量が個別に設定可能であってもよいし、あるいは２つのホール信号の相対的なレベルが調整可能であってもよい。

３． ホール信号ＶＨ＋、ＶＨ−それぞれを、位置データＤｐｏｓに応じた利得で増幅する。２つのホール信号それぞれの利得が個別に設定可能であってもよいし、あるいは２つのホール信号に共通な利得が設定可能であってもよい。ホール素子８がＩＣに内蔵される場合、ホール信号ＶＨ＋、ＶＨ−の振幅は微小となるため、その増幅利得を変化させることは、モータの回転特性に大きな影響を与えることになる。したがって、利得を最適化することで、モータを良好に回転させることができる。

説明の簡潔化と理解の容易化のために、以下では信号処理部１２は遅延を与えるものとする。

駆動部１０は、信号処理部１２を経たホール信号ＶＨ＋’、ＶＨ−’にもとづいてファンモータ４を駆動する。

たとえば駆動部１０は、第１アンプＡＭＰ１、第２アンプＡＭＰ２を含む。第１アンプＡＭＰ１、第２アンプＡＭＰ２はそれぞれ、信号処理部１２を経た第１ホール信号ＶＨ＋’、第２ホール信号ＶＨ−’を反転増幅する反転増幅器である。

具体的には、第１アンプＡＭＰ１は、第１演算増幅器ＯＡ１、第１入力抵抗Ｒｉ１、第１帰還抵抗Ｒｆ１を含む。第１入力抵抗Ｒｉ１は、第１アンプＡＭＰ１の入力端子と第１演算増幅器ＯＡ１の反転入力端子の間に設けられる。第１帰還抵抗Ｒｆ１は、第１演算増幅器ＯＡ１の出力端子と反転入力端子の間に設けられる。第１演算増幅器ＯＡ１の非反転入力端子は、第２アンプＡＭＰ２側の第２演算増幅器ＯＡ２の反転入力端子と接続される。第２アンプＡＭＰ２は、第１アンプＡＭＰ１と同様に構成される。第１演算増幅器ＯＡ１、第２演算増幅器ＯＡ２の非反転入力端子には、基準バイアス電圧が入力されてもよい。

第１アンプＡＭＰ１の出力電圧ＯＵＴ１は、第１出力端子１０２を介してファンモータ４の一端に与えられ、第２アンプＡＭＰ２の出力電圧ＯＵＴ２は、第２出力端子１０４を介してファンモータ４の他端に与えられる。

第１アンプＡＭＰ１および第２アンプＡＭＰ２には、駆動パルス信号ＤＲＶ１が入力され、それぞれの出力電圧ＯＵＴ１、ＯＵＴ２は、駆動パルス信号ＤＲＶ１と同期して、ホール電圧ＶＨ１、ＶＨ２に応じた値をとる状態と、両方が同時にローレベルとなる状態（両出力Ｌ状態という）と、を交互に繰り返す（ＰＷＭ駆動）。たとえば第１演算増幅器ＯＡ１、第２演算増幅器ＯＡ２それぞれの出力段がハイサイドトランジスタとローサイドトランジスタを含むプッシュプル形式で構成される場合、ファンモータ４にはＨブリッジ回路が接続されることになる。両出力Ｌ状態においては、Ｈブリッジの２つのローサイドトランジスタがオンされる。両出力Ｌ状態を利用すると、一方のローサイドトランジスタのオン抵抗およびボディダイオードの一方と、モータと、他方のトランジスタのチャンネルを含むループ経路で電流を回生させることができるため、消費電力の観点で有利である。
両出力Ｌ状態に代えて、ハイインピーダンス状態としてもよい。この場合には、ハイインピーダンスとすべき期間において、Ｈブリッジ回路を構成するトランジスタのすべてをオフさせればよい。あるいは第１アンプＡＭＰ１および第２アンプＡＭＰ２は、ホール電圧ＶＨ１、ＶＨ２を利用してファンモータ４をリニア駆動してもよい。

モータ駆動回路１００は、ファンモータ４に異物が挟まり、回転が停止した際に、ファンモータ４に大電流が流れるのを防止するロック保護機能を備える。
モータ駆動回路１００がファンモータ４の回転を意図して駆動電圧ＯＵＴ１、ＯＵＴ２を生成しているにもかかわらず、ファンモータ４の回転が停止したケース、すなわち、異物が挟まるなどの不可抗力によりファンモータ４がロックしたケースにおいて、モータ駆動回路１００はファンモータ４への通電を停止する。これにより、モータコイルへの過電流などが防止される。

ヒステリシスコンパレータ３１は、第１ホール信号ＶＨ＋’と第２ホール信号ＶＨ−’とを比較し、ＶＨ＋’＞ＶＨ−’のときハイレベル、ＶＨ＋’＜ＶＨ−’のときローレベルとなる方形波信号（ＦＧ信号）を出力する。ファンモータ４が回転するとき、ＦＧ信号は、ファンモータ４の回転数に応じた周波数を有し、ファンモータ４が停止するときには一定レベルとなる。

ロック保護回路３２は、ＦＧ信号をモニタするなどしてファンモータ４の回転の有無を検出する。ロック保護回路３２は、ファンモータ４の回転停止（ロック）を検出すると、ＳＴＯＰ信号をアサートし、駆動部１０に対してファンモータ４への通電停止を指示する。

通電を停止する期間τ２は、数百ｍｓ〜数秒であることが好ましい。ＳＴＯＰ信号がアサートされると、ファンモータ４への電流供給が停止される。これにより、ファンモータ４のロック時に過電流が流入することが防止される。なお、ファンモータ４が停止してからロック保護回路３２にてその停止が確認されるまでには検証期間が設定されている。検証期間は、たとえば０．５ｓ程度であり、ロック保護回路３２の内部構成により適宜決められる。

以上がモータ駆動回路１００の構成である。続いてモータ駆動回路１００の動作を説明する。

冷却装置の製造者が、モータ駆動回路１００をモータ基板に実装すると、ホール素子８とファンモータ４との相対的な位置関係が決定される。ホール素子８がファンモータ４のロータから受ける磁束は、ホール素子８の実装位置、つまりモータ駆動回路１００の実装位置に応じて変化するため、ホール信号ＶＨ＋、ＶＨ−の波形は、モータ駆動回路１００の実装位置に応じて変化する。

もし、信号処理部１２が設けられない場合、駆動部１０に入力されるホール信号は、モータ駆動回路１００の実装位置に応じて変化するため、冷却装置の個体ごとに、ファンモータ４の駆動状態が異なるという問題が生ずる。

これに対して図２のモータ駆動回路１００によれば、モータ駆動回路１００の実装位置のばらつきをキャンセルするように、ホール信号ＶＨ＋、ＶＨ−に対して必要な信号処理を施すことができるため、モータ駆動回路１００の実装位置によらずに、安定的にファンモータ４を駆動することができる。

冷却装置の製造者あるいは設計者は、最適な駆動状態が実現できるように、不揮発性メモリ１４に書き込むべき位置データＤｐｏｓを最適化すればよい。言い換えれば、従来ではホール素子８を高精度に位置決めして実装する必要があったが、本実施の形態に係るモータ駆動回路１００を利用すれば、実装に要求される精度を緩和できる。

本実施の形態では、ホール素子８がモータ駆動回路１００に内蔵される場合を説明したが、ホール素子８がモータ駆動回路１００に外付けされる場合であっても、不揮発性メモリ１４に書き込む位置データＤｐｏｓを最適化することにより、ファンモータ４を好適に駆動することができる。この場合、位置データＤｐｏｓは、モータ駆動回路１００の実装位置ではなく、ホール素子８の実装位置に応じて最適化すればよい。

（第２の実施の形態）
図３は、第２の実施の形態に係るモータ駆動回路１００ａを備える冷却システムを示す回路図である。モータ駆動回路１００ａは主として、複数のホール素子８ａ〜８ｅ、信号処理部１２ａ、駆動部１０、不揮発性メモリ１４ａ、ヒステリシスコンパレータ３１、ロック保護回路３２を備え、ひとつの半導体基板上に一体集積化される。

ホール素子８ａ〜８ｅはそれぞれ、オフセットキャンセル回路１３と接続されている。オフセットキャンセル回路１３は、各ホール素子８ａ〜８ｅそれぞれのオフセット電圧を除去し、ファンモータ４のロータの回転位置を示すホール信号ＶＨａ〜ＶＨｅを出力する。各ホール信号ＶＨは、ポジティブ成分（＋）とネガティブ成分（−）を含むが、図３では簡略化して一本の信号線で示している。

複数のホール素子８ａ〜８ｅは、半導体基板上の異なる位置に配置される。図４は、複数のホール素子８ａ〜８ｅの配置例を示す図である。５つのホール素子は、半導体チップ１２０の中央および四隅に配置される。なお、ホール素子の個数は５個に限定されず、任意の個数であってよく、それらの配置も、任意である。

図３に戻る。駆動部１０は、複数のホール素子８ａ〜８ｅおよびオフセットキャンセル回路１３により生成された複数のホール信号ＶＨａ〜ＶＨｅの少なくともひとつにもとづいて、ファンモータ４を駆動可能に構成される。

不揮発性メモリ１４ａには、信号処理部１２ａによって参照されるデータ（以下、位置データＤｐｏｓという）が格納される。この位置データＤｐｏｓは、たとえばモータ駆動回路１００とファンモータ４の相対的な実装位置の関係に応じて決められる。ただし位置データＤｐｏｓの値は、両者の位置関係とは無関係に、ファンモータ４を良好に駆動しうるように決定されてもよい。

具体的には、駆動部１０の前段に、複数のホール信号ＶＨａ〜ＶＨｅを受ける信号処理部１２ａが設けられる。信号処理部１２ａは、ファンモータ４を駆動する際に駆動部１０が参照すべきホール信号ＶＨを少なくともひとつ選択するセレクタとして機能する。そして選択された少なくともひとつのホール信号ＶＨに依存した信号ＶＨ＋’、ＶＨ−’を出力する。たとえばひとつのホール信号を選択した場合、選択した信号をＶＨ＋’ＶＨ−’として出力する。

信号処理部１２ａは、複数のホール信号を選択可能に構成されてもよい。この場合、信号処理部１２ａは選択された複数のホール信号を合成することによって信号ＶＨ＋’ＶＨ−’を生成する。信号処理部１２ａが選択すべきホール信号は、不揮発性メモリ１４ａに格納される位置データＤｐｏｓによって規定される。

第１の実施の形態と同様に、信号処理部１２ａは、選択されたホール信号に対して、不揮発性メモリ１４ａに保持されたデータに応じた信号処理を施すように構成されてもよい。信号処理は、遅延、レベルシフト、増幅のいずれか、もしくはそれらの組み合わせ等をいう。

以上がモータ駆動回路１００ａの構成である。続いてその動作を説明する。

冷却装置の製造者が、モータ駆動回路１００ａをモータ基板に実装すると、複数のホール素子８ａ〜８ｅとファンモータ４との相対的な位置関係が決定される。この際に、ホール素子８ａ〜８ｅそれぞれがファンモータ４のロータから受ける磁束は異なっており、各ホール素子８ａ〜８ｅからのホール信号ＶＨａ〜ＶＨｅの波形は異なったものとなる。

製造者は、複数のホール信号ＶＨａ〜ＶＨｅを切りかえながらファンモータ４を駆動し、最適なホール信号ＶＨを選択し、そのホール信号を示すデータを位置データＤｐｏｓとして不揮発性メモリ１４ａに書き込む。その結果、モータ駆動回路１００ａの実装位置がばらついた場合であっても、ホール信号を切りかえることにより、ファンモータ４を安定的に駆動できる。

さらに信号処理部１２ａが、第１の実施の形態と同様に、ホール信号に対して不揮発性メモリ１４ａに格納されるデータに応じた信号処理を施すことが可能な場合には、実装ばらつきをキャンセルして、ファンモータ４をさらに安定的に駆動することが可能となる。

実施の形態において、ファンモータ４が単相モータである場合を説明したが、本発明はこれに限定されない。ファンモータ４は、多相モータであってもよい。またファンモータに限定されず、その他の用途のモータにも本発明は適用できる。

実施の形態にもとづき、特定の語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能である。

１００…モータ駆動回路、１０２…第１出力端子、１０４…第２出力端子、２…冷却システム、４…ファンモータ、９…対象物、８…ホール素子、１０…駆動部、１２…信号処理部、１３…オフセットキャンセル回路、１４…不揮発性メモリ、ＡＭＰ１…第１アンプ、ＡＭＰ２…第２アンプ、ＯＡ１…第１演算増幅器、Ｒｉ１…第１入力抵抗、Ｒｉ２…第２入力抵抗、Ｒｆ１…第１帰還抵抗、Ｒｆ２…第２帰還抵抗、ＯＡ２…第２演算増幅器、３１…ヒステリシスコンパレータ、３２…ロック保護回路。

Claims (7)

1. 駆動対象のモータのロータの位置を示すホール信号を生成するホール素子と、
   不揮発性メモリと、
   前記ホール素子からの前記ホール信号に対して、前記不揮発性メモリに保持されたデータに応じた信号処理を施す信号処理部と、
   前記信号処理部を経た前記ホール信号にもとづいて前記モータを駆動する駆動部と、
   を備えることを特徴とするモータ駆動回路。
2. 前記信号処理部は、前記不揮発性メモリに保持されるデータに応じた遅延を前記ホール信号に与えることを特徴とする請求項１に記載のモータ駆動回路。
3. ひとつの半導体基板上に一体集積化されたことを特徴とする請求項１または２に記載のモータ駆動回路。
4. 異なる位置に配置され、それぞれが駆動対象のモータのロータの位置を示すホール信号を生成する複数のホール素子と、
   前記複数のホール素子により生成された複数の前記ホール信号の少なくともひとつにもとづいて、前記モータを駆動する駆動部と、
   を備え、ひとつの半導体基板上に集積化されたことを特徴とするモータ駆動回路。
5. 不揮発性メモリと、
   前記不揮発性メモリに保持されるデータに応じて、前記モータを駆動する際に参照すべき前記ホール信号を切りかえる信号処理部と、
   をさらに備え、
   前記駆動部は、前記信号処理部によって選択されたホール信号にもとづいて、前記モータを駆動することを特徴とする請求項４に記載のモータ駆動回路。
6. 前記信号処理部は、選択されたホール信号に対して、前記不揮発性メモリに保持されたデータに応じた信号処理を施すように構成され、
   前記駆動部は、前記信号処理部を経た前記ホール信号にもとづいて前記モータを駆動することを特徴とする請求項５に記載のモータ駆動回路。
7. ファンモータと、
   前記ファンモータを駆動する請求項１から６のいずれかに記載のモータ駆動回路と、
   を備えることを特徴とする冷却装置。

Images