JP2010263102A - 積層型半導体装置、積層型構造体、及び電子機器 - Google Patents

積層型半導体装置、積層型構造体、及び電子機器 Download PDF

Info

Publication number
JP2010263102A
JP2010263102A JP2009113340A JP2009113340A JP2010263102A JP 2010263102 A JP2010263102 A JP 2010263102A JP 2009113340 A JP2009113340 A JP 2009113340A JP 2009113340 A JP2009113340 A JP 2009113340A JP 2010263102 A JP2010263102 A JP 2010263102A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring board
stacked
stacked semiconductor
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009113340A
Other languages
English (en)
Inventor
Takatoshi Osumi
貴寿 大隅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009113340A priority Critical patent/JP2010263102A/ja
Publication of JP2010263102A publication Critical patent/JP2010263102A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ＰｏＰ構造の積層型半導体装置において、実装基板への実装面積を抑制しつつ上下パッケージの接続端子数を確保し、下側パッケージのチップ厚および実装ギャップの制限を緩和する。
【解決手段】積層型半導体装置は、上面に電極ランドと接続端子４と有する配線基板３と、配線基板３の上に、回路形成面が配線基板３の上面に対抗するように搭載された半導体チップ１と、電極ランドと半導体チップ１の回路形成面とを接続する金属バンプ２と、配線基板３と半導体チップ１との隙間に金属バンプ２を介して充填されたアンダーフィル樹脂６とを備えている。接続端子４は、配線基板３の上面の面積の４０％以上の領域に配置されており、且つ、配線基板３の辺又は角に集約して配置されている。
【選択図】図１

Description

本発明の開示の技術は、半導体チップを内包したパッケージが積層接続されてなる積層型半導体装置に関する。
近年、情報通信機器や事務用電子機器の小型化及び高機能化が進展することに伴って、これらの機器に搭載される半導体集積回路装置等を有する半導体装置についても、小型化と共に、入出力のための外部端子の数を増加することが要求されている。しかし、複数の半導体装置を同じ平面上に実装する方式では、小型化及び薄型化が特に要求される携帯機器用の半導体装置を製造することが困難になってきている。
これらの要求を実現させる技術として、集積度の高いパッケージ積層構造であるＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）構造が採用されるようになってきている。
以下、従来の半導体装置について、図４（ａ）及び（ｂ）を参照しながら説明する。
図４（ａ）は、ＰｏＰ構造を有する従来の積層型半導体装置の構造を示す平面図であり、図４（ｂ）は、当該構造を示す断面図である。
図４（ａ）及び（ｂ）に示すように、半導体チップ１０１上には、半導体チップ１０１上の電極端子に機械的及び電気的に接続され、はんだからなる金属バンプ１０２が形成されている。半導体チップ１０１は、配線基板１０３に対して金属バンプ１０２を介してフリップチップ搭載されて、機械的及び電気的に接続されている。半導体チップ１０１と配線基板１０３との隙間には、金属バンプ１０２を封止するアンダーフィル樹脂１０６が充填されている。配線基板１０３の半導体チップ搭載面（以下、「上面」と称する）に対向する面（以下、「下面」と称する）には、はんだからなる外部接続端子１０７が形成されている。配線基板１０３の上面上のうち、半導体チップ１０１が搭載されていない、平面的に見て半導体チップ１０１を囲む領域上には接続端子１０４が配置されている。以上のようにして下側パッケージが形成されている。
下側パッケージの上には、電極ランド１０９が下面に形成された積層パッケージ１０８が、はんだからなる金属ボール１１０を介して機械的及び電気的に接続されている。金属ボール１１０は、接続端子１０４と電極ランド１０９とを機械的及び電気的に接続しており、外部接続端子１０７に電気的に接続されている。
次に、上述したフリップチップ実装方式による従来の積層型半導体装置の製造方法について説明する。
まず、電気めっき法や印刷法、ボール搭載法などの方法を用いて金属バンプ１０２を形成した半導体チップ１０１と、金属バンプ１０２に対応する位置に電極ランドが形成された配線基板１０３とを用意する。そして、半導体チップ１０１を配線基板１０３上にフリップチップ接続する。
次に、半導体チップ１０１の金属バンプ１０２をリフローすることにより、はんだを溶融し、金属バンプ１０２により半導体チップ１０１と配線基板１０３とを接続する。
次に、半導体チップ１０１と配線基板１０３との隙間を清浄化し、ディスペンサを用いてその隙間にアンダーフィル樹脂１０６を注入する。この注入は半導体チップ１０１の周辺部から行うが、液状の樹脂は毛細管現象により半導体チップ１０１と配線基板１０３との隙間の全体に浸入し、半導体チップ１０１と配線基板１０３との隙間にアンダーフィル樹脂１０６が充填される。
次に、熱処理を行い、アンダーフィル樹脂１０６を硬化することによって半導体チップ１０１の回路形成面及び金属バンプ１０２による接続部分を封止する。
最後に、配線基板１０３の上面（チップ搭載面）と反対側の面（下面）に引き出された金属パッドに外部接続端子１０７を形成し、リフローする。
以上により、ＢＧＡ型の積層型半導体装置が完成する。
特開２００７−２８７９０６号公報
ところで、上記従来のＰｏＰ構造を有する積層型半導体装置では、下側パッケージに搭載された半導体チップ１０１の厚さ及び金属バンプ１０２の高さが、接続後の金属ボール１１０の高さによって制限される。このため、多機能化及び高速化に伴う積層パッケージ１０８における電極ランド１０９の端子数の増加及び狭ピッチ化により、接続後の金属ボール１１０の高さの低下に対応することが困難になる。また、積層パッケージ１０８が搭載される際に下側パッケージ上の接続端子１０４が露出している必要があるため、半導体チップ１０１と配線基板１０３との隙間に充填されているアンダーフィル樹脂１０６のフィレットが接続端子１０４の一部又は全部を覆うことが許されない。その結果、半導体チップ１０１の外形サイズが制限される。また、積層パッケージ１０８の外形サイズは下側パッケージの外形サイズ以上にする必要があり、外形サイズが制限される。
両パッケージ間のスタンドオフ（積層パッケージ１０８と配線基板１０３との隙間）を確保する方法として、図５（ａ）及び（ｂ）に示すように、積層パッケージ１０８の電極ランド１０９に金属ポスト１０５を形成する方法が提案されている（例えば、特許文献１参照）。このような構造にすると、金属ポスト１０５を追加する分、図４（ａ）及び（ｂ）に示す構造よりもスタンドオフを広げることができると共に、端子数の増加を図ることができる。しかし、金属ポスト１０５を形成するために高コストとなる。また、積層パッケージ１０８の外形サイズの制限は解消されない。
また、図６（ａ）及び（ｂ）に示すように、下側パッケージ１０８の接続端子１０４に金属ポスト１０５を形成すると共に、レジスト材や繊維強化材によって形成された嵩上げ部１１３を形成する方法も提案されている。このような構造にすると、図５（ａ）及び（ｂ）の場合と同様に、図４に示す構造よりもスタンドオフを広げることができると共に、端子数の増加を図ることができる。しかし、嵩上げ部１１３を形成するために高コストとなる。また、積層パッケージ１０８の外形サイズの制限は解消されない。
前記に鑑み、本発明の目的は、複数のパッケージが積層されてなる積層型半導体装置において、下側パッケージの面積を従来構造と同等以下にすることである。
また、上下パッケージの接続端子数を同等以上に確保することである。
また、チップ厚や金属バンプの高さの制限を解消することである。
また、積層パッケージの外形サイズを従来構造と同等以下に緩和することである。
また、接続端子が従来構造と同ピッチであっても、積層パッケージの搭載性及び接続性を向上することである。
上記目的を達成するために、本発明の一側面の積層型半導体装置は、上面に第１の電極ランドと接続端子と有する配線基板と、配線基板の上に、回路形成面が配線基板の上面に対抗するように搭載された半導体チップと、第１の電極ランドと半導体チップの回路形成面とを接続する第１の接続部材と、少なくとも配線基板と半導体チップとの隙間に第１の接続部材を介して充填されたアンダーフィル樹脂とを備えており、接続端子は、配線基板の上面の面積の４０％以上の領域に配置されており、且つ、配線基板の辺又は角に集約して配置されている。
この構成によると、下側パッケージを従来構造のようにチップ周辺部に接続端子を配置した場合と比較して接続端子を有効に配置できる。これにより、接続端子数が同数であればパッケージ外形サイズを小さくすることができる一方、パッケージ外形サイズが同等であれば接続端子数を多くすることができる。また、下側パッケージ上面に搭載された半導体チップの直上に積層パッケージが配置されないことより、チップ厚や金属バンプの高さの制限を解消することができる。また、接続端子の配置が下側パッケージの外周部に配置されていないことより、積層パッケージの外形サイズを下側パッケージの外形サイズと同様にする必要がなく、積層パッケージの外形サイズの制限を解消することができる。また、接続端子の配置が下側パッケージの外周部に配置されず集約して配置するため実装領域は小さくなることより、接続端子が従来構造と同ピッチであっても、積層パッケージの搭載性及び接続性を向上することができる。
また、本発明の一側面の積層型実装構造体は、上記積層型半導体装置と、配線基板の下面に設けられた外部接続端子とを備えており、積層型半導体装置と外部接続端子とは、電気的に接続されている。
また、本発明の一側面の電子機器は、上記積層型実装構造体を備えており、例えば、携帯電話等の通信機器又はデジタルカメラ等に用いられる。
上記本発明によると、ＰｏＰ構造を有する場合に、下側パッケージの面積を従来構造と同等以下にし、上下パッケージの接続端子数を同等以上に確保し、チップ厚又は金属バンプの高さの制限を解消できる。また、積層パッケージの外形サイズを従来構造と同等以下に緩和できる。さらに、接続端子が従来構造と同ピッチであっても、積層パッケージの搭載性及び接続性を向上することができる。
図１（ａ）は、本発明の第１の実施形態に係る積層型半導体装置の構造を示す平面図であり、図１（ｂ）は、本発明の第１の実施形態に係る積層型半導体装置の構造を示す断面図である。 図２（ａ）は、本発明の第２の実施形態に係る積層型半導体装置の構造を示す平面図であり、図２（ｂ）は、本発明の第２の実施形態に係る積層型半導体装置の構造を示す断面図である。 図３（ａ）は、本発明の第３の実施形態に係る積層型実装構造体の構造を示す平面図であり、図３（ｂ）は、本発明の第３の実施形態に係る積層型実装構造体の構造を示す断面図である。 図４（ａ）は、ＰｏＰ構造を有する従来の積層型半導体装置の構造を示す平面図であり、図４（ｂ）は、ＰｏＰ構造を有する従来の積層型半導体装置の構造を示す断面図である。 図５（ａ）は、ＰｏＰ構造を有する従来の積層型半導体装置の構造を示す平面図であり、図５（ｂ）は、ＰｏＰ構造を有する従来の積層型半導体装置の構造を示す断面図である。 図６（ａ）は、ＰｏＰ構造を有する従来の積層型半導体装置の構造を示す平面図であり、図６（ｂ）は、ＰｏＰ構造を有する従来の積層型半導体装置の構造を示す断面図である。
以下、本発明の各実施形態に係る積層型半導体装置及び積層型実装構造体について図面を参照しながら説明する。
（第１の実施形態）
図１（ａ）は、本発明の第１の実施形態に係る積層型半導体装置の構造を示す平面図であり、図１（ｂ）は、本発明の第１の実施形態に係る積層型半導体装置の構造を示す断面図である。
図１（ａ）及び（ｂ）に示すように、配線基板３は、上面に設けられた電極ランドと接続端子４とを有している。半導体チップ１は、配線基板３の上面に、回路形成面が配線基板３の上面に対抗するように搭載されている。接続部材としての例えば金属バンプ２は、電極ランドと半導体チップ１の回路形成面とを接続している。アンダーフィル樹脂６は、少なくとも配線基板３と半導体チップ１との隙間に金属バンプ２を介して充填されている。ここで、接続端子４は、配線基板３の上面の面積における４０％以上の領域に配置されており、且つ、配線基板３の辺又は角に集約して配置されていることが好ましい。このようにすると、チップ周辺部に同じピッチで接続端子を配置した場合の端子数より多く配置できる。例えば、接続端子が配線基板の上面の面積の４０％以上の領域に、且つ、配線基板３の辺又は角に集約して０．４ｍｍピッチで配置された場合、チップ周辺部に接続端子を０．４ｍｍピッチに配置した場合の端子数より多く配置できる。
半導体チップ１の回路形成面には、アルミニウム（Ａｌ）からなる複数の電極パッドが形成されている。該電極パッド上には、例えばスパッタ法によって形成されたチタン（Ｔｉ）からなるバリアメタルと銅（Ｃｕ）からなる下部金属膜と、その上方に、電気めっき法によって形成されたニッケル（Ｎｉ）からなる上部金属膜とによって構成された金属膜が形成されている。バリアメタルとして、ＴｉＷ又はＣｒ等を用いてもよい。また、金属膜は、無電解めっき法によって形成されたニッケル（Ｎｉ／Ａｕ）で構成されていてもよい。さらに、該金属膜上には、上述の金属バンプ２が形成される。
配線基板３の配線は銅（Ｃｕ）からなり、電極ランドは、配線基板３の上面に形成されたソルダーレジストを開口して形成されており、該表面は、無電解めっき法によって形成されたニッケル（Ｎｉ／Ａｕ）又はニッケル・パラジウム（Ｎｉ／Ｐｄ／Ａｕ）からなる金属膜によって構成されている。また、配線基板３の上面には、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒ Ｐｒｅｓｅｒｖａｔｉｖｅ）が塗布されていてもよい。さらに、配線基板３の上面には、印刷法又は搭載法により、はんだからなるＳＯＰ（Ｓｏｌｄｅｒ ｏｎ Ｐａｄ）が形成されていてもよい。配線基板３の上面のうち、上記の電極ランドが形成されていない外側の領域には、図示しない積層パッケージの電極ランド上に形成された金属ボールに対応するように、接続端子４が形成されている。
次に、本実施形態に係る積層型半導体装置を製造する方法について説明する。
まず、半導体チップ１の回路形成面（主面）を下に向けた状態にて、金属バンプ２の先端にフラックスを転写する。または、配線基板３の上面にフラックスを塗布してもよい。
次に、半導体チップ１を配線基板３の上面上に搭載し、リフロー炉で加熱することで金属バンプ２を溶融させて、半導体チップ１の回路形成面と配線基板３の上面とを接続する。
次に、半導体チップ１の回路形成面及び金属バンプ２による接続部分を保護するため、半導体チップ１と配線基板３との隙間にアンダーフィル樹脂６を半導体チップ１の外周部からディスペンサで塗布及び充填する。このようにして、本実施形態に係る上述の積層型半導体装置が製造される。
本実施形態に係る積層型半導体装置及びその製造方法によると、接続端子４が配線基板３における上面の面積の４０％以上の領域に配線基板３の辺又は角に集約して配置されている。これにより、下側パッケージを従来構造のようにチップ周辺部に接続端子４を配置した場合と比較して接続端子４を有効に配置できる。その結果、接続端子４の数が同数であればパッケージ外形サイズを小さくすることができる一方で、パッケージ外形サイズが同等であれば接続端子４の数を多くすることができる。
（第２の実施形態）
図２（ａ）は、本発明の第２の実施形態に係る積層型半導体装置の構造を示す平面図であり、図２（ｂ）は、本発明の第２の実施形態に係る積層型半導体装置の構造を示す断面図である。なお、上述した図１（ａ）及び（ｂ）に示した部材と同じ部材については、同一の符号を付しており、その説明は省略又は簡略化する。
図２（ａ）及び（ｂ）に示すように、上述した第１の実施形態に係る積層型半導体装置において、接続端子４に対応する電極ランド９が設けられた積層パッケージ８と、接続端子４と電極ランド９とを電気的に接続する接続部材としての金属バンプ１０とがさらに形成されている。ここで、積層パッケージ８の面積は、配線基板３の面積の４０％以上であることが好ましい。
次に、本実施形態に係る積層型半導体装置を製造する方法について説明する。
まず、上述のようにして第１の実施形態に係る積層型半導体装置を製造する。
次に、積層パッケージ８の電極ランド９を下側パッケージ上に搭載する。ここで、「下側パッケージ」とは、配線基板３及び半導体チップ１を含むパッケージのことを意味している。この工程では、電極ランド９上に設けられた金属ボール１０と接続端子４との位置を合わせて接触させた状態でリフロー炉内で加熱して金属ボール１０を溶解させることにより、金属ボール１０と接続端子４とを接続させる。以上のようにして本実施形態に係る積層型半導体装置が製造される。なお、金属ボール１０は、積層パッケージ８の側に設ける場合に限られず、下側パッケージ側にあらかじめ設けるようにしてもよい。
本実施形態に係る積層型半導体装置及びその製造方法によると、下側パッケージを従来構造のようにチップ周辺部に接続端子を配置した場合と比較して、接続端子４を有効に配置することができる。これにより、接続端子４の数が同数であれば、パッケージ外形サイズを小さくすることができる一方で、パッケージ外形サイズが同等であれば、接続端子４の数を多くすることができる。また、下側パッケージ上面に搭載された半導体チップ１の直上に積層パッケージ８が配置されないことより、チップ厚又は金属バンプの高さの制限を解消することができる。また、接続端子４の配置が下側パッケージの外周部に配置されていないことより、積層パッケージ８の外形サイズを下側パッケージの外形サイズと同様にする必要がなく、積層パッケージ８の外形サイズの制限を解消することができる。また、接続端子４の配置が下側パッケージの外周部に配置されず集約して配置されるため、実装領域が小さくなる。その結果、接続端子４が従来構造と同ピッチであっても、積層パッケージの搭載性及び接続性を向上することができる。
ここで、上述の図２に示すように、本実施形態に係る積層型半導体装置及びその製造方法では、積層パッケージ８は、その一部が配線基板３の領域の外側に突き出して形成されており、その下方に中空部が形成される構造をとなっている。また、積層パッケージ８における第１辺は、配線基板３の長辺における半導体チップ１の搭載されていない接続端子４が配置された領域の部分の長さの２倍以下であり、且つ、配線基板３の長辺と平行に設けられている。さらに、積層パッケージ８における第２辺は、配線基板３の短辺の長さの２倍以下であり、配線基板３の短辺と平行に設けられていてもよい。このようにすると、積層パッケージ８の重心が下側パッケージの面上にある構成となり、パッケージとしての安定性が良くなる。
このように、本実施形態に係る積層型半導体装置及びその製造方法によると、さらに、下側パッケージの外形サイズに依存せず積層パッケージ８のサイズを設定することができる。その結果、積層パッケージ８の性能選択性を向上させることができる。
（第３の実施形態）
図３（ａ）は、本発明の第３の実施形態に係る積層型実装構造体の構造を示す平面図であり、図３（ｂ）は、本発明の第３の実施形態に係る積層型実装構造体の構造を示す断面図である。なお、上述した図１（ａ）及び（ｂ）並びに図２（ａ）及び（ｂ）に示した部材と同じ部材については、同一の符号を付しており、その説明は省略又は簡略化する。
図３（ａ）及び（ｂ）に示すように、上述した第２の実施形態に係る積層型半導体装置において、配線基板３の下面に設けられ、外部接続端子７により、該配線基板３と電気的及び機械的に接続した実装基板１１がさらに形成されている。また、実装基板１１上における、上記第２の実施形態で説明した積層パッケージ８の下方の中空部における直下の領域には、電子部品１２が設けられていてもよい。
本実施形態に係る積層型実装構造体によると、積層型半導体装置の中空部の直下に電子部品などを配置することができつつ、積層型半導体装置の実装基板への設置面積を拡大することなく必要な機能を確保することができる。その結果、積層型実装構造体を搭載する電子機器などの容積拡大を抑制しつつ、積層型半導体装置の性能選択性を向上させることができる。
なお、以上で説明した各実施形態の積層型半導体装置及び積層型実装構造体は、多段構成の例えば撮像ユニットとして携帯電話等の通信機器や、パソコン、デジタルカメラ等の電子機器などに搭載することができる。
本発明は、ＰｏＰ構造を有する積層型半導体装置への適用にとって有用であり、さらに、種々の電子機器への適用にとって有用である。
１ 半導体チップ
２ 金属バンプ（接続部材）
３ 配線基板
４ 接続端子
６ 封止樹脂
７ 外部接続端子
８ 積層パッケージ
９ 電極ランド
１０ 金属ボール（接続部材）
１１ 実装基板
１２ 電子部品

Claims (9)

  1. 上面に第１の電極ランドと接続端子と有する配線基板と、
    前記配線基板の上に、回路形成面が前記配線基板の上面に対抗するように搭載された半導体チップと、
    前記第１の電極ランドと前記半導体チップの回路形成面とを接続する第１の接続部材と、
    少なくとも前記配線基板と前記半導体チップとの隙間に前記第１の接続部材を介して充填されたアンダーフィル樹脂とを備えており、
    前記接続端子は、前記配線基板の上面の面積の４０％以上の領域に配置されており、且つ、前記配線基板の辺又は角に集約して配置されている、積層型半導体装置。
  2. 前記接続端子に対応するように設けられた第２の電極ランドを有する積層半導体装置と、
    前記接続端子と前記第２の電極ランドとを電気的に接続する第２の接続部材とをさらに備えており、
    前記積層半導体装置の面積は、前記配線基板の上面の面積の４０％以上である、請求項１に記載の積層型半導体装置。
  3. 前記積層半導体装置は、下方に中空部を有するように、その一部が前記配線基板の領域から突き出して形成されている、請求項２に記載の積層型半導体装置。
  4. 前記積層半導体装置の重心が、前記配線基板の面上に存在するように搭載されている、請求項２又は３に記載の積層型半導体装置。
  5. 前記積層半導体装置を構成する第１辺は、前記配線基板の長辺における前記半導体チップの搭載されていない接続端子が配置された領域の部分の長さの２倍以下であり、且つ、前記配線基板の長辺と平行である、請求項２〜４のいずれか１項に記載の積層型半導体装置。
  6. 前記積層半導体装置を構成する第２辺は、前記配線基板の短辺の長さの２倍以下で有り、且つ、前記配線基板の短辺と平行である、請求項２〜５のうちのいずれか１項に記載の積層型半導体装置。
  7. 請求項２〜６のうちのいずれか１項に記載の積層型半導体装置と、
    前記配線基板の下面に設けられた外部接続端子とを備えており、
    前記積層型半導体装置と前記外部接続端子とは、電気的に接続されている、積層型実装構造体。
  8. 前記配線基板の下方に設けられ、前記外部接続端子により、前記配線基板と電気的に接続された実装基板と、
    前記実装基板上における前記中空部の直下の領域に搭載された電子部品とをさらに備えている、請求項７に記載の積層型実装構造体。
  9. 請求項７又は８に記載の積層型実装構造体を備えた電子機器。
JP2009113340A 2009-05-08 2009-05-08 積層型半導体装置、積層型構造体、及び電子機器 Pending JP2010263102A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009113340A JP2010263102A (ja) 2009-05-08 2009-05-08 積層型半導体装置、積層型構造体、及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009113340A JP2010263102A (ja) 2009-05-08 2009-05-08 積層型半導体装置、積層型構造体、及び電子機器

Publications (1)

Publication Number Publication Date
JP2010263102A true JP2010263102A (ja) 2010-11-18

Family

ID=43360950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009113340A Pending JP2010263102A (ja) 2009-05-08 2009-05-08 積層型半導体装置、積層型構造体、及び電子機器

Country Status (1)

Country Link
JP (1) JP2010263102A (ja)

Similar Documents

Publication Publication Date Title
JP5185062B2 (ja) 積層型半導体装置及び電子機器
US7242081B1 (en) Stacked package structure
US7579690B2 (en) Semiconductor package structure
JP2009239256A (ja) 半導体装置及びその製造方法
KR20130076899A (ko) 상부 ic 패키지와 결합하여 패키지-온-패키지 (pop) 어셈블리를 형성하는 하부 ic 패키지 구조체 및 그러한 하부 ic 패키지 구조체를 포함하는 pop 어셈블리
JP2011114259A (ja) 半導体装置およびその製造方法
KR20100009941A (ko) 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지
JP2015153816A (ja) 配線基板、半導体パッケージ及び半導体パッケージの製造方法
JP2006339316A (ja) 半導体装置、半導体装置実装基板、および半導体装置の実装方法
JP4395166B2 (ja) コンデンサを内蔵した半導体装置及びその製造方法
KR20120058118A (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
KR100839075B1 (ko) 아이씨 패키지 및 그 제조방법
JP4435187B2 (ja) 積層型半導体装置
US7151317B2 (en) Multi-chip package structure
JP4417974B2 (ja) 積層型半導体装置の製造方法
JP2008270303A (ja) 積層型半導体装置
JP2010263102A (ja) 積層型半導体装置、積層型構造体、及び電子機器
JP4850029B2 (ja) 半導体装置
JP2013110264A (ja) 半導体装置及び半導体装置の製造方法
JP2006049720A (ja) 電子回路装置
JP2013102020A (ja) 半導体パッケージ基板
WO2013051182A1 (ja) 半導体装置及びその製造方法
JP2004259886A (ja) 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
WO2013084384A1 (ja) 半導体装置及びその製造方法
JP2011035242A (ja) 多層プリント基板