JP2010258304A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010258304A
JP2010258304A JP2009108353A JP2009108353A JP2010258304A JP 2010258304 A JP2010258304 A JP 2010258304A JP 2009108353 A JP2009108353 A JP 2009108353A JP 2009108353 A JP2009108353 A JP 2009108353A JP 2010258304 A JP2010258304 A JP 2010258304A
Authority
JP
Japan
Prior art keywords
circuit board
chip
memory chip
main surface
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009108353A
Other languages
English (en)
Inventor
Akihiro Takatama
晃宏 高玉
Isao Ozawa
勲 小澤
Toshiyuki Hayakawa
俊之 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009108353A priority Critical patent/JP2010258304A/ja
Publication of JP2010258304A publication Critical patent/JP2010258304A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】回路基板を小型化する。
【解決手段】メモリカード７０には、回路基板１と、回路基板１の第１主面に載置され、一辺が回路基板１の外側にはみ出され、ボンディングワイヤを介して回路基板１と電気的に接続されるメモリチップ２と、メモリチップ１の第１主面に載置され、ボンディングワイヤを介して回路基板１と電気的に接続されるコントローラチップ３と、メモリチップ２、コントローラチップ３、及びボンディングワイヤを気密封止する封止材１０が設けられる。
【選択図】図１

Description

本発明は、半導体装置に係り、特にメモリチップが搭載されるメモリカードに関する。
メモリが搭載されるプリント基板などの回路基板やＳｉＰ（System in Package）構造を有するメモリカードでは、通常、回路基板の内側にメモリチップが載置される。このとき、メモリチップは、必ず回路基板のサイズよりも小さいものが採用される（例えば、特許文献１参照。）。
特許文献１などに記載されるメモリカードでは、急速に小型化及び大容量化が進展している。例えば、ｍｉｃｒｏＳＤ（Secure Digital）メモリカードのように小型化されたメモリカードでは、大容量化されたメモリチップが回路基板寸法よりも大きくなる。このため、回路基板の内側にメモリチップを載置しようとすると、メモリチップを搭載できないという問題点が発生する。また、大容量化されたメモリチップを用いた場合、このメモリチップに対応するために回路基板の面積が増大し、回路基板のコストが上昇するという問題点がある。
特開２００７−２９３８００号公報
本発明は、回路基板を小型化することができる半導体装置を提供することにある。
本発明の一態様の半導体装置は、回路基板と、前記回路基板の第１主面に載置され、少なくとも１辺が前記回路基板の外側にはみ出され、チップ端子が前記回路基板の内部接続端子と電気的に接続される半導体チップと、前記半導体チップを気密封止する封止材とを具備することを特徴とする。
更に、本発明の他態様の半導体装置は、回路基板と、前記回路基板の第１主面に載置され、少なくとも１辺が前記回路基板の外側にはみ出され、チップ端子が前記回路基板の内部接続端子と電気的に接続され、積層形成される複数の半導体チップと、前記複数の半導体チップを気密封止する封止材とを具備することを特徴とする。
本発明によれば、回路基板を小型化することができる半導体装置を提供することができる。
本発明の実施例１に係るメモリカードを示す平面図。 本発明の実施例１に係るメモリカードを示す裏面図。 図１のＡ−Ａ線に沿う断面図。 図１のＢ−Ｂ線に沿う断面図。 本発明の実施例２に係るメモリカードを示す平面図。 図５のＣ−Ｃ線に沿う断面図。 本発明の実施例３に係るメモリカードを示す平面図。 本発明の実施例４に係るメモリカードを示す平面図。 図８のＤ−Ｄ線に沿う断面図。 本発明の実施例５に係るメモリカードを示す平面図。 図１０のＥ−Ｅ線に沿う断面図。
以下本発明の実施例について図面を参照しながら説明する。
まず、本発明の実施例１に係る半導体装置について、図面を参照して説明する。図１は半導体装置としてのメモリカードを示す平面図、図２はメモリカードを示す裏面図、図３は図１のＡ−Ａ線に沿う断面図、図４は図１のＢ−Ｂ線に沿う断面図である。本実施例では、回路基板に載置されるメモリチップの一辺を回路基板の外側にはみ出させている。
図１に示すように、メモリカード７０には、回路基板１、メモリチップ２、コントローラチップ３、及び封止材１０が設けられる。メモリカード７０は、ｍｉｃｒｏＳＤ（Secure Digital）メモリカードであり、例えば携帯電話、デジタルカメラ、ビデオカメラ、ゲーム機などに使用される。ｍｉｃｒｏＳＤメモリカードは、幅（Ｗ）が１１ｍｍ、長さ（Ｌ）が１５ｍｍ、厚さ（Ｔ）が１．０ｍｍの形状を有し、端子数を８個有する。
封止材１０は、直線状の短辺７Ａ、図に対して上から見て回路基板１と同じ位置の直線状の短辺７Ｂ、きり欠け部４とくびれ部５を有する長辺８Ａ、図に対して上から見て上部が回路基板１と同じ位置の直線状の長辺８Ｂ、及び四隅の角部６を有する。封止材１０は、回路基板１の第１主面、回路基板１の側面の一部、メモリチップ２、及びコントローラチップ３を覆うように設けられる（詳細は後述する）。
回路基板１は、封止材１０の短辺７Ａよりも距離Ｌ３だけ内側に設けられ、封止材１０の長辺８Ａよりも距離Ｌ２だけ内側に設けられ、封止材１０の長辺８Ｂの中央部及び下部よりも内側に設けられ、図に対して上から見て封止材１０の短辺７Ｂと同じ位置に設けられ、図に対して上から見て封止材１０の上部の長辺８Ｂと同じ位置に設けられる。
メモリチップ２は、一辺（図中左側）が回路基板１の外側にせり出し距離Ｌ１だけせり出すように回路基板１上に設けられる。コントローラチップ３は、メモリチップ２の第１主面の右下部に載置される。コントローラチップ３は、メモリチップ２の読み出し・書き込み動作を制御する。
ここで、回路基板１には、例えばガラスエポキシ基板であるＦＲ−４．５が使用される。回路基板１のチップが載置される第１主面（表面）には図示しない第１の配線網が設けられ、第１主面（表面）と相対向する第２主面（裏面）には図示しない第２の配線網が設けられ、回路基板１の内部には、第１の配線網と第２の配線網を電気的に接続するビアが設けられる。メモリチップ２は、例えばＮＡＮＤ型フラッシュメモリが使用される。封止材１０には、例えば石英フィラー（ＳｉＯ２）を含有する熱硬化性エポキシ樹脂が使用される。
回路基板１の短辺７Ｂと長辺８Ｂの上部が、図に対して上から見て回路基板１と同じ位置なのは、複数のチップが載置され、チップが樹脂封止された多連（ｍ列ｘｎ連）の回路基板を個変化するために設けられるつりピンが切断されるからである。切断部がこの位置に相当する。この場合、つりピンの設置場所は、２ケ所設けられる。なお、ここではメモリカードの生産性を向上させるためにつりピンを設けているが、つりピンを設けなくともよい。その場合、回路基板を１個づつ、チップ載置や樹脂封止などの作業が行われる。
図２に示すように、回路基板１のチップが載置される第１主面（表面）と相対向する第２主面（裏面）には、外部と電気的に接続するための外部接続端子９が設けられる。外部接続端子９は、例えば幅が８ｍｍであり、ｍｉｃｒｏＳＤメモリカードでは図中上部に８個設けられる。
図３に示すように、メモリカード７０は、回路基板１の第２主面（裏面）に絶縁材１１が設けられる。回路基板１の第１主面（表面）には接着フィルムＤＡＦ１を介してメモリチップ２が載置される。接着フィルムＤＡＦ１は、メモリチップ２を回路基板１に固定する。メモリチップ２の第１主面（表面）には接着フィルムＤＡＦ２を介してコントローラチップ３が載置される。接着フィルムＤＡＦ２は、コントローラチップ３をメモリチップ２及び回路基板１に固定する。
回路基板１の第１主面（表面）の内部接続端子１２ａとコントローラチップ３の第１主面（表面）のチップ端子１３ａは、ボンディングワイヤ１４ａを介して電気的に接続される。ボンディングワイヤ１４ａは、例えば金（Ａｕ）ワイヤが使用され、低ループ形状を有する。メモリチップ２の左端部は、回路基板１よりもせり出し距離Ｌ１だけ外側にせり出している。
メモリチップ２、コントローラチップ３、回路基板１の第１主面（表面）、回路基板１の側面、及びボンディングワイヤ１４ａは、封止材１０により気密封止される。メモリチップ２の左端部は、封止材１０よりも水平方向の距離Ｌ４（例えば５０μｍ）だけ内側に設けられる。
ここで、接着フィルムＤＡＦ１及びＤＡＦ２には、例えば厚さ２５μｍを有し、ポリイミド樹脂やポリエチレン樹脂などの樹脂フィルムが使用される。メモリチップ２及びコントローラチップ３は、例えば１００μｍの厚さを有する。回路基板１は、例えば２６０μｍの厚さを有する。
図４に示すように、メモリカード７０は、回路基板１の第２主面（裏面）の左端部に外部接続端子９が設けられる。回路基板１の第２主面（裏面）の左部には、外部接続端子９と接するように絶縁材１１が設けられる。回路基板１の第１主面（表面）には接着フィルムＤＡＦ１を介してメモリチップ２が載置される。接着フィルムＤＡＦ１は、メモリチップ２を回路基板１に固定する。
回路基板１の第１主面（表面）の内部接続端子１２ｂとコントローラチップ３の第１主面（表面）のチップ端子１３ｂは、ボンディングワイヤ１４ｂを介して電気的に接続される。ボンディングワイヤ１４ｂは、例えば金（Ａｕ）ワイヤが使用され、低ループ形状を有する。メモリチップ２、回路基板１の第１主面（表面）、及びボンディングワイヤ１４ｂは、封止材１０により気密封止される。
上述したように、本実施例の半導体装置では、回路基板１、メモリチップ２、コントローラチップ３、及び封止材１０が設けられる。回路基板１の第２主面（裏面）には外部接続端子９が設けられる。メモリチップ２は、一辺が回路基板１の外側にはみ出され、接着フィルムＤＡＦ１を介して回路基板１の第１主面（表面）に載置される。メモリチップ２は、ボンディングワイヤを介して回路基板１と電気的に接続される。コントローラチップ３は、接着フィルムＤＡＦ２を介してメモリチップ２の第１主面（表面）に載置される。コントローラチップ３は、ボンディングワイヤを介して回路基板１と電気的に接続される。メモリチップ２、コントローラチップ３、及びボンディングワイヤは、封止材１０により気密封止される。
このため、メモリチップ２が大容量化され、チップ寸法が回路基板寸法よりも大きくなった場合でも、メモリチップ２をメモリカード７０に搭載することができる。また、大容量化されたメモリチップ２に対応するために回路基板１の面積を大きくする必要がないので回路基板１のコストを削減することができる。
なお、本実施例では、コントローラチップ３をメモリチップ２上に載置しているが、回路基板１上に載置してもよい。また、ｍｉｃｒｏＳＤ（Secure Digital）メモリカードであるメモリカード７０は、封止材１０で封止しているだけであるが、ケースを用いて外側を保護してもよい。
次に、本発明の実施例２に係る半導体装置について、図面を参照して説明する。図５は半導体装置としてのメモリカードを示す平面図、図６は図５のＣ−Ｃ線に沿う断面図である。本実施例では、回路基板に載置され、積層される複数のメモリチップの一辺を回路基板の外側にはみ出させている。
図５に示すように、メモリカード７１には、回路基板１ａ、メモリチップ２ａ、メモリチップ２ｂ、メモリチップ２ｃ、コントローラチップ３ａ、及び封止材１０ａが設けられる。メモリカード７１は、ｍｉｃｒｏＳＤ（Secure Digital）メモリカードであり、例えば携帯電話、デジタルカメラ、ビデオカメラ、ゲーム機などに使用される。
封止材１０ａは、回路基板１の第１主面、回路基板１の側面の一部、メモリチップ２ａ、メモリチップ２ｂ、メモリチップ２ｃ、及びコントローラチップ３ａを覆うように設けられる（詳細は後述する）。
回路基板１ａは、封止材１０ａの短辺７Ａよりも内側に設けられ、封止材１０ａの長辺８Ａよりも内側に設けられ、封止材１０ａの長辺８Ｂの中央部及び下部よりも内側に設けられ、図に対して上から見て封止材１０ａの短辺７Ｂと同じ位置に設けられ、図に対して上から見て封止材１０ａの上部の長辺８Ｂと同じ位置に設けられる。
メモリチップ２ｃは、一辺（図中左側）が回路基板１の外側にせり出すように回路基板１ａ上に設けられる。メモリチップ２ｂは、メモリチップ２ｃ上に設けられ、一辺（図中左側）が回路基板１ａの外側にせり出すように回路基板１ａ上に設けられる。メモリチップ２ａは、メモリチップ２ｂ上に設けられ、一辺（図中左側）が回路基板１ａの外側にせり出すように回路基板１ａ上に設けられる。コントローラチップ３ａは、回路基板１ａ上に設けられる。コントローラチップ３ａは、メモリチップ２ａ、メモリチップ２ｂ、及びメモリチップ２ｃの読み出し・書き込み動作を制御する。
図６に示すように、メモリカード７１は、回路基板１ａの第２主面（裏面）に絶縁材１１が設けられる。回路基板１ａの第１主面（表面）には接着フィルムＤＡＦ１１を介してメモリチップ２ｃが載置される。接着フィルムＤＡＦ１１は、メモリチップ２ｃを回路基板１ａに固定する。メモリチップ２ｂは、メモリチップ２ｃの第１主面（表面）に接着フィルムＤＡＦ１２を介して載置される。接着フィルムＤＡＦ１２は、メモリチップ２ｂをメモリチップ２ｃ及び回路基板１ａに固定する。メモリチップ２ａは、メモリチップ２ｂの第１主面（表面）に接着フィルムＤＡＦ１３を介して載置される。接着フィルムＤＡＦ１３は、メモリチップ２ａをメモリチップ２ｂ、メモリチップ２ｃ及び回路基板１ａに固定する。
回路基板１ａの第１主面（表面）の内部接続端子１２１ａとメモリチップ２ａの第１主面（表面）のチップ端子１３１ａは、ボンディングワイヤ１４１ａを介して電気的に接続される。回路基板１ａの第１主面（表面）の内部接続端子１２１ｂとメモリチップ２ｂの第１主面（表面）のチップ端子１３１ｂは、ボンディングワイヤ１４１ｂを介して電気的に接続される。回路基板１ａの第１主面（表面）の内部接続端子１２１ｃとメモリチップ２ｃの第１主面（表面）のチップ端子１３１ｃは、ボンディングワイヤ１４１ｃを介して電気的に接続される。ボンディングワイヤ１４１ａ乃至１４１ｃは、例えば金（Ａｕ）ワイヤが使用され、低ループ形状を有する。メモリチップ２ｃの左端部は、回路基板１ａよりもせり出し距離Ｌ１１だけ外側にせり出している。メモリチップ２ｂの左端部は、回路基板１ａよりもせり出し距離（Ｌ１１＋Ｌ１２）だけ外側にせり出している。メモリチップ２ａの左端部は、回路基板１ａよりもせり出し距離（Ｌ１１＋Ｌ１２＋Ｌ１３）だけ外側にせり出している。
メモリチップ２ａ、メモリチップ２ｂ、メモリチップ２ｃ、回路基板１ａの第１主面（表面）、回路基板１の側面、及びボンディングワイヤ１４１ａ乃至１４１ｃは、封止材１０ａにより気密封止される。メモリチップ２ａの左端部は、封止材１０ａよりも水平方向の距離Ｌ１４（例えば５０μｍ）だけ内側に設けられる。
上述したように、本実施例の半導体装置では、回路基板ａ、メモリチップ２ａ、メモリチップ２ｂ、メモリチップ２ｃ、コントローラチップ３ａ、及び封止材１０ａが設けられる。メモリチップ２ｃは、一辺が回路基板１ａの外側にはみ出され、接着フィルムＤＡＦ１１を介して回路基板１ａの第１主面（表面）に載置される。メモリチップ２ｂは、一辺が回路基板１ａの外側にはみ出され、接着フィルムＤＡＦ１２を介してメモリチップ２ｃの第１主面（表面）に載置される。メモリチップ２ａは、一辺が回路基板１ａの外側にはみ出され、接着フィルムＤＡＦ１３を介してメモリチップ２ｂの第１主面（表面）に載置される。コントローラチップ３ａは、回路基板１ａの第１主面（表面）に載置される。メモリチップ２ａ、メモリチップ２ｂ、メモリチップ２ｃ、及びコントローラチップ３ａは、ボンディングワイヤを介してそれぞれ回路基板１ａと電気的に接続される。メモリチップ２ａ、メモリチップ２ｂ、メモリチップ２ｃ、コントローラチップ３ａ、及びボンディングワイヤは、封止材１０ａにより気密封止される。
このため、メモリチップ２ａ、メモリチップ２ｂ、及びメモリチップ２ｃが大容量化され、チップ寸法が回路基板寸法よりも大きくなった場合でも、メモリチップ２ａ、メモリチップ２ｂ、及びメモリチップ２ｃをメモリカード７１に搭載することができる。また、大容量化されたメモリチップ２ａ、メモリチップ２ｂ、及びメモリチップ２ｃに対応するために回路基板１ａの面積を大きくする必要がないので回路基板１ａのコストを削減することができる。
なお、本実施例では、回路基板１ａ上にメモリチップを３個積層形成しているが、２個積層或いは４個以上積層形成してもよい。また、積層形成されたメモリチップ上にコントローラチップ３ａを載置してもよい。
次に、本発明の実施例３に係る半導体装置について、図面を参照して説明する。図７は半導体装置としてのメモリカードを示す平面図である。本実施例では、回路基板に載置されるメモリチップの二辺を回路基板の外側にはみ出させている。
図７に示すように、メモリカード７２には、回路基板１ｂ、メモリチップ２ｂｂ、コントローラチップ３ｂ、及び封止材１０ｂが設けられる。メモリカード７２は、ｍｉｃｒｏＳＤ（Secure Digital）メモリカードであり、例えば携帯電話、デジタルカメラ、ビデオカメラ、ゲーム機などに使用される。
封止材１０ｂは、直線状の短辺７Ａ、図に対して上から見て回路基板１と同じ位置の直線状の短辺７Ｂ、きり欠け部４とくびれ部５を有する長辺８Ａ、図に対して上から見て上部が回路基板１と同じ位置の直線状の長辺８Ｂ、及び四隅の角部６を有する。封止材１０ｂは、回路基板１ｂの第１主面、回路基板１ｂの側面の一部、メモリチップ２ｂｂ、及びコントローラチップ３ｂを覆うように設けられる。
回路基板１ｂは、封止材１０ｂの短辺７Ａよりも内側に設けられ、封止材１０ｂの長辺８Ａよりも内側に設けられ、封止材１０ｂの長辺８Ｂの中央部及び下部よりも内側に設けられ、図に対して上から見て封止材１０ｂの短辺７Ｂと同じ位置に設けられ、図に対して上から見て封止材１０ｂの上部の長辺８Ｂと同じ位置に設けられる。
メモリチップ２ｂｂは、左側の一辺が回路基板１ｂの外側にせり出すように回路基板１ｂ上に設けられ（せり出し距離Ｌ２１）、上側の一辺が回路基板１ｂの外側にせり出すように回路基板１ｂ上に設けられる（せり出し距離Ｌ２２）。コントローラチップ３ｂは、メモリチップ２ｂｂ上に設けられる。コントローラチップ３ｂは、メモリチップ２ｂｂの右下部に設けられる。コントローラチップ３ｂは、メモリチップ２ｂｂの読み出し・書き込み動作を制御する。
上述したように、本実施例の半導体装置では、回路基板１ｂ、メモリチップ２ｂｂ、コントローラチップ３ｂ、及び封止材１０ｂが設けられる。メモリチップ２ｂｂは、二辺が回路基板１ｂの外側にはみ出され、回路基板１ｂの第１主面（表面）に載置される。メモリチップ２ｂｂは、回路基板１ｂと電気的に接続される。
コントローラチップ３ｂは、メモリチップ２ｂｂの第１主面（表面）に載置される。コントローラチップ３ｂは、回路基板１ｂと電気的に接続される。メモリチップ２ｂｂ及びコントローラチップ３ｂは、封止材１０ｂにより気密封止される。
このため、メモリチップ２ｂｂが大容量化され、チップ寸法が回路基板寸法よりも大きくなった場合でも、メモリチップ２ｂｂをメモリカード７２に搭載することができる。また、大容量化されたメモリチップ２ｂｂに対応するために回路基板１ｂの面積を大きくする必要がないので回路基板１ｂのコストを削減することができる。
次に、本発明の実施例４に係る半導体装置について、図面を参照して説明する。図８は半導体装置としてのメモリカードを示す平面図、図９は図８のＤ−Ｄ線に沿う断面図である。本実施例では、回路基板に載置されるメモリチップの三辺を回路基板の外側にはみ出させている。
図８に示すように、メモリカード７３には、回路基板１ｃ、メモリチップ２ｃｃ、コントローラチップ３ｃ、及びケース２１が設けられる。メモリカード７３は、ＳＤ（Secure Digital）メモリカード（normal SD）であり、例えば携帯電話、デジタルカメラ、ビデオカメラ、ゲーム機などに使用される。ＳＤメモリカード（normal SD）は、幅（Ｗ）が２４ｍｍ、長さ（Ｌ）が３２ｍｍ、厚さ（Ｔ）が２．１ｍｍの形状を有し、端子数を９個有する。
ケース２１は、直線状の短辺７Ａ、直線状の短辺７Ｂ、きり欠け部４とくびれ部５を有する長辺８Ａ、くびれ部５を有する直線状の長辺８Ｂ、及び三隅の角部６を有する。ケース２１は、回路基板１ｃの第１主面、回路基板１ｃの側面、メモリチップ２ｃｃ、及びコントローラチップ３ｃを覆うように設けられる（詳細は後述する）。
回路基板１ｃは、ケース２１の短辺７Ａよりも内側に設けられ、ケース２１の長辺８Ａよりも内側に設けられ、ケース２１の長辺８Ｂよりも内側に設けられ、ケース２１の短辺７Ｂよりも内側に設けられる。
メモリチップ２ｃｃは、左側の一辺が回路基板１ｃの外側にせり出し距離Ｌ３１だけせり出すように回路基板１ｃ上に設けられ、右側の一辺が回路基板１ｃの外側にせり出し距離Ｌ３２だけせり出すように回路基板１ｃ上に設けられ、下側の一辺が回路基板１ｃの外側にせり出し距離Ｌ３３だけせり出すように回路基板１ｃ上に設けられる。
コントローラチップ３ｃは、メモリチップ２ｃｃ上に設けられる。コントローラチップ３ｃは、メモリチップ２ｃｃの読み出し・書き込み動作を制御する。
図９に示すように、メモリカード７３は、回路基板１ｃの第２主面（裏面）の左部に外部接続端子９が設けられる。回路基板１ｃの第１主面（表面）には接着フィルムＤＡＦ２１を介してメモリチップ２ｃｃが載置される。接着フィルムＤＡＦ２１は、メモリチップ２ｃｃを回路基板１ｃに固定する。メモリチップ２ｃｃの第１主面（表面）には接着フィルムＤＡＦ２２を介してコントローラチップ３ｃが載置される。接着フィルムＤＡＦ２２は、コントローラチップ３ｃをメモリチップ２ｃｃ及び回路基板１ｃに固定する。
回路基板１ｃの第１主面（表面）の内部接続端子１２２ａとコントローラチップ３ｃの第１主面（表面）のチップ端子１３２ａは、ボンディングワイヤ１４２ａを介して電気的に接続される。回路基板１ｃの第１主面（表面）の内部接続端子１２２ｂとメモリチップ２ｃｃの第１主面（表面）のチップ端子１３２ｂは、ボンディングワイヤ１４２ｂを介して電気的に接続される。ボンディングワイヤ１４２ａ及び１４２ｂは、例えば金（Ａｕ）ワイヤが使用され、低ループ形状を有する。
メモリチップ２ｃｃ、コントローラチップ３ｃ、回路基板１ｃの第１主面（表面）、回路基板１ｃの側面、ボンディングワイヤ１４２ａ、及びボンディングワイヤ１４２ｂは、封止材１０ｃにより気密封止される。ケース２１は、メモリチップ２ｃｃ、コントローラチップ３ｃ、回路基板１ｃの第１主面（表面）、回路基板１ｃの側面、ボンディングワイヤ１４２ａ、ボンディングワイヤ１４２ｂ、封止材１０ｃ、及び外部接続端子９を除く回路基板１ｃの第２主面（裏面）を覆っている。
上述したように、本実施例の半導体装置では、回路基板１ｃ、メモリチップ２ｃｃ、コントローラチップ３ｃ、封止材１０ｃ、及びケース２１が設けられる。回路基板１ｃの第２主面（裏面）には外部接続端子９が設けられる。メモリチップ２ｃｃは、三辺が回路基板１ｃの外側にはみ出され、接着フィルムＤＡＦ２１を介して回路基板１の第１主面（表面）に載置される。メモリチップ２ｃｃは、ボンディングワイヤを介して回路基板１ｃと電気的に接続される。コントローラチップ３ｃは、接着フィルムＤＡＦ２２を介してメモリチップ２ｃｃの第１主面（表面）に載置される。コントローラチップ３ｃは、ボンディングワイヤを介して回路基板１ｃと電気的に接続される。メモリチップ２ｃｃ、コントローラチップ３ｃ、及びボンディングワイヤは、封止材１０ｃにより気密封止される。封止材１０ｃ、回路基板１ｃの第１主面（表面）、メモリチップ２ｃｃ、コントローラチップ３ｃ、及びボンディングワイヤは、ケース２１により覆われる。
このため、メモリチップ２ｃｃが大容量化され、チップ寸法が回路基板寸法よりも大きくなった場合でも、メモリチップ２ｃｃをメモリカード７３に搭載することができる。また、大容量化されたメモリチップ２ｃｃに対応するために回路基板１ｃの面積を大きくする必要がないので回路基板１ｃのコストを削減することができる。
次に、本発明の実施例５に係る半導体装置について、図面を参照して説明する。図１０は半導体装置としてのメモリカードを示す平面図、図１１は図１０のＥ−Ｅ線に沿う断面図である。本実施例では、回路基板に載置されるメモリチップの四辺を回路基板の外側にはみ出させている。
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図１０に示すように、メモリカード８０には、回路基板１ｄ、メモリチップ２ｄ、及びケース２１ａが設けられる。メモリカード８０は、例えば携帯電話、デジタルカメラ、ビデオカメラ、ゲーム機などに使用される。
ケース２１ａは、直線状の短辺７Ａ、直線状の短辺７Ｂ、きり欠け部４を有する長辺８Ａ、直線状の長辺８Ｂ、及び三隅の角部６を有する。ケース２１ａは、回路基板１ｄの第１主面、回路基板１ｄの側面、メモリチップ２ｄ、及び後述する回路基板１ｄの第２主面に設けられるコントローラチップ３ｄを覆うように設けられる（詳細は後述する）。
回路基板１ｄは、ケース２１ａの短辺７Ａ、短辺７Ｂ、長辺８Ａ、及び長辺８Ｂよりも内側に設けられる。
メモリチップ２ｃｃは、左側の一辺が回路基板１ｄの外側にせり出し距離Ｌ４４だけせり出すように回路基板１ｄ上に設けられ、右側の一辺が回路基板１ｄの外側にせり出し距離Ｌ４１だけせり出すように回路基板１ｄ上に設けられ、下側の一辺が回路基板１ｄの外側にせり出し距離Ｌ４２だけせり出すように回路基板１ｄ上に設けられ、上側の一辺が回路基板１ｄの外側にせり出し距離Ｌ４３だけせり出すように回路基板１ｄ上に設けられる。ただし、左右のつりピン部分は、回路基板１ｄが外側にせり出している。
図１１に示すように、メモリカード８０は、回路基板１ｄの第２主面（裏面）の左部に外部接続端子９が設けられる。回路基板１ｄの第２主面（裏面）の中央部にコントローラチップ３ｄが設けられる。回路基板１ｄの第２主面（裏面）の内部接続端子１２３ｃとコントローラチップ３ｄのチップ端子１３３ｃがバンプ３１ｃを介して電気的に接続される。回路基板１ｄの第２主面（裏面）の内部接続端子１２３ｄとコントローラチップ３ｄのチップ端子１３３ｄがバンプ３１ｄを介して電気的に接続される。コントローラチップ３ｄは、封止材１０ｅで気密封止される。
回路基板１ｄの第１主面（表面）にはメモリチップ２ｄが載置される。回路基板１ｄの第１主面（表面）の内部接続端子１２３ａとメモリチップ２ｄのチップ端子１３３ａがバンプ３１ａを介して電気的に接続される。回路基板１ｄの第１主面（表面）の内部接続端子１２３ｂとメモリチップ２ｄのチップ端子１３３ｂがバンプ３１ｂを介して電気的に接続される。回路基板１ｄの第１主面（表面）、回路基板１ｄの側面、及びメモリチップ２ｄは、封止材１０ｄにより気密封止される。
メモリチップ２ｄ、コントローラチップ３ｄ、封止材１０ｄ、封止材１０ｅ、回路基板１ｄの第２主面（裏面）の外部接続端子９が設けられていない領域、及び回路基板１ｄの第１主面（表面）を覆うように、ケース２１ａが設けられる。
ここで、バンプ３１ａ乃至３１ｄには、はんだバンプを用いているが代わりに金（Ａｕ）バンプを用いてもよい。ここでは、バンプ３１ｃ及び３１ｄを用いてコントローラチップ３ｄと回路基板１ｄを電気的に接続しているが、代わりにボンディングワイヤを用いて接続してもよい。
上述したように、本実施例の半導体装置では、回路基板１ｄ、メモリチップ２ｄ、コントローラチップ３ｄ、封止材１０ｄ、封止材１０ｅ、及びケース２１ａが設けられる。回路基板１ｄの第２主面（裏面）には外部接続端子９が設けられる。メモリチップ２ｄは、四辺が回路基板１ｄの外側にはみ出され、回路基板１ｄの第１主面（表面）に載置される。メモリチップ２ｄは、バンプを介して回路基板１ｄと電気的に接続される。回路基板１ｄの第１主面（表面）、回路基板１ｄの側面、及びメモリチップ２ｄは、封止材１０ｄにより気密封止される。
封止材１０ｄ、封止材１０ｅ、回路基板１ｄの第１主面（表面）、メモリチップ２ｄ、及びコントローラチップ３ｄは、ケース２１ａにより覆われる。
このため、メモリチップ２ｄが大容量化され、チップ寸法が回路基板寸法よりも大きくなった場合でも、メモリチップ２ｄをメモリカード８０に搭載することができる。また、大容量化されたメモリチップ２ｄに対応するために回路基板１ｄの面積を大きくする必要がないので回路基板１ｄのコストを削減することができる。
発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
実施例では、ＳＤカードに適用したが、ＳＤカード以外の、例えばＩＣカードなどの他のカード型記録媒体、ＵＳＢ（Universal Serial Bus）メモリなどにも適用することができる。
本発明は、以下の付記に記載されているような構成が考えられる。
（付記１） 第１主面と相対向する第２主面に外部接続端子が設けられる回路基板と、前記回路基板の第１主面に載置され、少なくとも１辺が前記回路基板の外側にはみ出され、第１のチップ端子が前記回路基板の第１の内部接続端子とボンディングワイヤを介して電気的に接続されるメモリチップと、前記回路基板の第１主面に載置され、第２のチップ端子が前記回路基板の第２の内部接続端子とボンディングワイヤを介して電気的に接続されるコントローラチップと、前記メモリチップ及び前記コントローラチップを気密封止する封止材とを具備する半導体装置。
（付記２） 第１主面と相対向する第２主面に外部接続端子が設けられる回路基板と、前記回路基板の第１主面に載置され、少なくとも１辺が前記回路基板の外側にはみ出され、第１のチップ端子が前記回路基板の第１の内部接続端子とボンディングワイヤを介して電気的に接続されるメモリチップと、前記回路基板の第１主面に載置され、第２のチップ端子が前記回路基板の第２の内部接続端子とボンディングワイヤを介して電気的に接続されるコントローラチップと、前記メモリチップ及び前記コントローラチップを気密封止する封止材と、前記封止材、前記回路基板の第１主面、前記回路基板の側面、及び前記外部接続端子が設けられる領域を除く前記回路基板の第２主面を覆うように設けられるケースとを具備する半導体装置。
（付記３） 前記封止材は、前記メモリチップ、前記コントローラチップ、前記回路基板の第１主面、少なくとも２側面の一部領域を除いた前記回路基板の側面を気密封止する付記１又は２に記載の半導体装置。
（付記４） 前記外部接続端子を除く前記回路基板の第２主面には、絶縁材が設けられる付記１乃至３のいずれかに記載の半導体装置。
（付記５） 前記回路基板は、ガラスエポキシ基板である付記１乃至４のいずれかに記載の半導体装置。
１、１ａ〜１ｄ 回路基板
２、２ａ、２ｂ、２ｃ、２ｂｂ、２ｃｃ、２ｄ メモリチップ
３、３ａ、３ｂ コントローラチップ
４ 切り欠け部
５ くびれ部
６ 角部
７Ａ、７Ｂ 短辺
８Ａ、８Ｂ 長辺
９ 外部接続端子
１０、１０ａ〜１０ｅ 封止材
１１ 絶縁材
１２ａ、１２ｂ、１２１ａ〜１２１ｃ、１２２ａ、１２２ｂ、１２３ａ〜１２３ｄ 内部接続端子
１３ａ、１３ｂ、１３１ａ〜１３１ｃ、１３２ａ、１３２ｂ、１３３ａ〜１３３ｄ チップ端子
１４ａ、１４ｂ、１４１ａ〜１４１ｃ、１４２ａ、１４２ｂ ボンディングワイヤ
２１、２１ａ ケース
３１ａ〜３１ｄ バンプ
７０〜７３、８０ メモリカード
ＤＡＦ１、ＤＡＦ２、ＤＡＦ１１〜ＤＡＦ１３、ＤＡＦ２１、ＤＡＦ２２ 接着フィルム

Claims (5)

  1. 回路基板と、
    前記回路基板の第１主面に載置され、少なくとも１辺が前記回路基板の外側にはみ出され、チップ端子が前記回路基板の内部接続端子と電気的に接続される半導体チップと、
    前記半導体チップを気密封止する封止材と、
    を具備することを特徴とする半導体装置。
  2. 回路基板と、
    前記回路基板の第１主面に載置され、少なくとも１辺が前記回路基板の外側にはみ出され、チップ端子が前記回路基板の内部接続端子と電気的に接続され、積層形成される複数の半導体チップと、
    前記複数の半導体チップを気密封止する封止材と、
    を具備することを特徴とする半導体装置。
  3. 第１主面と相対向する第２主面に外部接続端子が設けられる回路基板と、
    前記回路基板の第１主面に載置され、少なくとも１辺が前記回路基板の外側にはみ出され、第１のチップ端子が前記回路基板の第１の内部接続端子と電気的に接続されるメモリチップと、
    前記メモリチップを気密封止する封止材と、
    を具備することを特徴とする半導体装置。
  4. 前記第１のチップ端子と前記回路基板の第１の内部接続端子の間は、ボンディングワイヤ或いはバンプを介して電気的に接続されることを特徴とする請求項３に記載の半導体装置。
  5. 前記メモリチップの第１主面に載置され、第２のチップ端子が前記回路基板の第２の内部接続端子とボンディングワイヤ或いはバンプを介して電気的に接続され、前記封止材により気密封止されることを特徴とする請求項３又は４に記載の半導体装置。
JP2009108353A 2009-04-27 2009-04-27 半導体装置 Pending JP2010258304A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009108353A JP2010258304A (ja) 2009-04-27 2009-04-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009108353A JP2010258304A (ja) 2009-04-27 2009-04-27 半導体装置

Publications (1)

Publication Number Publication Date
JP2010258304A true JP2010258304A (ja) 2010-11-11

Family

ID=43318856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009108353A Pending JP2010258304A (ja) 2009-04-27 2009-04-27 半導体装置

Country Status (1)

Country Link
JP (1) JP2010258304A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017022241A (ja) * 2015-07-09 2017-01-26 株式会社東芝 半導体装置及び電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017022241A (ja) * 2015-07-09 2017-01-26 株式会社東芝 半導体装置及び電子機器
US10409338B2 (en) 2015-07-09 2019-09-10 Toshiba Memory Corporation Semiconductor device package having an oscillator and an apparatus having the same

Similar Documents

Publication Publication Date Title
US7939927B2 (en) Semiconductor memory apparatus
KR100665217B1 (ko) 반도체 멀티칩 패키지
JP6607887B2 (ja) 半導体装置
KR102519001B1 (ko) 필름 패키지 및 이를 포함하는 패키지 모듈
KR101880173B1 (ko) 멀티 칩 패키지
KR20010002214A (ko) 반도체패키지와 그 제조방법
KR20110083969A (ko) 반도체 패키지 및 그 제조 방법
KR100992344B1 (ko) 반도체 멀티칩 패키지
US20170309606A1 (en) Module substrate and semiconductor module
US20110115100A1 (en) Semiconductor device
JP2002124626A (ja) 半導体装置
KR102190390B1 (ko) 반도체 패키지 및 이의 제조 방법
JP2010258304A (ja) 半導体装置
CN110858573A (zh) 半导体封装件
JP5166903B2 (ja) 半導体装置
CN108933123B (zh) 半导体封装以及制造该半导体封装的方法
JP4716836B2 (ja) 半導体装置
KR20110091186A (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
US8376238B2 (en) Semiconductor storage device
KR20080114623A (ko) 오버행 접속 스택을 구비하는 집적회로 패키지 시스템
JPH11186492A (ja) 半導体パッケージ及び半導体パッケージの実装構造
KR100216061B1 (ko) 반도체 패키지
JP2008091790A (ja) 半導体パッケージ、及びこれを用いた表示装置
JPH11282995A (ja) Ｐｃカード
JP4674477B2 (ja) 半導体モジュール

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111125

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111205