JPH11282995A - Ｐｃカード - Google Patents
ＰｃカードInfo
- Publication number
- JPH11282995A JPH11282995A JP8170598A JP8170598A JPH11282995A JP H11282995 A JPH11282995 A JP H11282995A JP 8170598 A JP8170598 A JP 8170598A JP 8170598 A JP8170598 A JP 8170598A JP H11282995 A JPH11282995 A JP H11282995A
- Authority
- JP
- Japan
- Prior art keywords
- card
- board
- chip
- mcm
- chip module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Credit Cards Or The Like (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 半導体メモリベアチップを実装する回路基板
を可撓性を有するフィルム回路基板とし、これを折り畳
んでＭＣＭを構成して実装密度を大きく向上すると共に
ガタツキを抑える緩衝材を不要にし、ＭＣＭをＰＣカー
ド基板を貫通してＰＣカード基板の表裏両面に亘った上
下対称の実装形に取り付けてＰＣカード筐体内の空間を
最大限に利用したＰＣカードを提供する。 【解決手段】 半導体メモリベアチップ４の複数個を可
撓性フィルム回路基板５にフリップチップボンディング
してマルチチップモジュール３を構成し、ＰＣカード基
板２に組み込んだＰＣカード。
を可撓性を有するフィルム回路基板とし、これを折り畳
んでＭＣＭを構成して実装密度を大きく向上すると共に
ガタツキを抑える緩衝材を不要にし、ＭＣＭをＰＣカー
ド基板を貫通してＰＣカード基板の表裏両面に亘った上
下対称の実装形に取り付けてＰＣカード筐体内の空間を
最大限に利用したＰＣカードを提供する。 【解決手段】 半導体メモリベアチップ４の複数個を可
撓性フィルム回路基板５にフリップチップボンディング
してマルチチップモジュール３を構成し、ＰＣカード基
板２に組み込んだＰＣカード。
Description
【０００１】
【発明の属する技術分野】この発明は、ＰＣカードに関
し、特に、半導体メモリベアチップの複数個を可撓性フ
ィルム回路基板にフリップチップボンディングしてマル
チチップモジュール（以下、ＭＣＭ、と記載する）を構
成し、ＰＣカード基板に組み込んだＰＣカードに関す
る。
し、特に、半導体メモリベアチップの複数個を可撓性フ
ィルム回路基板にフリップチップボンディングしてマル
チチップモジュール（以下、ＭＣＭ、と記載する）を構
成し、ＰＣカード基板に組み込んだＰＣカードに関す
る。
【０００２】
【従来の技術】半導体メモリをＰＣカード基板に実装す
る仕方の従来例を図３を参照して説明する。図３（ａ）
は図３において、ＴＳＯＰパッケージ８の如きサーフェ
スマウントデバイス（以下、ＳＭＤ、と記載する）をＰ
Ｃカード基板２にＳＭＴ実装する場合、複数のＴＳＯＰ
パッケージ８を実装するに際して、ＰＣカード基板２に
これら複数のＴＳＯＰパッケージ８を並列して実装して
いる。そして、ＰＣカード基板２にＴＳＯＰパッケージ
８を実装してこれをＰＣカード筐体１に収容し、ＰＣカ
ードとして組み上げ構成した曉においてＰＣカード基板
２がＰＣカード筐体１との間に生ずるガタツキを抑える
緩衝材９をＰＣカード基板２とＰＣカード筐体１との間
に介在させている。
る仕方の従来例を図３を参照して説明する。図３（ａ）
は図３において、ＴＳＯＰパッケージ８の如きサーフェ
スマウントデバイス（以下、ＳＭＤ、と記載する）をＰ
Ｃカード基板２にＳＭＴ実装する場合、複数のＴＳＯＰ
パッケージ８を実装するに際して、ＰＣカード基板２に
これら複数のＴＳＯＰパッケージ８を並列して実装して
いる。そして、ＰＣカード基板２にＴＳＯＰパッケージ
８を実装してこれをＰＣカード筐体１に収容し、ＰＣカ
ードとして組み上げ構成した曉においてＰＣカード基板
２がＰＣカード筐体１との間に生ずるガタツキを抑える
緩衝材９をＰＣカード基板２とＰＣカード筐体１との間
に介在させている。
【０００３】
【発明が解決しようとする課題】以上の通り、ＰＣカー
ド基板２に複数のＴＳＯＰパッケージ８を実装するに際
して、これら複数のＴＳＯＰパッケージ８は、通常、Ｐ
Ｃカード基板２に並列して実装される。従って、実装さ
れるべきＴＳＯＰパッケージ８の個数に応じてＰＣカー
ド基板２の実装面積を増大するところからＰＣカード内
のスペース領域が小さくなり、その分ＰＣカードの機能
向上の妨げとなる。メモリ容量の大きいＴＳＯＰパッケ
ージ８を使用することによりＴＳＯＰパッケージ８の個
数を減少することができて、一時的な解決にはなるが、
メモリ容量の大きいＴＳＯＰパッケージ８を採用するこ
とによりコストが増大すること、メモリ容量の大きいＴ
ＳＯＰパッケージ８の入手に問題があること、その他の
問題を招くに到る。
ド基板２に複数のＴＳＯＰパッケージ８を実装するに際
して、これら複数のＴＳＯＰパッケージ８は、通常、Ｐ
Ｃカード基板２に並列して実装される。従って、実装さ
れるべきＴＳＯＰパッケージ８の個数に応じてＰＣカー
ド基板２の実装面積を増大するところからＰＣカード内
のスペース領域が小さくなり、その分ＰＣカードの機能
向上の妨げとなる。メモリ容量の大きいＴＳＯＰパッケ
ージ８を使用することによりＴＳＯＰパッケージ８の個
数を減少することができて、一時的な解決にはなるが、
メモリ容量の大きいＴＳＯＰパッケージ８を採用するこ
とによりコストが増大すること、メモリ容量の大きいＴ
ＳＯＰパッケージ８の入手に問題があること、その他の
問題を招くに到る。
【０００４】そして、容量の大きいＴＳＯＰパッケージ
８も、月日が経過するにつれてこれも格別大容量のＴＳ
ＯＰパッケージとは言い難い単なる標準的なメモリ容量
のＴＳＯＰパッケージとなることが容易に予想され、こ
れにより更なる搭載メモリ容量増大の必要に迫られるこ
ととなる。また、上述した通り、従来のＰＣカードは、
構成した曉においてＰＣカード基板２がＰＣカード筐体
１との間に生ずるガタツキを抑える緩衝材９をＰＣカー
ド基板２とＰＣカード筐体１との間に介在させる必要が
ある。ＰＣカードに本来的に必要とはされないこの種の
緩衝材９を使用することは、ＰＣカードのスペースファ
クタ向上の見地から好ましいことではない。
８も、月日が経過するにつれてこれも格別大容量のＴＳ
ＯＰパッケージとは言い難い単なる標準的なメモリ容量
のＴＳＯＰパッケージとなることが容易に予想され、こ
れにより更なる搭載メモリ容量増大の必要に迫られるこ
ととなる。また、上述した通り、従来のＰＣカードは、
構成した曉においてＰＣカード基板２がＰＣカード筐体
１との間に生ずるガタツキを抑える緩衝材９をＰＣカー
ド基板２とＰＣカード筐体１との間に介在させる必要が
ある。ＰＣカードに本来的に必要とはされないこの種の
緩衝材９を使用することは、ＰＣカードのスペースファ
クタ向上の見地から好ましいことではない。
【０００５】この発明は、上述の問題を解消したマルチ
チップモジュールを実装したＰＣカード基板を提供する
ものである。
チップモジュールを実装したＰＣカード基板を提供する
ものである。
【０００６】
【課題を解決するための手段】請求項１：半導体メモリ
ベアチップ４の複数個を可撓性フィルム回路基板５にフ
リップチップボンディングしてマルチチップモジュール
３を構成し、ＰＣカード基板２に組み込んだＰＣカード
を構成した。そして、請求項２：請求項１に記載される
ＰＣカードにおいて、可撓性フィルム回路基板５は単層
或いは複数層積層した構成を有するものであるＰＣカー
ドを構成した。
ベアチップ４の複数個を可撓性フィルム回路基板５にフ
リップチップボンディングしてマルチチップモジュール
３を構成し、ＰＣカード基板２に組み込んだＰＣカード
を構成した。そして、請求項２：請求項１に記載される
ＰＣカードにおいて、可撓性フィルム回路基板５は単層
或いは複数層積層した構成を有するものであるＰＣカー
ドを構成した。
【０００７】また、請求項３：請求項１および請求項２
の内の何れかに記載されるＰＣカードにおいて、マルチ
チップモジュール３はこれを折り畳んでバネ性を付与さ
れたものであるＰＣカードを構成した。更に、請求項
４：請求項１ないし請求項３の内の何れかに記載される
ＰＣカードにおいて、ＰＣカード基板２に実装貫通孔２
１を形成し、ここにマルチチップモジュール３を実装し
たＰＣカードを構成した。
の内の何れかに記載されるＰＣカードにおいて、マルチ
チップモジュール３はこれを折り畳んでバネ性を付与さ
れたものであるＰＣカードを構成した。更に、請求項
４：請求項１ないし請求項３の内の何れかに記載される
ＰＣカードにおいて、ＰＣカード基板２に実装貫通孔２
１を形成し、ここにマルチチップモジュール３を実装し
たＰＣカードを構成した。
【０００８】そして、請求項５：請求項４に記載される
ＰＣカードにおいて、ＰＣカード基板２の実装貫通孔２
１の近傍の表裏両面にマルチチップモジュール３の半田
付け部７を形成し、マルチチップモジュール３をＰＣカ
ード基板２に対して上下対称に実装したＰＣカードを構
成した。また、請求項６：請求項１ないし請求項５の内
の何れかに記載されるＰＣカードにおいて、マルチチッ
プモジュール３をＰＣカード筐体１に接触せしめた状態
でＰＣカード基板２をＰＣカード筐体１内に収容したＰ
Ｃカードを構成した。
ＰＣカードにおいて、ＰＣカード基板２の実装貫通孔２
１の近傍の表裏両面にマルチチップモジュール３の半田
付け部７を形成し、マルチチップモジュール３をＰＣカ
ード基板２に対して上下対称に実装したＰＣカードを構
成した。また、請求項６：請求項１ないし請求項５の内
の何れかに記載されるＰＣカードにおいて、マルチチッ
プモジュール３をＰＣカード筐体１に接触せしめた状態
でＰＣカード基板２をＰＣカード筐体１内に収容したＰ
Ｃカードを構成した。
【０００９】
【発明の実施の形態】この発明の実施の形態を図１を参
照して説明する。図１（ａ）、図１（ｂ）、に示される
如く、可撓性フィルム回路基板単層或いは積層して構成
した可撓性フィルム回路基板５に半導体メモリベアチッ
プ４をフリップチップボンディングして、マルチチップ
モジュール（以下、ＭＣＭ、と記載する）３を形成す
る。６は外部接続端子である。このＭＣＭ３を図１
（ｃ）および図１（ｄ）に示される如く折り畳む。
照して説明する。図１（ａ）、図１（ｂ）、に示される
如く、可撓性フィルム回路基板単層或いは積層して構成
した可撓性フィルム回路基板５に半導体メモリベアチッ
プ４をフリップチップボンディングして、マルチチップ
モジュール（以下、ＭＣＭ、と記載する）３を形成す
る。６は外部接続端子である。このＭＣＭ３を図１
（ｃ）および図１（ｄ）に示される如く折り畳む。
【００１０】図２（ａ）を参照するに、上述の如く折り
畳んだＭＣＭ３はこれをＰＣカード基板２に実装する。
２１はＰＣカード基板２に形成された実装貫通孔を示
し、ここにＭＣＭ３を実装する。７は入出力端子を構成
する半田付け部を示し、ＰＣカード基板２の実装貫通孔
２１の近傍の表裏両面に形成される。ＭＣＭ３はこれら
半田付け部７に外部接続端子６を介して半田付けされ
る。
畳んだＭＣＭ３はこれをＰＣカード基板２に実装する。
２１はＰＣカード基板２に形成された実装貫通孔を示
し、ここにＭＣＭ３を実装する。７は入出力端子を構成
する半田付け部を示し、ＰＣカード基板２の実装貫通孔
２１の近傍の表裏両面に形成される。ＭＣＭ３はこれら
半田付け部７に外部接続端子６を介して半田付けされ
る。
【００１１】
【発明の効果】以上の通りであって、この発明に依れ
ば、ＭＣＭ３を折り畳んで３次元方向に実装することに
より複数の半導体メモリベアチップ４を１チップ分の面
積に実装したことになり、実装密度を大きく向上するこ
とができる。そして、半導体メモリベアチップ４を実装
する回路基板を可撓性を有するフィルム回路基板５とし
たことにより、これを折り畳んで構成したＭＣＭ３は自
体はバネ性を有するものとなり、その結果、ＰＣカード
基板２を使用して構成したＰＣカードにおいて、折り畳
んで構成したＭＣＭ３をこのＰＣカード基板２に実装す
ると、これ自体がバネ性を示してＰＣカード基板２とＰ
Ｃカード筐体１との間に生ずるガタツキを抑える緩衝材
として動作する。従って、ＰＣカードに本来的には必要
とはされない緩衝材を格別に使用することはなくなる。
ば、ＭＣＭ３を折り畳んで３次元方向に実装することに
より複数の半導体メモリベアチップ４を１チップ分の面
積に実装したことになり、実装密度を大きく向上するこ
とができる。そして、半導体メモリベアチップ４を実装
する回路基板を可撓性を有するフィルム回路基板５とし
たことにより、これを折り畳んで構成したＭＣＭ３は自
体はバネ性を有するものとなり、その結果、ＰＣカード
基板２を使用して構成したＰＣカードにおいて、折り畳
んで構成したＭＣＭ３をこのＰＣカード基板２に実装す
ると、これ自体がバネ性を示してＰＣカード基板２とＰ
Ｃカード筐体１との間に生ずるガタツキを抑える緩衝材
として動作する。従って、ＰＣカードに本来的には必要
とはされない緩衝材を格別に使用することはなくなる。
【００１２】また、ＰＣカード基板２のＭＣＭ３実装部
分に実装貫通孔２１を形成し、ＭＣＭの入出力端子を構
成する半田付け部７を実装貫通孔２１の近傍の表裏両面
に形成することにより、ＰＣカード基板２に対してＭＣ
Ｍ３をＰＣカード基板２を貫通してＰＣカード基板２の
表裏両面に亘った上下対称の実装形に取り付けることが
でき、その結果、ＰＣカード筐体１内の空間を最大限に
利用したことになる。
分に実装貫通孔２１を形成し、ＭＣＭの入出力端子を構
成する半田付け部７を実装貫通孔２１の近傍の表裏両面
に形成することにより、ＰＣカード基板２に対してＭＣ
Ｍ３をＰＣカード基板２を貫通してＰＣカード基板２の
表裏両面に亘った上下対称の実装形に取り付けることが
でき、その結果、ＰＣカード筐体１内の空間を最大限に
利用したことになる。
【図１】実施例のＭＣＭを説明する図。
【図２】ＰＣカードの実施例を説明する図。
【図３】従来例を説明する図。
１ ＰＣカード筐体 ２ ＰＣカード基板 ２１ 実装貫通孔 ３ マルチチップモジュール ４ 半導体メモリベアチップ ５ 可撓性フィルム回路基板 ６ 外部接続端子 ７ 半田付け部 ８ ＴＳＯＰパッケージ ９ 緩衝材
Claims (6)
- 【請求項１】 半導体メモリベアチップの複数個を可撓
性フィルム回路基板にフリップチップボンディングして
マルチチップモジュールを構成し、ＰＣカード基板に組
み込んだことを特徴とするＰＣカード。 - 【請求項２】 請求項１に記載されるＰＣカードにおい
て、 可撓性フィルム回路基板は単層或いは複数層積層した構
成を有するものであることを特徴とするＰＣカード。 - 【請求項３】 請求項１および請求項２の内の何れかに
記載されるＰＣカードにおいて、 マルチチップモジュールはこれを折り畳んでバネ性を付
与されたものであることを特徴とするＰＣカード。 - 【請求項４】 請求項１ないし請求項３の内の何れかに
記載されるＰＣカードにおいて、 ＰＣカード基板に実装貫通孔を形成し、ここにマルチチ
ップモジュールを実装したことを特徴とするＰＣカー
ド。 - 【請求項５】 請求項４に記載されるＰＣカードにおい
て、 ＰＣカード基板の実装貫通孔の近傍の表裏両面にマルチ
チップモジュールの半田付け部を形成し、マルチチップ
モジュールをＰＣカード基板に対して上下対称に実装し
たことを特徴とするＰＣカード。 - 【請求項６】 請求項１ないし請求項５の内の何れかに
記載されるＰＣカードにおいて、 マルチチップモジュールをＰＣカード筐体に接触せしめ
た状態でＰＣカード基板をＰＣカード筐体内に収容した
ことを特徴とするＰＣカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08170598A JP3395126B2 (ja) | 1998-03-27 | 1998-03-27 | Ｐｃカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08170598A JP3395126B2 (ja) | 1998-03-27 | 1998-03-27 | Ｐｃカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11282995A true JPH11282995A (ja) | 1999-10-15 |
| JP3395126B2 JP3395126B2 (ja) | 2003-04-07 |
Family
ID=13753808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08170598A Expired - Fee Related JP3395126B2 (ja) | 1998-03-27 | 1998-03-27 | Ｐｃカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3395126B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002028662A1 (fr) * | 2000-10-02 | 2002-04-11 | Matsushita Electric Industrial Co., Ltd. | Support d'enregistrement de type carte et procede de fabrication dudit support |
| US7074644B2 (en) | 2003-01-28 | 2006-07-11 | Seiko Epson Corporation | Method of manufacturing thin film element, thin film transistor circuit substrate, active matrix display device, electro-optical device, and electronic apparatus |
| KR100688515B1 (ko) | 2005-01-06 | 2007-03-02 | 삼성전자주식회사 | 메모리 모듈 및 시스템 |
| US7907420B2 (en) | 2005-03-09 | 2011-03-15 | Panasonic Corporation | Bare chip mounted structure and mounting method |
-
1998
- 1998-03-27 JP JP08170598A patent/JP3395126B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002028662A1 (fr) * | 2000-10-02 | 2002-04-11 | Matsushita Electric Industrial Co., Ltd. | Support d'enregistrement de type carte et procede de fabrication dudit support |
| US6985363B2 (en) | 2000-10-02 | 2006-01-10 | Matsushita Electric Industrial Co., Ltd. | Card type recording medium and production method therefor |
| US7074644B2 (en) | 2003-01-28 | 2006-07-11 | Seiko Epson Corporation | Method of manufacturing thin film element, thin film transistor circuit substrate, active matrix display device, electro-optical device, and electronic apparatus |
| KR100688515B1 (ko) | 2005-01-06 | 2007-03-02 | 삼성전자주식회사 | 메모리 모듈 및 시스템 |
| US7907420B2 (en) | 2005-03-09 | 2011-03-15 | Panasonic Corporation | Bare chip mounted structure and mounting method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3395126B2 (ja) | 2003-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6900529B2 (en) | Electronic module having a three dimensional array of carrier-mounted integrated circuit packages | |
| US6545868B1 (en) | Electronic module having canopy-type carriers | |
| US6611434B1 (en) | Stacked multi-chip package structure with on-chip integration of passive component | |
| KR20020062820A (ko) | 적층된 다수개의 칩모듈 구조를 가진 반도체장치 | |
| KR20060120365A (ko) | 반도체 칩 적층 패키지 | |
| JPH09283695A (ja) | 半導体実装構造 | |
| US20030015803A1 (en) | High-density multichip module and method for manufacturing the same | |
| JP2004031650A (ja) | リードレスパッケージおよび半導体装置 | |
| KR20040059746A (ko) | 사이드 브레이즈 패키지 | |
| JPH11282995A (ja) | Ｐｃカード | |
| JP2003078109A (ja) | 積層型メモリ装置 | |
| JP2000156460A (ja) | 半導体装置 | |
| JPH0582582A (ja) | 半導体装置 | |
| US6984882B2 (en) | Semiconductor device with reduced wiring paths between an array of semiconductor chip parts | |
| KR100592784B1 (ko) | 멀티 칩 패키지 | |
| JPH11112121A (ja) | 回路モジュール及び回路モジュールを内蔵した電子機器 | |
| JP4343727B2 (ja) | 半導体装置 | |
| JP2005228811A (ja) | 半導体装置 | |
| JP4016587B2 (ja) | 電子部品及びその製造方法 | |
| JPH04267361A (ja) | リードレスチップキャリア | |
| JPH0629422A (ja) | 混成集積回路装置 | |
| US20070158821A1 (en) | Managed memory component | |
| JPH02199859A (ja) | 電子部品装置及びその製造方法 | |
| US20090160042A1 (en) | Managed Memory Component | |
| JPH0969587A (ja) | Ｂｇａ型半導体装置及びｂｇａモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021224 |
|
| LAPS | Cancellation because of no payment of annual fees |