JP2010239455A - シリアル転送装置、シリアル受信装置、シリアル転送システム、及びシリアル転送装置を備えた画像形成装置 - Google Patents

Abstract

【課題】複数のパラレルデータをシリアル変換し、パラレル信号の信号波形を損なうことなく送信可能な転送装置を提供する。
【解決手段】複数のパラレル信号をシリアル転送するシリアル転送装置は、複数のパラレル信号を選択的にシリアル信号に変換して出力する変換部と、変換部の出力するシリアル信号を受けるように変換部に接続された１端と、シリアル転送線に接続される他端とを有する接続部と、複数のパラレル信号を変換部で選択してシリアル信号に変換する順序を記憶する変換順序記憶機能とを含み、変換部は、変換順序記憶機能に記憶された順序にしたがって複数のパラレル信号をシリアル信号に変換して出力する（Ｓ２０２〜Ｓ２１２）。
【選択図】 図５

Description

本発明は、パラレルデータをシリアルデータに変換しシリアル転送してパラレル出力するシリアル転送装置に関し、特に、信号値の変化の速さが異なる複数のパラレルデータを扱うシリアル転送装置に関する。

最近の画像形成装置においては、コピー機能だけでなく、プリンタ機能、スキャナ機能及びファクシミリ機能を含んだいわゆる複合機と呼ばれる機種が多く開発されている。画像形成装置は多くの機能を有することにより制御が複雑になる。画像形成装置は、１台の上位コントローラから複数の下位コントローラを制御したり、複数の制御ユニットで分散制御したりなど、各制御ユニットの動作を組合せることで画像形成装置全体の制御を簡単にしようとしている。このようなコントローラ間の通信、制御ユニット間の通信、制御ユニットとモータドライバなどの制御ドライバ間の通信などにおいては、ハーネスと呼ばれる多数の通信線の束を接続して、データを並列的に通信するパラレル型通信が用いられている。

パラレル型通信では、多くの通信線を用いることでデータを一度に複数ビット送受信することができデータ送受信の効率が良い。しかし、パラレル型通信では多くの通信線が必要となるという点で、コスト面の課題があった。また、多数の通信線の束が画像形成装置内に存在するため、装置内での各制御ユニット及びそれらユニットを繋ぐ通信線の配置場所についても考慮しないといけないという課題があった。

それらの問題を解消するために、少ない通信線で高速にデータ通信することができるＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）が開発された。このＳＰＩは、比較的簡便なシリアル通信であって、環状に接続された２つのシフトレジスタを含む。シリアルデータがそのシフトレジスタ間で通信される。このシリアル通信においては、送信と受信とが同時に行なわれる。

ＳＰＩでは、送信出力部はパラレル→シリアル変換型のシフトレジスタを含む。マスタ（送信側）が生成するシフトクロックでパラレルデータがシリアル信号に変換される。このとき、１つのクロックで１ビット分の信号が出力される。受信部はシリアル→パラレル変換型のシフトレジスタを含む。受信部は、送信側から送られてきたシリアル信号をマスタが生成するシフトクロックでサンプリングして、パラレルデータに変換する。

特許文献１では、このようなパラレル・シリアル変換を行なってシリアルデータ転送を行なう転送装置に関し、複数のパラレル・シリアル変換装置が接続されたシリアル転送回路にテストデータを入力し、パラレルデータが正常に出力されているかどうかで、データ転送に用いるシリアル転送ラインの異常を検出する技術が開示されている。

特開平２−２３９７２８号

複数のパラレル信号をシリアル信号に変換して送信するシリアル転送装置において、パラレル・シリアル変換装置は、入力される複数のパラレル信号をいずれも一定の時間間隔でシリアル信号に変換する。この場合、パラレル信号の変化の速さによっては、シリアル通信の値が信号の変化に追従できない場合が生じるという問題がある。

例えば、図４を参照して、従来のシリアル転送装置において４つのモータに対して４種類のパラレル信号をシリアル通信する場合の問題点について説明する。従来の転送方法は、第１のモータの制御信号をシリアル送信するステップ（以下単に「Ｓ」と記載する。）１０２と、Ｓ１０２に続いて実行され、第２のモータの制御信号をシリアル送信するＳ１０４と、Ｓ１０４に続いて実行され、第３のモータの制御信号をシリアル変換して送信するＳ１０６と、Ｓ１０６に続いて実行され、第４のモータの制御信号をシリアル変換して送信し、制御をＳ１０２に戻すＳ１０８とを含む。

信号の受信側にあたるシリアルパラレル変換部は、この転送順序にしたがってシリアル信号を受信し、パラレル信号に戻す。

一つのパラレル信号をシリアル送信するのに要する時間が１００μｓだとすれば、図４に示す１サイクルの処理には４００μｓを要する。すなわち、第１〜第４のいずれのモータにも、４００μｓの間隔で制御信号が供給される。

入力されるパラレル信号の単位時間内における信号値の変化回数が少ない場合は、入力信号と変換後のシリアル信号との値に差が生じることは少ない。したがって、いずれのモータの制御にも問題が生じることはない。しかし、入力される信号のうち、一つでも単位時間内における信号値の変化回数が多いものがある場合には、変換後のシリアル信号ではその変化を再現できないという問題がある。

図６（Ａ）を参照して、入力信号に対して一定（例えば４００μｓ）の転送タイミングでシリアル信号が送信される場合、パラレル信号値が変化したタイミングとシリアルデータ送受信タイミングとの時間差が最大で４００μｓとなる。この時間差の遅れで制御信号が送信されても問題がないような動作条件であればよいが、問題が生じる場合にはシリアル送信をこのまま利用することはできない。さらに、この時間差の間に入力信号値が何度も変化するときには、出力信号値において入力信号値の変化を表すことができない可能性があり、それも装置の制御上では大きな問題となり得る。

この問題に対して、信号変換の時間間隔を短かく、すなわち転送クロックを速くして入力信号を変換することも考えられる。しかし、シリアル転送において転送クロックを速くすると、転送時に外部から受けるノイズの影響が大きくなるという別の問題が発生する。

特許文献１の技術は、シリアル転送が正常に行なわれているかを確認するための技術であって、信号の遅れを解消する技術ではないため、上記の問題を解決することができない。

そのため、本発明の目的は、パラレルデータをシリアル変換して転送するシリアル転送装置において、入力されるパラレル信号の信号波形を損なうことなく送信するシリアル転送装置を提供することである。

本発明の第１の局面に係るシリアル転送装置は、複数のパラレル信号をシリアル転送するシリアル転送装置であって、複数のパラレル信号を選択的にシリアル信号に変換して出力するための第１の変換手段と、第１の変換手段の出力するシリアル信号を受けるように第１の変換手段に接続された１端と、第１のシリアル転送線に接続される他端とを有する第１の接続部と、第１の変換手段に接続され、複数のパラレル信号を第１の変換手段で選択してシリアル信号に変換する順序を記憶するための変換順序記憶手段とを含み、第１の変換手段は、変換順序記憶手段に記憶された順序にしたがって複数のパラレル信号をシリアル信号に変換して出力する。

第１の変換手段は、複数のパラレル信号を選択的にシリアル信号に変換して出力する。変換順序記憶手段は、複数のパラレル信号をシリアル信号に変換する順序を記憶する。第１の変換手段は、変換順序記憶手段に記憶された順序にしたがって複数のパラレル信号をシリアル信号に変換して出力する。

第１の変換手段は、変換順序記憶手段に記憶された順序にしたがって複数のパラレル信号をシリアル信号に変換する。この順序を変更することにより、パラレル信号の転送頻度をそれぞれ変更することができる。変化の遅いパラレル信号を送信する頻度を下げるように変換順序を決定することで、クロック信号の周波数を高めることなく、変化の速いパラレル信号を送信する頻度を高めることができる。パラレル信号の転送頻度を信号値の変化の速さに合わせて決定することで、変化の速いパラレル信号からシリアル信号への変換時に生じる信号値変化の時間差を小さくできる。その結果、パラレルデータをシリアル変換して転送するシリアル転送装置において、入力されるパラレル信号の信号波形を損なうことなく送信するシリアル転送装置を提供できる。

好ましくは、変換順序記憶手段は、複数のパラレル信号を、前記順序で変換するためのプログラムを記憶するためのプログラム記憶手段を含む。第１の変換手段は、プログラム記憶手段に記憶されたプログラムを実行することにより、複数のパラレル信号を選択的にシリアル信号に変換して出力するためのプログラム実行手段を含む。

プログラム記憶手段は、複数のパラレル信号を、前記順序で変換するためのプログラムを記憶する。プログラム実行手段は、プログラム記憶手段に記憶されたプログラムを実行することにより、複数のパラレル信号を選択的にシリアル信号に変換して出力する。

このシリアル転送装置においては、シリアル転送装置の動作をプログラムで管理することにより、同一のハードウェアで種々の動作環境に適応することができる。その結果、パラレル・シリアル変換用のハードウェアのコストを削減できる。

より好ましくは、変換順序記憶手段は書換可能である。

記憶されたシリアル信号に変換する順序を書換可能にすることで、パラレル信号の変化の速さの組合せが変化したときにも変換順序を書換えることで対応できる。

好ましくは、第１の変換手段は、変換順序記憶手段に記憶された順序を読出すための読出手段と、読出手段により読出された順序にしたがって、複数のパラレル信号をシリアル信号に変換する処理を繰返すための繰返し変換手段とを含む。

読出手段は、変換順序記憶手段に記憶された順序を読出す。繰返し変換手段は、読出手段により読出された順序にしたがって複数のパラレル信号をシリアル信号に変換する処理を、繰返し行なう。

この繰返し変換手段は、記憶された変換順序にしたがって複数のパラレル信号をシリアル信号に変換する処理を、繰返して行なう。例えば、パラレル信号の送信の１周期分の変換順序を記憶することで、その１周期の動作を繰返して継続的に行なうことができる。

好ましくは、シリアル転送装置は、第１のシリアル転送線と対をなす第２のシリアル転送線に接続された１端と、他端とを有する第２の接続部と、第２の接続部の他端に接続される入力を有し、第２のシリアル転送線を介して受信するシリアル信号を、変換順序記憶手段に記憶された順序で別個のパラレル信号に変換して出力するための第２の変換手段とをさらに含む。

第２の変換手段は、第２のシリアル転送線を介して受信するシリアル信号を、変換順序記憶手段に記憶された順序で別個のパラレル信号に変換して出力する。予め定められた順序でシリアル信号に変換して送信され、受信されたシリアル信号を、送信時と同じ順序でパラレル信号に変換することで、所望の複数のパラレル信号を取出すことができる。

本発明の第２の局面に係るシリアル受信装置は、シリアル信号線を介して複数のパラレル信号を受信するシリアル受信装置であって、シリアル転送線に接続された１端と、他端とを有する接続部と、接続部がシリアル転送線を介して受信するシリアル信号を、複数のパラレル信号に変換するための順序を記憶するための変換順序記憶手段と、接続部及び変換順序記憶手段に接続され、接続部がシリアル転送線を介して受信するシリアル信号を、変換順序記憶手段に記憶された順序にしたがって複数のパラレル信号に変換して出力するための変換手段とを含む。

変換順序記憶手段は、接続部がシリアル転送線を介して受信するシリアル信号を、複数のパラレル信号に変換するための順序を記憶する。変換手段は、接続部がシリアル転送線を介して受信するシリアル信号を、変換順序記憶手段に記憶された順序にしたがって複数のパラレル信号に変換して出力する。

シリアル転送線を介して受信されたシリアル信号が、変換順序記憶手段に記憶された順序にしたがって複数のパラレル信号に変換して出力される。受信されるシリアル信号から記憶された順序にしたがって複数のパラレル信号を出力することで、複数のパラレル信号の受信頻度を別々にすることができ、転送クロックの周波数を高めることなく、変化の速い信号は高い頻度で、変化の遅い信号は低い頻度で、それぞれ受信できる。その結果、転送クロックの周波数を高めることなく、受信するシリアル信号から複数のパラレル信号を高い信頼性で出力することができる。

本発明の第３の局面に係るシリアル転送システムは、上述したシリアル転送装置と、上述したシリアル受信装置と、シリアル転送装置の第１の変換部の他端と、シリアル受信装置の接続部の１端とを接続するように設けられたシリアル信号線とを含む。

シリアル転送装置とシリアル受信装置とはシリアル信号線を用いて接続される。シリアル転送装置の変換順序記憶手段には、複数のパラレル信号をシリアル信号に変換する順序を記憶させる。シリアル受信装置の変換順序記憶手段には、複数のパラレル信号を変換する順序と同じ順序が記憶される。シリアル転送装置で複数のパラレル信号を所定の順序で選択し、変換して出力されたシリアル信号は、シリアル受信装置で受信され、送信された順序と同じ順序で信号からパラレル信号に変換される。その結果、クロック信号の周波数を高めることなく、複数のパラレル信号をシリアルデータで送信可能なシリアル転送システムを実現できる。

記憶した信号変換順序を変更することにより、転送クロックを変更することなく複数のパラレル信号の転送頻度をそれぞれ変更することができる。パラレル信号の転送頻度を信号値の変化の速さに合わせて種々に設定することで、パラレル信号からシリアル信号へ変換する時に生じる信号値変化の時間差を小さくすることができる。その結果、信号変換及び送信時におけるデータの信頼性の高いシリアル転送システムを実現することができる。

本発明の第４の局面に係る画像形成装置は、上述したシリアル転送装置を備える。

画像形成装置は、上述したシリアル転送装置を含むことでより精度の高いデータ転送を実現することができる。その結果、画像形成装置において、細やかな制御を行なうことができ、より精度の高い画像を形成することが可能になる。

このシリアル転送装置は、複数のパラレル信号をシリアル信号に変換する順序を記憶する。シリアル転送装置は、記憶した信号変換順序にしたがって複数のパラレル信号をシリアル信号に変換する。それにより、転送クロックを変更することなく複数のパラレル信号の転送頻度をそれぞれ変更することができ、パラレル信号からシリアル信号へ変換する時に生じる信号値変化の時間差を小さくすることができる。その結果、パラレルデータをシリアル変換して転送するシリアル転送装置において、入力されるパラレル信号の信号波形を損なうことなく送信するシリアル転送装置を提供することができる。

本発明の第１の実施の形態に係るシリアル転送システムを備えたデジタル複合機１５０の構成を表すブロック図である。 デジタル複合機１５０の内部構造を示す断面図である。 第１の実施の形態の画像形成部２４におけるシリアル転送システム２００の構成の一例を表す図である。 従来の装置において、４つのモータに制御信号を送信する手順をフローチャート形式で表す図である。 第１の実施の形態において、マイコン２１６で制御され、シリアルパラレル変換部２１４の動作を制御するプログラムの制御構造をフローチャート形式で表す図である。 第１の実施の形態に係るシリアルパラレル変換における、入力信号、出力信号、及びシリアルデータの送受信タイミングの関係を表す図である。 本発明の第２の実施の形態に係るシリアル転送装置において図６に示す送信処理を実現するための、送信側のプログラムのフローチャートである。 本発明の第２の実施の形態に係るシリアル転送装置による転送手順を示すフローチャートである。

以下、本発明の具体的な実施の形態について説明する。以下の説明及び図面においては、同一部品には同じ参照符号及び名称を付してある。それらの機能も同様である。したがって、それらについての詳細な説明は繰返さない。

＜第１の実施の形態＞
―構成―
本発明の第１の実施の形態に係るデジタル複合機１５０は、画像読取機能、画像形成機能、画像データを送信するデータ送信機能、及び電話回線網に接続してファクシミリ送信をするファクシミリ機能を有し、外部から受信した画像データ、又は読取った画像データの多色又は単色の画像を所定のシート（記録用紙）上に形成するためのものである。

図１を参照して、デジタル複合機１５０は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）で構成され、所定のプログラムを実行することによりデジタル複合機１５０の全体の制御を行なう制御部２０と、制御部２０に接続されたバス４４と、いずれもバス４４に接続された、原稿画像を読取るための原稿読取部２２と、原稿読取部２２で読取った原稿を画像データとして記憶するための画像蓄積部３２と、画像蓄積部３２に記憶された画像データ、及び各種データを記録紙に出力するための画像形成部２４と、画像形成部２４で使用する記録紙を蓄積するための給紙部２８と、原稿読取部２２で読取った画像データから送信ファクシミリ用画像データを作成するための画像処理部３０と、読取った画像データを符号化し、受信した符号化データを元の画像データに復号化するための符号化復号化部３４と、デジタル複合機１５０における各種設定情報を記憶するための設定情報記憶部２６と、操作者からの入力操作を受付けるための操作パネル３６とを含む。

デジタル複合機１５０はさらに、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）への接続を提供するためのＬＡＮインターフェイス３８と、電話回線網と接続し回線の制御を行なうための網制御部４０と、電話回線網と接続しファクシミリ通信を行なうためのファクシミリモデム４２とを含む。

図２を参照して、デジタル複合機１５０は、ユニットとしては、装置本体１１０と、自動原稿処理装置１２０とに大きく分けられている。

装置本体１１０は、露光ユニット１、現像器２、感光体ドラム３、クリーナユニット４、帯電器５、中間転写ベルトユニット６、定着ユニット７、原稿読取部２２、給紙カセット８１、及び排紙トレイ９１を含む。

装置本体１１０の上部には、原稿読取部２２が設けられる。原稿読取部２２は、プラテンガラスなどで構成される原稿載置台９２と、原稿載置台９２の下側に設けられた原稿読取ユニットとを含む。原稿載置台９２の上側には、自動原稿処理装置１２０がヒンジ（図示せず）により取付けられている。自動原稿処理装置１２０は、ヒンジを中心として矢印Ｍ方向に回動自在である。

自動原稿処理装置１２０は、原稿載置台９２の上に自動で原稿を搬送する。原稿載置台９２の上を開放し原稿載置台９２上に手動で原稿を配置することで、原稿読取部２２がその原稿を読取ることも可能である。

デジタル複合機１５０では、ブラック（Ｋ）、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の各色を用いてカラー画像を形成する。デジタル複合機１５０は、これら４色の画像をそれぞれ形成するための４つの画像ステーションを含む。４つの画像ステーションの各々は、現像器２、感光体ドラム３、帯電器５、及びクリーナユニット４を含む。

帯電器５は、感光体ドラム３の表面を所定の電位に均一に帯電させるためのものである。

露光ユニット１は、レーザ出射部及び反射ミラー等を備えたレーザスキャニングユニット（ＬＳＵ）である。露光ユニット１は、レーザビームを走査するポリゴンミラーと、ポリゴンミラーによって反射されたレーザ光を各色の感光体ドラム３に導くためのレンズ及びミラー等の光学要素を含む。露光ユニット１としては、この他に、発光素子をアレイ状に並べた例えばＥＬ（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ）又はＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）書込みヘッドを用いる手法も採用できる。

露光ユニット１は、帯電された感光体ドラム３を、入力された各色の画像データに応じて露光することにより、感光体ドラム３の表面に各色の画像データに応じた静電潜像を形成するためのものである。

現像器２は、それぞれの感光体ドラム３上に形成された静電潜像を４色（Ｙ、Ｍ、Ｃ、Ｋ）のトナーにより顕像化するためのものである。クリーナユニット４は、現像・画像転写後における感光体ドラム３上の表面に残留したトナーを除去・回収するためのものである。

感光体ドラム３の上方に配置されている中間転写ベルトユニット６は、中間転写ベルト６１、中間転写ベルト駆動ローラ６２、中間転写ベルト従動ローラ６３、中間転写ローラ６４、及び中間転写ベルトクリーニングユニット６５を含む。中間転写ローラ６４は、Ｙ、Ｍ、Ｃ、Ｋの各色に対応して設けられている。

中間転写ベルト駆動ローラ６２、中間転写ベルト従動ローラ６３、及び中間転写ローラ６４は、中間転写ベルト６１を張架して回転駆動するためのものである。また、各中間転写ローラ６４は、各感光体ドラム３のトナー像を中間転写ベルト６１上に転写するために転写バイアスを与えるためのものである。

中間転写ベルト６１は、各感光体ドラム３に接触するように設けられている。感光体ドラム３に形成された各色のトナー像を中間転写ベルト６１に順次的に重ねて転写することによって、中間転写ベルト６１上にカラーのトナー像（多色トナー像）が形成される。

トナー像の転写は、中間転写ベルト６１の裏側に接触している中間転写ローラ６４によって行なわれる。中間転写ローラ６４には、トナー像を転写するために高電圧の転写バイアス（トナーの帯電極性とは逆極性の高電圧）が印加されている。中間転写ローラ６４は、ベースとなる直径８〜１０ｍｍの金属（例えばステンレス）軸と、その表面を覆う導電性の弾性材とを含む。この導電性の弾性材により、中間転写ベルト６１に対して均一に高電圧を印加することができる。

感光体ドラム３上で各色相に応じて顕像化された静電像は中間転写ベルト６１に積層される。積層されたトナー像は中間転写ベルト６１の回転によって運ばれ、後述の用紙と中間転写ベルト６１の接触位置に配置される転写ローラ１０によって用紙上に転写される。このとき、中間転写ベルト６１と転写ローラ１０とは所定ニップで圧接されると共に、転写ローラ１０にはトナーを用紙に転写させるための電圧が印加される。

中間転写ベルト６１上に残存したトナーは、次の工程でトナーの混色を発生させる原因となる。したがってそうしたトナーは中間転写ベルトクリーニングユニット６５によって除去・回収される。中間転写ベルトクリーニングユニット６５は、中間転写ベルト６１に接触するクリーニング部材としてのクリーニングブレードを含む。中間転写ベルト６１は、クリーニングブレードと接触する位置の裏側において中間転写ベルト従動ローラ６３で支持されている。

給紙カセット８１は、装置本体１１０の露光ユニット１の下側に設けられた、画像形成に使用するシート（記録用紙）を蓄積しておくためのものである。手差し給紙カセット８２にも記録用紙を置くことができる。

装置本体１１０の上方に設けられている排紙トレイ９１は、印刷済みのシートをフェイスダウンで集積するためのものである。

装置本体１１０には、給紙カセット８１及び手差し給紙カセット８２の記録用紙を転写ローラ１０及び定着ユニット７を経由させて排紙トレイ９１に送るための、略垂直形状の用紙搬送路Ｓが設けられている。

給紙カセット８１及び手差し給紙カセット８２から排紙トレイ９１までの用紙搬送路Ｓの近傍には、ピックアップローラ１１ａ、１１ｂ、複数の搬送ローラ１２ａ〜１２ｄ，レジストローラ１３、転写ローラ１０、及び定着ユニット７が配置されている。搬送ローラ１２ａ〜１２ｄは、記録用紙の搬送を促進・補助するための小型のローラであり、用紙搬送路Ｓに沿って複数設けられている。ピックアップローラ１１ａは、給紙カセット８１の端部近傍に備えられ、給紙カセット８１からシートを１枚ずつピックアップして用紙搬送路Ｓに供給する。ピックアップローラ１１ｂは、手差し給紙カセット８２の端部近傍に備えられ、手差し給紙カセット８２からシートを１枚ずつピックアップして用紙搬送路Ｓに供給する。

デジタル複合機１５０において、パラレルデータをシリアル変換して転送するシリアル転送装置は、デジタル複合機１５０の随所で用いられている。例えば、画像データ印刷時における制御部２０及び画像形成部２４間の制御信号のやり取り、画像形成部２４内における各種ローラの駆動を制御する基板と画像形成部２４全体を制御する制御基板とのやり取りなどでパラレルデータをシリアル変換して転送する転送方法が用いられている。以下、画像形成部２４のローラの駆動制御を例にして説明を行なう。

図３を参照して、このためのシリアル転送システム２００は、制御部２０からの制御信号を受け、画像形成部２４の全体の制御を行なうための基板２１０と、画像形成部２４の各種ローラの制御を行なうための基板２５０と、基板２１０と基板２５０とを繋ぎ、シリアル通信で基板間のデータを送受信するためのシリアルケーブル２３０とを含む。

基板２１０は、制御部２０から送られてくる制御信号及び基板２５０から送信されるモータの状態信号を元に、所定のプログラムを実行することにより画像形成部２４の動作を制御するためのＣＰＵ２１２と、ＣＰＵ２１２に接続され、ＣＰＵ２１２から出力されるパラレルデータをシリアルデータに変換し、基板２５０から送信されるシリアルデータをパラレルデータに変換してＣＰＵ２１２に出力するためのシリアルパラレル変換部２１４と、シリアルパラレル変換部２１４に接続され、シリアルパラレル変換部２１４の動作を制御するためのマイコン２１６と、シリアルケーブル２３０へ接続するための通信コネクタ２１８とを含む。

基板２５０は、シリアルケーブル２３０へ接続するための通信コネクタ２５２と、通信コネクタ２５２に接続され、基板２１０から送信されるシリアル信号をパラレルデータへ変換し、後述するセンサから受信するデータ（パラレルデータ）をシリアルデータに変換するためのシリアルパラレル変換部２５４と、シリアルパラレル変換部２５４に接続され、シリアルパラレル変換部２５４の動作を制御するためのマイコン２５６と、シリアルパラレル変換部２５４に接続され、画像形成部２４の各種ローラの駆動を制御するためのモータドライバ２５８と、モータドライバ２５８とシリアルパラレル変換部２５４とに接続され、後述するモータ及びセンサとの接続を提供するための通信コネクタ２６０と、通信コネクタ２６０に接続され、モータドライバ２５８が受信した信号にしたがって動作を行なうモータ２８２、２８４、２８６、及び２８８と、それぞれモータ２８２、２８４、２８６、及び２８８に対応し、各モータの状態信号を出力するためのセンサ２９２、２９４、２９６及び２９８とを含む。

本実施の形態に係るシリアル転送システム２００において、パラレルデータの変化の速さは、デジタル複合機１５０の設計段階で仕様として決定される。このパラレルデータの変化の速さに応じ、各パラレルデータをシリアルデータに変換して送信する頻度をパラレルデータごとに予め定める。その頻度を実現するためのパラレルデータの送信順序を予め決定する。本実施の形態では、この送信順序をマイコン２１６及び２５６にプログラム形式で予め記憶させる。基板２１０と基板２５０とにおけるシリアル通信は、このプログラムに従い、予め決定された送信順序にしたがって行なわれる。すなわち、送信側でのパラレルデータからシリアルデータへの変換及び送信と、受信側でのシリアルデータの受信及びパラレルデータへの変換は、マイコン２１６及び２５６により、予め決定された送信順序にしたがって行なわれる。

図３に示す例では、モータ２８２には単位時間内の信号値変化が多いモータ用信号が、モータ２８４、２８６、及び２８８にはそれぞれ単位時間内の信号値変化が少ないモータ用信号が、基板２１０のＣＰＵ２１２から送信されるものとする。仕様として、モータ２８２には２００μｓごとに制御信号を送信する必要があり、他のモータには６００μｓごとに制御信号を送信すればよいことが決められているものとする。

図５を参照して、本実施の形態に係るシリアル転送装置において、予め決定された転送順序にしたがってシリアルデータを送信する処理は、画像形成部２４に対する電源供給が開始されたときに開始される。本実施の形態では、送信順序としてモータ２８２、モータ２８４、モータ２８２、モータ２８６、モータ２８２、及びモータ２８８という順序が予め決定され、マイコン２１６及び２５６にプログラム形式で記憶されているものとする。

マイコン２１６が実行する処理は、モータ２８２の制御信号をシリアル送信するＳ２０２と、Ｓ２０２に続きモータ２８４の制御信号をシリアル送信するＳ２０４と、Ｓ２０４に続きモータ２８２の制御信号をシリアル変換して送信するＳ２０６と、Ｓ２０６に続きモータ２８６の制御信号をシリアル変換して送信するＳ２０８と、Ｓ２０８に続きモータ２８２の制御信号をシリアル変換して送信するＳ２１０と、Ｓ２１０に続きモータ２８８の制御信号をシリアル変換して送信し、制御をＳ２０２に戻すＳ２１２とを含む。

信号の受信側にあたるシリアルパラレル変換部２５４のマイコン２５６においても、同じ転送順序で受信しパラレル信号に戻すよう、この転送順序が記憶されている。マイコン２５６は、送信側のマイコン２１６による送信順序と同じ順序にしたがって、受信したシリアル信号からパラレル信号を復元し、各モータに制御信号として供給するようプログラムされている。

すなわち、本実施の形態に係るシリアルパラレル変換部２５４のマイコン２５６は、複数のパラレル信号をシリアル転送する際の転送順序を実現するよう予めプログラムされている。マイコン２５６は、このプログラムを読出し、読出されたプログラムにより決定される転送順序にしたがって、パラレル信号をシリアル変換して送信する。プログラムを変更することにより、転送順序は任意に設定することが可能である。

―動作―
本実施の形態に係るシリアル転送装置は以下のように動作する。既に述べたように、各パラレル信号の信号値の変化の速さは、デジタル複合機１５０の設計段階で仕様として決定される。その値にしたがって、各パラレル信号の転送順序（したがって単位時間内の転送頻度）を予め決定し、マイコン２１６及びマイコン２５６にプログラム形式で記憶させる。

本実施の形態に係るシリアル転送システム２００では、基板２１０において、モータ２８２、２８４、２８６、及び２８８に対する信号がＣＰＵ２１２からパラレル信号としてシリアルパラレル変換部２１４に入力される。シリアルパラレル変換部２１４は、マイコン２１６が実行するプログラムにより決定される転送順序にしたがって各入力信号の値をシリアルデータに変換して基板２５０に送信する。このとき、既に述べたように、モータ２８２には単位時間内の信号値変化が多いモータ用信号が、モータ２８４、２８６、及び２８８にはそれぞれ単位時間内の信号値変化が少ないモータ用信号が、基板２１０のＣＰＵ２１２から送信される。

ここで、図６（Ｂ）を参照して、本実施の形態におけるシリアルデータ転送タイミングと、入力信号の変化に対する出力信号の変化について説明する。

図６（Ｂ）を参照して、シリアルデータ送受信タイミングの間隔を図６（Ａ）に示される場合よりも小さくした場合、入力信号値に変化が生じてからその値がシリアルデータとして送受信されるタイミングまでの時間差が小さい。したがって、入力信号値と出力信号値の変化とのずれが小さくなる。単位時間内に信号値が何度も変化する入力信号に対しても、出力信号値を追従させることができる。その結果、入力信号値の変化を反映した出力信号値により、各部を適切に制御することができる。

図５に示す転送順序例は、データ送信１周期に対してモータ信号の送信順序を、単位時間内で信号値の変化回数が多いモータ２８２用信号については３回、単位時間内の信号値の変化回数が少ないモータ２８４、２８６及び２８８はそれぞれ１回ずつ送信する例である。送信順序は、モータ２８２、モータ２８４、モータ２８２、モータ２８６、モータ２８２、及びモータ２８８となっている。基板２１０から基板２５０へ各信号を送信するのに要する時間をそれぞれ１００μｓとする。すると、データ送信に関して１周期に要する時間は６００μｓとなり、モータ２８２に関しては２００μｓに１度、モータ２８４、２８６、及び２８８に関しては６００μｓに１度、基板２５０に信号が送信される。

図５の転送順序では、モータ２８２に対するデータ送信周期は２００μｓとなる。これは、図４の転送順序例の転送周期と比べると１／２であり、２倍の頻度でモータ２８２の制御信号が送信されることになる。その結果、モータ２８２を、入力信号の信号値変化によく追従する出力信号で動作させることができ、モータ２８２を適切に動作させることができる。

また、図５に示す転送順序例では、モータ２８２の制御信号に関しては、転送クロックを上げることなく転送頻度を上げている。この制御は、制御信号の値の変化がゆっくりしている他のモータの制御信号について転送頻度を下げることで実現可能となった。

このように、シリアル転送システムの設計段階において入力されるパラレル信号値の変化の速さを仕様として決定し、その変化の速さに追従できるように予め各信号の転送順序（したがって転送頻度）を設定することで、通信における転送クロックをあげることなく、信号値変化の速い入力信号に対応することができる。その結果、パラレルデータをシリアル変換して転送するシリアル転送装置において、入力されるパラレル信号の信号波形を損なうことなく送信するシリアル転送装置を提供できる。

また、本実施の形態のシリアル転送装置は、信号値変化の速い入力信号に対しても、通信における転送クロックを上げることがなく対応できるので、通信における外部ノイズに強いシリアルデータ転送システムを実現できる。

上記実施の形態では、入力信号の値の変化が最も速い信号については、他の入力信号よりも転送頻度を高くするように転送順序を設定している。しかも、この信号については転送間隔が一定となるようにしている。その結果、入力信号の値の変化に対して、短くかつ安定した遅延間隔で信号を転送でき、好ましい。ただし本発明はそのような実施の形態には限定されず、高頻度で送信する信号について、送信間隔を一定にしなければならないわけではない。

なお、どのパラレル信号をどの程度の頻度で送信すべきかは、プログラムの構造によって決定される。プログラムメモリを書換可能としておき、外部でプログラムを変更してプログラムメモリの内容を書換えることにより、どのような変換順序にも対応することができる。

＜第２の実施の形態＞
−構成−
第１の実施の形態では、上記した処理を実現するためのプログラムは、予め作成して各マイコンに記憶させている。したがって、転送順序又は転送頻度を変化させる場合には、プログラムを作り直す必要がある。しかし本発明は、そのような実施の形態には限定されない。プログラムは一定の制御構造とし、転送順序を別データとして準備する実施の形態も可能である。第２の実施の形態に係る装置は、そのような装置である。

第２の実施の形態に係る装置のハードウェアは第１の実施の形態に係るものと同一である。ただしこの実施の形態に係る装置では、送信側及び受信側のマイコン内のメモリに、転送タイミングを示すデータが予め書き込まれる。

図７を参照して、この実施の形態に係る送信側のマイコン（図３のマイコン２１６に相当）のためのプログラムは、メモリ（図示せず）から、１サイクル中でのパラレル信号の転送回数ＭＡＸと、パラレル信号の送信順序を示す情報とを読出して、パラレル信号の識別子を送信順にしたがって要素数ＭＡＸの配列に記憶するＳ３００と、繰返し変数ｉに０を代入するＳ３０２と、繰返し変数ｉの値が上限ＭＡＸ−１を超えたか否かを判定し、判定結果に応じて制御を分岐させるＳ３０４とを含む。Ｓ３０４において繰返し変数ｉの値が上限ＭＡＸ−１を超えたと判定されたときには制御はＳ３０２に戻る。

このプログラムは更に、Ｓ３０４において繰返し変数ｉの値が上限ＭＡＸ−１を超えてはいないと判定されたことに応答して実行され、配列のうち、繰返し変数ｉに対応する要素に格納された識別子により定まるパラレル信号をシリアル変換して送信するＳ３０６と、Ｓ３０６の後、繰返し変数ｉに１を加算して制御をＳ３０４に戻すＳ３０８とを含む。

受信側のマイコンでもこれと同様、予めメモリに記憶された順序にしたがってシリアルデータを受信してパラレルデータに変換するようなプログラムが記憶されている。

なおここでは、配列の１番目の要素からＭＡＸ番目の要素に、送信対象となるパラレル信号の識別子が格納されるものとする。同一の識別子が複数の要素に記憶されていれば、１回の送信サイクルでその識別子に対応するパラレル信号が送信される頻度は他の信号より高くなる。容易に分かるように、パラレル信号の送信頻度は、この配列の要素内に、そのパラレル信号の識別子がいくつ記憶されているかにしたがって決定される。好ましくは、同一の識別子は、配列内において、互いに同じ間隔をおいて配置される。この場合には、その識別子に対応するパラレル信号が送信される時間間隔が一定となり、遅延時間の最大値が小さくすることができ、装置を安定して制御できる。

−動作−
第２の実施の形態に係る装置が起動すると、マイコン２１６及びマイコン２５６は共に起動し、マイコン２１６は図７に制御構造を示すプログラムの実行を、マイコン２５６はこのプログラムと同様の順序で受信処理を行なうプログラムの実行を、それぞれ開始する。なお、ここでは転送すべきパラレル信号が第１〜第４の４つの制御信号であるものとし、その転送順序（頻度）を以下のようにメモリに記憶しているものとする。

マイコン２１６は最初に１サイクルで送信するパラレル信号の最大数ＭＡＸ（ここではＭＡＸ＝８）と、データ送信の順序を示す情報とを図示しないメモリから読出す。マイコン２１６は読出した値のうち、データ送信の順序を示す情報（パラレル信号の識別子）を配列形式で記憶する（Ｓ３００）。この配列の記憶内容は表１に示すとおりである。ただし、配列の各要素のインデックスは転送順序から１を引いた値となる。

マイコン２１６はさらに、変数ｉに０を代入（Ｓ３０２）した後、変数ｉがＭＡＸ−１を超えたか否かを判定する（Ｓ３０４）。配列のうち、変数ｉをインデックスとする要素（パラレル信号の識別子）を読出し、この識別子に対応するパラレル信号をシリアル変換してマイコン２５６に送信する（Ｓ３０６）。変数ｉ＝０のときには第１の信号がシリアル変換され、送信される。変数ｉの値に１が加算される。ここでは変数ｉ＝１となる。

続いて制御はＳ３０４に戻り、変数ｉの値が上限ＭＡＸ−１（＝７）を超えたか否かが判定される。ここではＳ３０４の判定結果はＮＯであり、Ｓ３０６で第２の信号がシリアル変換されて送信される。続いてＳ３０８で変数ｉの値が２となり（Ｓ３０８）、Ｓ３０４の判定結果はＮＯとなる。Ｓ３０６で第１の信号が再び送信される。変数ｉの値は３となる（Ｓ３０８）。

以下、同様にして変数ｉの値が３−７の間、Ｓ３０４−Ｓ３０８の処理が繰返され、第３、第１、第２、第１、及び第４の信号がそれぞれこの順番で送信される。変数ｉの値＝７のときには、第４の信号を送信した後、変数ｉの値が８となる。Ｓ３０４の判定結果はＹＥＳとなって制御はＳ３０２に戻る。

Ｓ３０２では、変数ｉに０が代入される。以下、上述したプログラムに従って、再び第１、第２、第１、第３、第１、第２、第１、及び第４の信号をこの順番で送信する処理が繰返される。この様子を図８に示す。

図８を参照して、各信号を送信するために１００μｓを要するものとすると、明らかに、上記したサイクルを１回実行するのに要する時間は８００μｓとなる。しかし、図８から分かるように、第１の信号については２００μｓ間隔で、第２の信号については４００μｓ間隔で送信される。第３及び第４の信号はともに８００μｓ間隔で送信される。

このような実施の形態でも、第１の実施の形態と同様、複数の信号をその変化の速さに応じた適切な送信間隔で送信することができる。すなわち、変化の間隔が短い信号については短い間隔でシリアル送信できる。そのため、条件の変化に早期に追従させる必要があるような機器をこのような信号で制御することにより、装置を適切に動作させることができる。一方、変化の間隔が長い信号については長い間隔でシリアル送信されるが、元々変化の間隔が長いので、送信間隔を長くしても装置の動作に悪影響は少なくてすむ。送信サイクル中において、どのパラレル信号をどのような順序で、すなわちどのような頻度で転送すべきかは、メモリに記憶する情報にそのパラレル信号を示す識別子を記憶させる位置及びその個数で決定される。したがって、メモリを書換可能なものとしておくことにより、転送のためのプログラムそのものの構造は変えずに、パラレル信号の送信頻度を任意に調整することができる。

本実施の形態では、例として信号の変化の間隔が３種類あるものとした。しかし本発明はそのような実施の形態には限定されず、信号の変化の間隔が２種類、又は４種類以上ある場合にも同様に実施することは当業者には容易である。

また、本実施の形態でも、いずれの信号も送信間隔は一定となるようにしている。実際の制御にはこのように信号の送信間隔を一定とすることが望ましいが、本発明はそのような実施の形態には限定されず、１サイクル内で繰返し送信される一つの信号についても、その送信間隔が一定とならないような順序でシリアル通信を行なってもよい。

今回開示された実施の形態は単に例示であって、本発明が上記した実施の形態のみに制限されるわけではない。本発明の範囲は、発明の詳細な説明の記載を参酌した上で、特許請求の範囲の各請求項によって示され、そこに記載された文言と均等の意味及び範囲内での全ての変更を含む。

２０ 制御部
２４ 画像形成部
１５０ デジタル複合機
２１０、２５０ 基板
２１２ ＣＰＵ
２１４、２５４ シリアルパラレル変換部
２１６、２５６ マイコン
２１８、２５２、２６０ 通信コネクタ
２３０ シリアルケーブル
２５８ モータドライバ
２８２、２８４、２８６、２８８ モータ
２９２、２９４、２９６、２９８ センサ

Claims (8)

1. 複数のパラレル信号をシリアル転送するシリアル転送装置であって、
   前記複数のパラレル信号を選択的にシリアル信号に変換して出力するための第１の変換手段と、
   前記第１の変換手段の出力するシリアル信号を受けるように前記第１の変換手段に接続された１端と、第１のシリアル転送線に接続される他端とを有する第１の接続部と、
   前記第１の変換手段に接続され、前記複数のパラレル信号を前記第１の変換手段で選択してシリアル信号に変換する順序を記憶するための変換順序記憶手段とを含み、
   前記第１の変換手段は、前記変換順序記憶手段に記憶された順序にしたがって前記複数のパラレル信号をシリアル信号に変換して出力する、シリアル転送装置。
2. 前記変換順序記憶手段は、前記複数のパラレル信号を、前記順序で変換するためのプログラムを記憶するためのプログラム記憶手段を含み、
   前記第１の変換手段は、前記プログラム記憶手段に記憶されたプログラムを実行することにより、前記複数のパラレル信号を選択的にシリアル信号に変換して出力するためのプログラム実行手段を含む、請求項１に記載のシリアル転送装置。
3. 前記変換順序記憶手段は書換可能である、請求項１に記載のシリアル転送装置。
4. 前記第１の変換手段は、
   前記変換順序記憶手段に記憶された前記順序を読出すための読出手段と、
   前記読出手段により読出された順序にしたがって、前記複数のパラレル信号をシリアル信号に変換する処理を繰返すための繰返し変換手段とを含む、請求項３に記載のシリアル転送装置。
5. 前記第１のシリアル転送線と対をなす第２のシリアル転送線に接続された１端と、他端とを有する第２の接続部と、
   前記第２の接続部の前記他端に接続される入力を有し、前記第２のシリアル転送線を介して受信するシリアル信号を、前記変換順序記憶手段に記憶された前記順序で別個のパラレル信号に変換して出力するための第２の変換手段とをさらに含む、請求項１から請求項４のいずれかに記載のシリアル転送装置。
6. シリアル信号線を介して複数のパラレル信号を受信するシリアル受信装置であって、
   シリアル転送線に接続された１端と、他端とを有する接続部と、
   前記接続部が前記シリアル転送線を介して受信するシリアル信号を、前記複数のパラレル信号に変換するための順序を記憶するための変換順序記憶手段と、
   前記接続部及び前記変換順序記憶手段に接続され、前記接続部が前記シリアル転送線を介して受信するシリアル信号を、前記変換順序記憶手段に記憶された前記順序にしたがって前記複数のパラレル信号に変換して出力するための変換手段とを含む、シリアル受信装置。
7. 請求項１〜請求項４のいずれかに記載のシリアル転送装置と、
   請求項６に記載のシリアル受信装置と、
   前記シリアル転送装置の前記第１の変換部の前記他端と、前記シリアル受信装置の前記接続部の前記１端とを接続するように設けられたシリアル信号線とを含む、シリアル転送システム。
8. 請求項５に記載のシリアル転送装置を備えた画像形成装置。

Images