JP2010212736A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010212736A
JP2010212736A JP2010145817A JP2010145817A JP2010212736A JP 2010212736 A JP2010212736 A JP 2010212736A JP 2010145817 A JP2010145817 A JP 2010145817A JP 2010145817 A JP2010145817 A JP 2010145817A JP 2010212736 A JP2010212736 A JP 2010212736A
Authority
JP
Japan
Prior art keywords
chip
resin package
internal lead
semiconductor
chip mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010145817A
Other languages
English (en)
Other versions
JP5362658B2 (ja
Inventor
Yoshitaka Horie
佳孝 堀江
Masahide Maeda
雅秀 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2010145817A priority Critical patent/JP5362658B2/ja
Publication of JP2010212736A publication Critical patent/JP2010212736A/ja
Application granted granted Critical
Publication of JP5362658B2 publication Critical patent/JP5362658B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】内部リードに搭載された半導体チップの放熱性を向上させることができる半導体装置を提供する。
【解決手段】半導体チップ５と、この半導体チップ５を搭載するチップ搭載用内部リード１と、半導体チップ５の上面に電気的に直接接続させたチップ接続用内部リード２と、半導体チップ５および各内部リード１，２を包み込むとともに平面視矩形状とした樹脂パッケージ７とを備え、上記チップ搭載用内部リード１は、上記樹脂パッケージ７の長手方向に沿って延びる長矩形状ないし略長矩形状に形成された端部を含んでおり、上記樹脂パッケージ７はその長手方向に互いに隔てられた一対の側面を有しており、上記チップ搭載用内部リード１の上記端部は、上記樹脂パッケージ７の長手方向に隔てられている一対の端縁を有しており、上記各端縁は、上記半導体チップ５に対するよりも上記樹脂パッケージ７の対応する上記側面に対して近づいており、平面視における上記チップ搭載用内部リード１の面積は、上記樹脂パッケージ７の底面積に対して約５０％以上とされている。
【選択図】図１

Description

本願発明は、ダイオードやトランジスタ等として用いられる面実装型の半導体装置に関する。
従来より、ダイオードやトランジスタ等として用いられ、面実装可能な半導体装置が提案されている。図１６ないし図１８は、上記半導体装置の一例を示す図である。この半導体装置Ｓは、たとえばトランジスタとして機能するものであり、ベース端子に相当する内部リード９１と、コレクタ端子に相当する内部リード９２と、エミッタ端子に相当する内部リード９３とを備えている。
各内部リード９１，９２，９３は、各表面がほぼ同一平面上になるように並設されており、内部リード９１の端部に形成された略直方形状のアイランド９４には、半導体チップ９５（「ペレット」ともいう）がダイボンディングされて搭載されている。半導体チップ９５は、金線Ｗ等によってワイヤボンディングされて各チップ接続用内部リード９２，９３に電気的に接続されている。そして、半導体チップ９５、金線Ｗ、各内部リード９１，９２，９３は、エポキシ樹脂等の熱硬化性樹脂によりパッケージングされて樹脂パッケージ９７が形成されている。各内部リード９１，９２，９３は折り曲げられ、樹脂パッケージ９７の外部において、外部リード１１，１２，１３とそれぞれ連続させられている。
この半導体装置Ｓがたとえばパワートランジスタ等として用いられた場合、半導体チップ９５から発せられる熱を、樹脂パッケージ９７の外部に効率的に放出させる必要がある。上記構成の半導体装置Ｓでは、半導体チップ９５はアイランド９４に搭載されているため、このアイランド９４が放熱体として機能し、内部リード９１を通じて、あるいは内部リード９１に接する樹脂パッケージ９７を通じて熱が放出される。この場合、放熱効果を上げるためには、アイランド９４の表面積が大きいことが望ましい。また、半導体チップ９５内に集積されている電子回路の機能向上を図るため、半導体チップ９５の大きさを大きくしたいとの要請があり、このことからも、アイランド９４の表面積が大きいことが所望されている。
上記構成において、アイランド９４の表面積を大きくするためには、各内部リード９２，９３を小さく形成することが考えられる。しかしながら、アイランド９４と、各内部リード９２，９３とは、金線Ｗ等によって接続される関係上、ほぼ同一平面上に配置されるため、アイランド９４の表面積を大きくするには、おのずと限界がある。現状では、平面視における内部リード９１の面積の、樹脂パッケージ９７の底面積に対する割合が、せいぜい４０％程度であり、放熱性を向上させる上で上記割合の値を上げることが望まれていた。
本願発明は、上記した事情のもとで考え出されたものであって、内部リードに搭載された半導体チップの放熱性を向上させることができる半導体装置を提供することを、その課題とする。
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
本願発明の第１の側面により提供される半導体装置によれば、半導体チップと、この半導体チップを搭載するチップ搭載用内部リードと、上記半導体チップの上面に電気的に直接接続されたチップ接続用内部リードと、上記半導体チップおよび上記各内部リードを包み込むとともに平面視長矩形状とした樹脂パッケージとを備え、上記チップ搭載用内部リードは、上記樹脂パッケージの長手方向に沿って延びる長矩形状ないし略長矩形状に形成された端部を含んでおり、上記樹脂パッケージはその長手方向に互いに隔てられた一対の側面を有しており、上記チップ搭載用内部リードの上記端部は、上記樹脂パッケージの長手方向に隔てられている一対の端縁を有しており、上記各端縁は、上記半導体チップに対するよりも上記樹脂パッケージの対応する上記側面に対して近づいており、平面視における上記チップ搭載用内部リードの面積は、上記樹脂パッケージの底面積に対して約５０％以上とされていることを特徴とする。
好ましくは、上記半導体チップは、上記樹脂パッケージの長手方向に延びた上記チップ搭載用内部リードの中間部に搭載される。
好ましくは、 上記チップ搭載用内部リードの上記端部以外の幅は、上記端部の幅と同等になるように形成される。
本願発明の第２の側面により提供される半導体装置によれば、第１および第２半導体チップと、上記各半導体チップをそれぞれ搭載する第１および第２チップ搭載用内部リードと、上記各半導体チップの上面に電気的にそれぞれ接続された複数のチップ接続用内部リードと、上記各半導体チップおよび上記各内部リードを包み込むとともに平面視長矩形状とした樹脂パッケージとを備え、上記各チップ搭載用内部リードの端部は、全体として平面視において上記樹脂パッケージの長手方向に沿って延びる長矩形状ないし略長矩形状になるように形成されており、上記チップ搭載用内部リードの端部は、全体として平面視において上記樹脂パッケージの底面積全体に対して約５０％以上を占有することを特徴とする。
好ましくは、上記各チップ搭載用内部リードの端部は、同一平面上に配置され、これにより、上記各半導体チップは、上記樹脂パッケージ内に並設される。
好ましくは、上記チップ接続用内部リードのうちのいずれかの端部は、第１および第２半導体チップの両上面を跨ぐように配され、これにより、上記各半導体チップの両上面を互いに接続する。
好ましくは、上記各半導体チップは、その上下面が互に逆となるように上記樹脂パッケージ内に配され、上記第１チップ搭載用内部リードの端部は、上記樹脂パッケージの下面近傍に配され、上記第２チップ搭載用内部リードの端部は、上記樹脂パッケージの上面近傍に配される。
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本願発明の第１実施形態に係る半導体装置の上面から見た内部構成図である。 図１に示す半導体装置の側面から見た内部構成図である。 平面視におけるチップ搭載用内部リードの、樹脂パッケージの底面積に対する割合を説明するための図である。 半導体装置の変形例を示す上面から見た内部構成図である。 半導体装置の他の変形例を示す上面から見た内部構成図である。 半導体装置の他の変形例を示す側面から見た内部構成図である。 本願発明の第２実施形態に係る半導体装置の斜視図である。 図７に示す半導体装置の上面から見た内部構成図である。 図７に示す半導体装置のＸ１−Ｘ１から見た断面図である。 半導体装置の変形例を示す上面から見た内部構成図である。 図１０の変形例のＸ２−Ｘ２から見た断面図である。 半導体装置の他の変形例を示す上面から見た内部構成図である。 図１２の変形例のＸ３−Ｘ３から見た断面図である。 第２実施形態に係る半導体装置の製造方法を説明するための図である。 第２実施形態に係る半導体装置の製造方法を説明するための図である。 従来の半導体装置の斜視図である。 従来の半導体装置の上面から見た内部構成図である。 従来の半導体装置の正面から見た内部構成図である。
以下、本願発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。なお、以下の説明においては、従来の技術の欄で説明した図１６を再び参照する。
＜第１実施形態＞
図１および図２は、本願発明の第１実施形態に係る半導体装置Ｓの内部構成を示す図である。この半導体装置Ｓは、半導体チップ５を搭載するチップ搭載用内部リード１と、半導体チップ５の上面に電気的に接続された一方のチップ接続用内部リード２および他方のチップ接続用内部リード３とを備えている。この半導体装置Ｓは、たとえばトランジスタとして用いられる場合、チップ搭載用内部リード１がたとえばベース端子（あるいはゲート端子）に相当し、一方のチップ接続用内部リード２がたとえばコレクタ端子（あるいはドレイン端子）に相当し、他方のチップ接続用内部リード３がたとえばエミッタ端子（あるいはソース端子）に相当する。
チップ搭載用内部リード１の一端には、半導体チップ５が搭載されるアイランド４が形成されている。そして、半導体チップ５および各内部リード１，２，３がエポキシ樹脂等の熱硬化性樹脂により所定の金型等を用いて封止されて、平面視長矩形状の樹脂パッケージ７が形成されている。樹脂パッケージ７の外部には、各内部リード１，２，３と連続させられた外部リード１１，１２，１３がそれぞれ設けられている。なお、半導体装置Ｓの外形は、図１６に示す半導体装置Ｓと同様である。
チップ搭載用内部リード１は、他端側が折り曲げられ、樹脂パッケージ７の外部に露出された外部リード１１と連続させられている。チップ搭載用内部リード１および外部リード１１は、良好な熱伝導性を有する銅等からなる。チップ搭載用内部リード１の一端に形成されたアイランド４は、放熱効果を高めるために樹脂パッケージ７の長手方向に沿って延びる長矩形状ないし略長矩形状にされ、その表面積が大きく形成されている。半導体チップ５は、樹脂パッケージ７の長手方向に延びた上記アイランド４の中間部に搭載されている。
各チップ接続用内部リード２，３は、その一端に各チップ接続用内部リード２，３に対してやや幅広の平坦部２ａ，３ａがそれぞれ形成され、他端に外部リード１２および外部リード１３とそれぞれ連続させられている。各チップ接続用内部リード２，３および各外部リード１２，１３は、チップ搭載用内部リード１および外部リード１１と同様に、良好な熱伝導性を有する銅等からなる。
各チップ接続用内部リード２，３の平坦部２ａ，３ａは、アイランド４に搭載された半導体チップ５の上方から臨むように配され、半導体チップ５の上面とバンプ６を介して電気的に接続されている。すなわち、本実施形態では、半導体チップ５と、各チップ接続用内部リード２，３との接続が、従来の構成のようにワイヤを用いるものではなく、いわゆるワイヤレス構造とされている。換言すれば、半導体チップ５がチップ搭載用内部リード１に搭載され、半導体チップ５の上面に各チップ接続用内部リード２，３が接続されていることにより、各内部リード１，２，３によって半導体チップ５の上下から挟み込む立体的な構成とされている。
上記のようなワイヤレス構造を採用することにより、チップ搭載用内部リード１の表面積を可能な限り大きくしてチップ搭載用内部リード１を配置することができる。たとえば、上記したようにアイランド４の形状を、樹脂パッケージ７の長手方向に沿って延びる長矩形状ないし略長矩形状に形成することができ、たとえば、平面視におけるチップ搭載用内部リード１の面積を、樹脂パッケージ７の底面積に対して５０％以上（詳細は後述）とすることができる。そのため、面積を大きくされたチップ搭載用内部リード１を通じて、あるいはチップ搭載用内部リード１に接する樹脂パッケージ７を通じて、半導体チップ５から発せられる熱を外部に効果的に放出することができ、この半導体装置Ｓの放熱性を向上させることができる。
また、半導体チップ５は、樹脂パッケージ７の長手方向に延びたチップ搭載用内部リード１の中間部に搭載されているので、半導体チップ５から発せられる熱がチップ搭載用内部リード１を通じて樹脂パッケージ７の長手方向に広がるように伝達される。そのため、半導体チップ５がチップ搭載用内部リード１の偏った部位に搭載される場合に比べ、放熱性の効率を上げることができる。
さらに、各チップ接続用内部リード２，３は、直接、半導体チップ５に接して繋がれているので、この各内部リード２，３を通じても半導体チップ５から発せられる熱を外部に放出することができる。そのため、半導体チップ５における放熱性を、主にチップ搭載用内部リード１に依存していた従来の構成に比べ、高めることができる。
ここで、上記した本実施形態における効果を、より具体的な数値を示して説明する。詳細には、平面視におけるチップ搭載用内部リード１の面積と、樹脂パッケージ７の底面積とを比較することにより、放熱性の度合いを評価することにする。なお、以下の説明では、チップ搭載用内部リード１の面積の値を、アイランド４の面積と、アイランド４に接続され、半導体装置Ｓ内で延びている部分（以下「接続リード１４」という）の面積とを加えた値としている。また、以下では、チップ搭載用内部リード１は折り曲げられているため、厳密には、実際の面積と異なるが、ここでは折り曲げられていないものとして評価する。
図３は、平面視におけるチップ搭載用内部リード１の、樹脂パッケージ７の底面積に対する割合を説明するための図であり、同図によれば、樹脂パッケージ７の底面積は、樹脂パッケージ７の奥行きＡ×幅Ｂで求められる。一方、平面視におけるチップ搭載用内部リード１の面積は、アイランド４の面積と接続リード１４の面積とを加えることにより求められる。すなわち、アイランド４の面積は、アイランド４の奥行きＣ×幅Ｄで求められ、接続リード１４の面積は、接続リード１４の奥行きＥ×幅Ｆでそれぞれ求められる。
表１に、各辺の長さＡ〜Ｆの具体的な数値を示す。表１によれば、樹脂パッケージ７の底面積Ｓ１は、４．５６ｍｍ2 である。また、接続リード１４の幅Ｆが０．４ｍｍであるので、チップ搭載用内部リード１の面積Ｓ２は２．３８ｍｍ2 である。したがって、チップ搭載用内部リード１の面積Ｓ２の、樹脂パッケージ７の底面積Ｓ１に対する割合Ｓ２／Ｓ１は、５１．９％である。このように、チップ搭載用内部リード１の面積Ｓ２は、４０％程度であった従来の構成における面積の割合に比べ、約１０％も大きくなっており、このことから放熱性の向上が図られたことがわかる。また、実験により、本実施形態における構成の半導体装置Ｓでは、長矩形状に形成されたアイランド４によって、チップ搭載用内部リード１がワイヤで接続された従来の構成に比べ、放熱量（放熱のパワー）が約２倍になったことが求められており、放熱特性が約２倍に向上されたことが立証されている。
Figure 2010212736
図４は、半導体装置Ｓの変形例（以下「変形例１」という）を示す内部構成図である。同図によれば、アイランド４に繋がれている接続リード１４の幅Ｆが、図１に示す半導体装置Ｓの接続リード１４の幅に比べて大きくなって、チップ搭載用内部リード１が形成されている。
すなわち、この変形例１では、表１によると、接続リード１４の幅Ｆが１．２ｍｍであり、チップ搭載用内部リード１の面積Ｓ２は２．５７ｍｍ2 である。したがって、チップ搭載用内部リード１の面積Ｓ２の、樹脂パッケージ７の底面積Ｓ１に対する割合Ｓ２／Ｓ１は５６．４％になっており、図１に示す半導体装置Ｓに比べ、チップ搭載用内部リード１の面積がさらに大きくなっている。
図５は、半導体装置Ｓの他の変形例（以下「変形例２」という）を示す内部構成図である。同図によれば、接続リード１４の幅Ｆが、図１および図４に示す半導体装置Ｓの接続リード１４の幅に比べてさらに幅広になって、アイランド４の幅と同等になるように、チップ搭載用内部リード１が形成されている。
すなわち、この変形例２では、表１によれば、アイランド４の幅Ｆがチップ搭載用内部リード１の横幅Ｄと同じ２．４５ｍｍであり、チップ搭載用内部リード１の面積Ｓ２は２．８９ｍｍ2 である。したがって、チップ搭載用内部リード１の面積Ｓ２の、樹脂パッケージ７の底面積Ｓ１に対する割合Ｓ２／Ｓ１は６３．４％になっており、図１および図４に示す半導体装置Ｓに比べ、チップ搭載用内部リード１の面積がさらに大きくなっている。このように、アイランド４の幅と接続リード１４との幅を同等にすれば、上記割合Ｓ２を大きくすることができるとともに、外部に露出する外部リード１１の部分をより一層大きくすることができ、放熱性の大幅な向上を図ることができる。
また、このように、面積が大きなアイランド４、各チップ接続用内部リード２，３が半導体装置Ｓ内に備えられることにより、これらは、いわゆる補強材として機能する。そのため、半導体装置Ｓの曲げ強度が向上し、たとえば、外部のプリント基板に実装する際の機械的な強度を高めることができるといった利点がある。
また、以下に示すような各内部リード１，２，３に構造的な変形を施すことによっても、放熱性を向上させることができる。すなわち、上述した半導体装置Ｓによれば、各外部リード１１，１２，１３は、樹脂パッケージ７の底面の外縁付近から外部に延びている。そのため、チップ搭載用内部リード１のアイランド４を、その面積を広げるために各チップ接続用内部リード２，３側に延ばそうとしても、各チップ接続用内部リード２，３が障害になり延ばすことが困難となる。
これに対し、図６に示す半導体装置Ｓによれば、外部リード１２，１３は、樹脂パッケージ７の側面の上部から外部に露出するようにされている。これにより、チップ搭載用内部リード１のアイランド４を樹脂パッケージ７内の範囲で水平方向に延ばすことができ、上述した実施形態に比べ、平面視におけるチップ搭載用内部リード１の面積Ｓ２の、樹脂パッケージ７の底面積Ｓ１に対する割合を上げることができる。
さらに、図６に示す半導体装置Ｓでは、半導体チップ５が樹脂パッケージ７内の上部に位置する構成とされるので、樹脂パッケージ７内にある接続リード１４が、上記実施形態の半導体装置Ｓに比べ長く形成される。これにより、折り曲げられた接続リード１４の長さが上述した実施形態に比べ、充分長くなり、その分、チップ搭載用内部リード１の表面積が大きくなり、放熱性の向上に寄与することができる。
次に、この半導体装置の製造方法について簡単に説明する。まず、チップ搭載用内部リード１を、銅製の薄板に打ち抜きプレス加工を施した後、所定のフォーミング加工を施すことにより作製する。この場合、チップ搭載用内部リード１は、端部に矩形状のアイランド４を備えるように形成する。この状態では、チップ搭載用内部リード１は、タイバーにより複数連なって一定方向に延びた長尺状の構成とされる。また、一方のチップ接続用内部リード２および他方のチップ接続用内部リード３も、チップ搭載用内部リード１と同様に、銅製の薄板に打ち抜きプレス加工を施した後、所定のフォーミング加工を施すことにより作製する。この場合、各内部リード２，３の端部には、平坦部２ａ，３ａを備えるように形成する。
次いで、チップ搭載用内部リード１のアイランド４の上面に半導体チップ５を、たとえば接着剤を用いて接続する。そして、半導体チップ５の上面に一方のチップ接続用内部リード２および他方のチップ接続用内部リード３を接続する。具体的には、半導体チップ５の上面に電解メッキによりＡｇからなるバンプ６を形成し成長させる。バンプ６は、半導体チップ５の上面において、長手方向の端部の対称となる位置に２つ形成する。その後、一方のバンプ６に、ハンダペーストを溶融させることによって一方のチップ接続用内部リード２の平坦部２ａを接続し、他方のバンプ６に、同様にハンダペーストを溶融させることによって他方のチップ接続用内部リード３の平坦部３ａを接続する。
半導体チップ５に上記第２、他方のチップ接続用内部リード２，３の接続が終了した後、半導体チップ５、各内部リード１，２，３を所定の金型を用いてエポキシ樹脂等の熱硬化性樹脂によりパッケージングを行い、樹脂パッケージ７を形成する。そして、外部に露出している各外部リード１１，１２，１３をハンダメッキし、タイバー等の不要な部位を除去する等の工程を経て、図１、図２および図１６に示すような半導体装置Ｓを得る。
＜第２実施形態＞
図７は、本願発明の第２実施形態に係る半導体装置の斜視図である。図８は、図７に示す半導体装置の内部構成を示す図である。また、図９は、図８のＸ１−Ｘ１から見た断面図である。
この第２実施形態に係る半導体装置Ｓは、たとえばダイオードからなる第１半導体チップ２１と、トランジスタからなる第２半導体チップ２２とを備えている。第１半導体チップ２１は、第１チップ搭載用内部リード２４上に搭載されている。詳細には、第１チップ搭載用内部リード２４の一端には、略矩形状のアイランド３４が形成され、このアイランド３４上に第１半導体チップ２１が搭載されている。
また、第１半導体チップ２１の上面には、第１チップ接続用内部リード２５が接続されている。詳細には、第１チップ接続用内部リード２５の一端には、略矩形状の平坦部２５ａが形成され、平坦部２５ａは、第１半導体チップ２１を上方から臨むように配されるとともに、第１半導体チップ２１の上面とバンプ３５を介して電気的に接続されている。
一方、第２半導体チップ２２は、第２チップ搭載用内部リード２６上に搭載されている。詳細には、第２チップ搭載用内部リード２６の一端には、樹脂パッケージ７の長手方向に沿って延びる長矩形状ないしは略長矩形状のアイランド３６が形成されている。このアイランド３６上に、第２半導体チップ２２が搭載されている。
また、第２半導体チップ２２の上面には、第２チップ接続用内部リード２７および第３チップ接続用内部リード２８が接続されている。詳細には、第２チップ接続用内部リード２７の一端には、略矩形状の平坦部２７ａが形成され、平坦部２７ａは、第２半導体チップ２２の上面においてほぼ半分の領域に対して上方から臨むように配されるとともに、第２半導体チップ２２の上面とバンプ３７を介して電気的に接続されている。また、第３チップ接続用内部リード２８の一端には、平坦部２８ａが形成され、平坦部２８ａは、第２半導体チップ２２の上面において上記領域と異なるほぼ半分の領域に対して上方から臨むように配されるとともに、第２半導体チップ２２の上面とバンプ３８を介して電気的に接続されている。
なお、上記第１チップ搭載用内部リード２４は、ダイオードの、たとえばアノード端子に相当し、第１チップ接続用内部リード２５は、ダイオードのカソード端子に相当する。また、第２チップ搭載用内部リード２６は、トランジスタのコレクタ端子に相当し、第２チップ接続用内部リード２７は、トランジスタのベース端子に相当し、第３チップ接続用内部リード２８は、トランジスタのエミッタ端子にそれぞれ相当する。
そして、各半導体チップ２１，２２および各内部リード２４〜２８は、エポキシ樹脂等により封止されて平面視略長矩形状の樹脂パッケージ７が形成されている。
各内部リード２４〜２８は、他端側が折り曲げられ、樹脂パッケージ７から外部に露出された外部リード２９〜３３にそれぞれ連続させられている。上記第１チップ搭載用内部リード２４および第１チップ接続用内部リード２５は、樹脂パッケージ７の長手方向一端部Ｓａ近傍の両側面Ｓｃから外部に露出された外部リード２９，３０に連続させられている。また、第２チップ搭載用内部リード２６および第２チップ接続用内部リード２７は、樹脂パッケージ７の長手方向他端部Ｓｂ近傍の両側面Ｓｃから露出された外部リード３１，３２にそれぞれ連続させられている。外部リード３３は、外部リード３０および外部リード３２の間の側面Ｓｃから外部に露出されている。
各チップ搭載用内部リード２４，２６のアイランド３４，３６は、樹脂パッケージ７内で同一平面上に配置されている。そのため、第１および第２半導体チップ２１，２２も、同一平面上に並設される。
上記半導体装置Ｓによれば、各半導体チップ２１，２２が各チップ搭載用内部リード２４，２６のアイランド３４，３６に搭載され、各半導体チップ２１，２２の上面に各チップ接続用内部リード２５，２７，２８を接続するといった、ワイヤレス構造が採用されている。また、第１チップ搭載用内部リード２４のアイランド３４は、第１半導体チップ２１を搭載できる充分な面積を有し、一方、第２チップ搭載用内部リード２５のアイランド３６は、略長矩形状に形成されている。そのため、両アイランド３４，３６は、全体として平面視において樹脂パッケージ７の長手方向に沿って延びる長矩形状ないし略長矩形状になるように形成される。より具体的には、両アイランド３４，３６は、全体として平面視において樹脂パッケージ７の底面積全体に対して約５０％以上を占有するよう形成される。したがって、両アイランド３４，３６において面積の拡大化が図られ、各内部リード２４〜２８を通じて、あるいは各内部リード２４〜２８に接する樹脂パッケージ７を通じて、第１および第２半導体チップ２１，２２から発せられる熱を外部に効果的に放出することができる。
また、従来の構成のように、各内部リードをほぼ同一平面上に配すれば、半導体チップを複数設けた場合、半導体装置Ｓの大きさが平面方向に沿って広がることになる。しかし、上記のように、第１および第２半導体チップ２１，２２は同一平面上に配されているが、上記のようにワイヤレス構造を適用すれば、装置の平面方向への広がりを抑えつつ、樹脂パッケージ７内において複数の第１半導体チップ２１，２２を配置することが可能となる。そのため、半導体装置Ｓ自体の大きさを実質的に小型化することができる。
図１０は、図８に示す半導体装置の変形例（以下、「変形例３」という。）を示す内部構成図である。図１１は、図１０のＸ２−Ｘ２から見た断面図である。この変形例３の半導体装置では、２つのトランジスタからなる第１および第２半導体チップ４１，４２がそれぞれ備えられ、２つのトランジスタのエミッタ端子が１つの端子で共通とされている。
第１半導体チップ４１は、第１チップ搭載用内部リード４３上に搭載されている。詳細には、第１チップ搭載用内部リード４３の一端には、樹脂パッケージ７の長手方向に沿って延びる長矩形状ないし略長矩形状のアイランド５１が形成され、アイランド５１上には、第１半導体チップ４１が搭載されている。第１半導体チップ４１の上面には、第１チップ接続用内部リード４４が接続されている。詳細には、第１チップ接続用内部リード４４の一端には、平坦部４４ａが形成され、平坦部４４ａは、第１半導体チップ４１を上方から臨むように配されるとともに、第１半導体チップ４１の上面とバンプ５３を介して電気的にそれぞれ接続されている。
同様に、第２半導体チップ４２は、第２チップ搭載用内部リード４５上に搭載されている。詳細には、第２チップ搭載用内部リード４５の一端には、樹脂パッケージ７の長手方向に沿って延びる長矩形状ないし略長矩形状のアイランド５２が形成され、アイランド５２上には、第２半導体チップ４２が搭載されている。第２半導体チップ４２の上面には、第２チップ接続用内部リード４５が接続されている。詳細には、第２チップ接続用内部リード４５の一端には、平坦部４５ａが形成され、平坦部４５ａは、第２半導体チップ４２を上方から臨むように配されるとともに、第２半導体チップ４２の上面とバンプ５４を介して電気的に接続されている。
各チップ搭載用内部リード４３，４５のアイランド５１，５２は、樹脂パッケージ７内で同一平面上に配置され、かつアイランド５１，５２の互いの端部が接近して並設されている。これにより、第１および第２半導体チップ４１，４２も、同一平面上に並設される。
両半導体チップ４１，４２の上面には、第３チップ接続用内部リード４７が接続されている。詳細には、第３チップ接続用内部リード４７の一端には、略矩形状の平坦部４７ａが形成され、平坦部４７ａは、各半導体チップ４１，４２を上方から臨むように配されるとともに、各半導体チップ４１，４２の上面とそれらを跨ぐようにしてバンプ５５，５６を介して電気的に接続されている。すなわち、上記したように、アイランド５１，５２は、樹脂パッケージ７内で同一平面上に配置されるため、第１および第２半導体チップ４１，４２も、同一平面上に並設される結果、それらの上面に第３チップ接続用内部リード４７を接続することが可能となる。
なお、第１チップ搭載用内部リード４３は、一方のトランジスタの、たとえばコレクタ端子に相当し、第１チップ接続用内部リード４４は、ベース端子に相当し、第２チップ搭載用内部リード４５は、他方のトランジスタのコレクタ端子に相当し、第２チップ接続用内部リード４６は、ベース端子に相当し、第３チップ接続用内部リード４７は、一方および他方のトランジスタのエミッタ端子に相当する。すなわち、本変形例３では、第３チップ接続用内部リード４７によって両トランジスタのエミッタ端子を共通化して用いている。
上記構成によれば、各搭載用内部リード４３，４５のアイランド５１，５２は、略長矩形状に形成されるため、全体として平面視において樹脂パッケージ７の長手方向に沿って延びる長矩形状ないし略長矩形状になるように形成される。したがって、上記実施形態と同様に、両アイランド５１，５２において面積の拡大化が図られ、半導体チップ４１，４２から発せられる熱を外部に効果的に放出することができる。また、上記のようなワイヤレス構造を適用するようにすれば、たとえば□約０．９ｍｍの半導体チップからなる２つのトランジスタを収納することができる。
さらに、トランジスタのエミッタ端子を共通化することにより、半導体装置Ｓの外部に露出する端子数を減らすことができるので、部品コストの削減を図ることができる。なお、上記半導体装置Ｓにおいては、２つのトランジスタの共通となる端子は、エミッタ端子に限らず、コレクタ端子やベース端子でもよい。
図１２は、図８に示す半導体装置Ｓの他の変形例（以下、「変形例４」という。）を示す内部構成図である。図１３は、図１２のＸ３−Ｘ３から見た断面図である。この変形例４の半導体装置では、上記変形例３の半導体装置と同様に、２つのトランジスタからなる第１および第２半導体チップ６１，６２をそれぞれ備えられているが、第１および第２半導体チップ６１，６２は、その上下面が互に逆となるように樹脂パッケージ７内に配されている。
すなわち、第１半導体チップ６１は、第１チップ搭載用内部リード６４の一端に形成された、樹脂パッケージ７の長手方向に延びる長矩形状のアイランド７１上に搭載されている。第１半導体チップ６１の上面には、第１チップ接続用内部リード６５および第２チップ接続用内部リード６６の一端にそれぞれ形成された平坦部６５ａ，６６ａが、半導体チップ６１を上方から臨むように配されるとともに、半導体チップ６１の上面とバンプ７３，７４を介して電気的にそれぞれ接続されている。
一方、第２半導体チップ６２は、第２チップ搭載用内部リード６７に搭載されているが、本変形例４では、半導体チップ６２のアイランド７２に対する搭載方向が、半導体チップ６１のそれと異なっている。すなわち、半導体チップ６１は、アイランド７１の上面にダイボンディング等で接続されているが、半導体チップ６２は、アイランド７２の下面にダイボンディング等で接続されている。
また、第２半導体チップ６２の下面に第３チップ接続用内部リード６８および第４チップ接続用内部リード６９が電気的に接続されている。すなわち、チップ接続用内部リード６８，６９の一端には、平坦部６８ａ，６９ａが形成され、平坦部６８ａ，６９ａは、半導体チップ６２の下面を下方から見上げるように配されるとともに、半導体チップ６２の下面にバンプ７５，７６を介して電気的にそれぞれ接続されている。
すなわち、各半導体チップ６１，６２は、その上下面が互に逆となるように樹脂パッケージ７内に配され、第１チップ搭載用内部リード６４のアイランド７１は、樹脂パッケージ７の下面近傍に配され、第２チップ搭載用内部リード６７のアイランド７２は、樹脂パッケージ７の上面近傍に配されている。
なお、第１チップ搭載用内部リード６４は、一方のトランジスタのたとえばコレクタ端子に相当し、第１チップ接続用内部リード６５は、ベース端子に相当し、第２チップ接続用内部リード６６は、エミッタ端子に相当し、第２チップ搭載用内部リード６７は、他方のトランジスタのコレクタ端子に相当し、第３チップ接続用内部リード６８は、ベース端子に相当し、第４チップ接続用内部リード６９は、エミッタ端子に相当する。
各内部リード６４〜６８は、樹脂パッケージ７の外部に露出された外部リード２９〜３３にそれぞれ連続させられ、また、第４チップ接続用内部リード６９は、外部リード２９と外部リード３１との間の側面Ｓｃから外部に延びた外部リード７０に連続させられている。
この変形例４においては、各半導体チップ６１，６２は、その上下面が互に逆となるように樹脂パッケージ７内に配されている。しかし、各搭載用内部リード６４，６７のアイランド７１，７２は、全体として平面視において樹脂パッケージ７の長手方向に沿って延びる長矩形状ないし略長矩形状になるように形成される。したがって、上記実施形態と同様に、両アイランド７１，７２において面積の拡大化が図られ、各半導体チップ６１，６２から発せられる熱を外部に効果的に放出することができる。
しかも、この変形例４によれば、第１チップ搭載用内部リード６４のアイランド７１は、樹脂パッケージ７の下面近傍に配され、第２チップ搭載用内部リード６７のアイランド７２は、樹脂パッケージ７の上面近傍に配されているため、各半導体チップ６１，６２が樹脂パッケージ７内で上下に離れて配されることになる。そのため、内部リード６４〜６９が偏って樹脂パッケージ７内に配される構成に比べ、半導体チップ６１，６２の各チップ搭載用内部リード６４，６７による放熱性をより高めることができる。
以上のように、本第２実施形態においては、内部リードによって半導体チップを上下方向から挟み込む立体的な構成とすることにより、放熱性に優れ、かつ半導体チップを複数備えることが可能な半導体装置Ｓを提供することができる。なお、樹脂パッケージ７内に設けられる半導体チップの数は、上記２個に限らず、それ以上の数の半導体チップを備えるようにしてもよい。また、それに応じて半導体装置Ｓから外部に露出する端子数は、２端子あるいは７端子以上の端子を有するようにしてもよい。
次に、上記第２実施形態に係る半導体装置の製造方法を、変形例４の半導体装置に基づいて簡単に説明する。上記半導体装置の製作には、たとえば、図１４に示すように、一定方向に延びた長尺状の、たとえば銅からなる薄板８１に対して打ち抜きプレス加工を施した後、所定のフォーミング加工を施すことにより、各内部リード６４〜６９および外部リード２９〜３３，７０の原型となる部分を形成する。この場合、各チップ搭載用内部リード６４，６７は、その端部に矩形状のアイランド７１，７２を備えるように形成する。なお、図中、８２は送り穴を示す。
次いで、各チップ搭載用内部リード６４，６７のアイランド７１，７２の上面に半導体チップ６１，６２を、たとえば接着剤を用いて接続する。そして、半導体チップ６１，６２の上面に、たとえば、Ａｇからなるバンプ７３〜７６を形成し成長させる。
その後、薄板８１の長手方向に延びる一点破線で示す折り返しラインＬ１に沿って、図１５に示すように、薄板８１の個片８３を反転軸Ｃを中心にして反転させる。これにより、半導体チップ６２のバンプ７５，７６は、チップ接続用内部リード６８，６９の各平坦部６８ａ，６９ａに接続される。同様に、半導体チップ６１のバンプ７３，７４も、チップ接続用内部リード６５，６６の各平坦部６５ａ，６６ａに接続される。なお、上記個片８３の大きさは、個片８を折り返したときに各半導体チップ６１，６２が各バンプ７３〜７６を介して適切に各平坦部６５ａ，６６ａ，６８ａ，６９ａに接続されるように、予め設定されて形成されている。
次に、各半導体チップ６１，６２、各内部リード６４〜６９を所定の金型を用いて熱硬化性樹脂によりパッケージングを行い、樹脂パッケージ７を形成する。そして、外部に露出している各外部リード２９〜３３，７０をハンダメッキし、タイバー等の不要な部位を除去する等の工程を経て、図１２および図１３に示すような半導体装置Ｓを得る。
このように、薄板８１の個片８３を折り返すことにより、半導体チップ６１，６２を各内部リード６５，６６，６８，６９の平坦部６５ａ，６６ａ，６８ａ，６９ａに対して精度よく接続することができる。なお、上記方法は、上述した第１および第２実施形態に示した半導体装置Ｓに適用することが可能である。
もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。たとえば、半導体チップとしては、上記したダイオードやトランジスタに限らない。また、ダイオードの種類としては、たとえばスイッチングダイオードやショットキーバリアダイオード等を適用することができるが、これらに限定されるものではない。また、トランジスタとしては、たとえばＭＯＳ ＦＥＴやバイポーラトランジスタ等が適用できるが、同様に、これらに限定されるものではない。
１ チップ搭載用内部リード
２ 一方のチップ接続用内部リード
３ 他方のチップ接続用内部リード
４ アイランド
５ 半導体チップ
７ 樹脂パッケージ
Ｓ 半導体装置

Claims (8)

  1. 半導体チップと、この半導体チップを搭載するチップ搭載用内部リードと、上記半導体チップの上面に電気的に直接接続されたチップ接続用内部リードと、上記半導体チップおよび上記各内部リードを包み込むとともに平面視長矩形状とした樹脂パッケージとを備え、
    上記チップ搭載用内部リードは、上記樹脂パッケージの長手方向に沿って延びる長矩形状ないし略長矩形状に形成された端部を含んでおり、
    上記樹脂パッケージはその長手方向に互いに隔てられた一対の側面を有しており、
    上記チップ搭載用内部リードの上記端部は、上記樹脂パッケージの長手方向に隔てられている一対の端縁を有しており、上記各端縁は、上記半導体チップに対するよりも上記樹脂パッケージの対応する上記側面に対して近づいており、
    平面視における上記チップ搭載用内部リードの面積は、上記樹脂パッケージの底面積に対して約５０％以上とされていることを特徴とする、半導体装置。
  2. 上記半導体チップは、上記樹脂パッケージの長手方向に延びた上記チップ搭載用内部リードの中間部に搭載された、請求項１に記載の半導体装置。
  3. 上記チップ搭載用内部リードの上記端部以外の幅は、上記端部の幅と同等になるように形成された、請求項１または２に記載の半導体装置。
  4. 第１および第２半導体チップと、上記各半導体チップをそれぞれ搭載する第１および第２チップ搭載用内部リードと、上記各半導体チップの上面に電気的にそれぞれ接続された複数のチップ接続用内部リードと、上記各半導体チップおよび上記各内部リードを包み込むとともに平面視長矩形状とした樹脂パッケージとを備え、
    上記各チップ搭載用内部リードの端部は、全体として平面視において上記樹脂パッケージの長手方向に沿って延びる長矩形状ないし略長矩形状になるように形成されており、
    上記チップ搭載用内部リードの端部は、全体として平面視において上記樹脂パッケージの底面積全体に対して約５０％以上を占有することを特徴とする、半導体装置。
  5. 上記各チップ搭載用内部リードの端部は、同一平面上に配置され、これにより、上記各半導体チップは、上記樹脂パッケージ内に並設された、請求項４に記載の半導体装置。
  6. 上記チップ接続用内部リードのうちのいずれかの端部は、第１および第２半導体チップの両上面を跨ぐように配され、これにより、上記各半導体チップの両上面を互いに接続する、請求項４または５に記載の半導体装置。
  7. 上記各半導体チップは、その上下面が互に逆となるように上記樹脂パッケージ内に配され、
    上記第１チップ搭載用内部リードの端部は、上記樹脂パッケージの下面近傍に配され、
    上記第２チップ搭載用内部リードの端部は、上記樹脂パッケージの上面近傍に配された、請求項４に記載の半導体装置。
  8. 半導体チップと、この半導体チップを搭載するチップ搭載用内部リードと、上記半導体チップの上面に電気的に直接接続されたチップ接続用内部リードと、上記半導体チップおよび上記各内部リードを包み込むとともに平面視長矩形状とした樹脂パッケージとを備え、
    上記チップ搭載用内部リードは、上記樹脂パッケージの長手方向に沿って延びる長矩形状ないし略長矩形状に形成された端部を含んでおり、
    平面視における上記チップ搭載用内部リードの面積は、上記樹脂パッケージの底面積に対して約５０％以上とされており、かつ、
    上記チップ搭載用内部リードの上記端部以外の幅は、上記端部の幅と同等になるように形成されていることを特徴とする、半導体装置。
JP2010145817A 1999-10-28 2010-06-28 半導体装置 Expired - Lifetime JP5362658B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010145817A JP5362658B2 (ja) 1999-10-28 2010-06-28 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP30634199 1999-10-28
JP1999306341 1999-10-28
JP2010145817A JP5362658B2 (ja) 1999-10-28 2010-06-28 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000126742A Division JP4651153B2 (ja) 1999-10-28 2000-04-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2010212736A true JP2010212736A (ja) 2010-09-24
JP5362658B2 JP5362658B2 (ja) 2013-12-11

Family

ID=42972521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010145817A Expired - Lifetime JP5362658B2 (ja) 1999-10-28 2010-06-28 半導体装置

Country Status (1)

Country Link
JP (1) JP5362658B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023100663A1 (ja) * 2021-12-01 2023-06-08 ローム株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60101958A (ja) * 1983-11-08 1985-06-06 Rohm Co Ltd ダイオ−ド装置の製造方法
JPS62185340A (ja) * 1986-02-10 1987-08-13 Hitachi Micro Comput Eng Ltd 半導体装置
JPH0321854U (ja) * 1989-07-11 1991-03-05
JPH0613157U (ja) * 1991-12-09 1994-02-18 新電元工業株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60101958A (ja) * 1983-11-08 1985-06-06 Rohm Co Ltd ダイオ−ド装置の製造方法
JPS62185340A (ja) * 1986-02-10 1987-08-13 Hitachi Micro Comput Eng Ltd 半導体装置
JPH0321854U (ja) * 1989-07-11 1991-03-05
JPH0613157U (ja) * 1991-12-09 1994-02-18 新電元工業株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023100663A1 (ja) * 2021-12-01 2023-06-08 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP5362658B2 (ja) 2013-12-11

Similar Documents

Publication Publication Date Title
JP4651153B2 (ja) 半導体装置
US9589868B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US7208818B2 (en) Power semiconductor package
US7511361B2 (en) DFN semiconductor package having reduced electrical resistance
US7633140B2 (en) Inverted J-lead for power devices
JPH0758277A (ja) 半導体装置
CN102693953A (zh) 半导体装置及其制造方法
JP2012033665A (ja) 半導体装置及びその製造方法
US7102211B2 (en) Semiconductor device and hybrid integrated circuit device
US20020121683A1 (en) Encapsulated die package with improved parasitic and thermal performance
JP5362658B2 (ja) 半導体装置
US20120181677A1 (en) Semiconductor device package with two component lead frame
US20200035587A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20060145312A1 (en) Dual flat non-leaded semiconductor package
JPS6180842A (ja) 半導体装置
JP2003347491A (ja) 半導体装置
JP4207791B2 (ja) 半導体装置
GB2362991A (en) Power MOSFET package
JP2006278401A (ja) 半導体装置
JP2990645B2 (ja) 半導体集積回路用リードフレームおよび半導体集積回路
JP5145596B2 (ja) 半導体装置
CN218632028U (zh) 半导体封装结构
US7951651B2 (en) Dual flat non-leaded semiconductor package
JP2016197636A (ja) モールドパッケージ
EP1357594A1 (en) Power semiconductor device manufactured using a chip-size package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130430

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130531

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130904

R150 Certificate of patent or registration of utility model

Ref document number: 5362658

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term