JP2010211864A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2010211864A5 JP2010211864A5 JP2009057600A JP2009057600A JP2010211864A5 JP 2010211864 A5 JP2010211864 A5 JP 2010211864A5 JP 2009057600 A JP2009057600 A JP 2009057600A JP 2009057600 A JP2009057600 A JP 2009057600A JP 2010211864 A5 JP2010211864 A5 JP 2010211864A5
- Authority
- JP
- Japan
- Prior art keywords
- request
- refresh
- memory
- data transfer
- arbitrator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (1)
- メモリのリフレッシュ要求を発生するリフレッシュ制御部と、
メモリとの間でデータ転送を行う複数のモジュールからのデータ転送要求を受信するとともに前記リフレッシュ制御部からのリフレッシュ要求を受信し、前記データ転送要求と前記リフレッシュ要求とを調停して前記メモリに動作要求を与えるアービトレータと、を備えるメモリ制御装置において、
前記リフレッシュ制御部は、
前記メモリのリフレッシュが必要な周期でリフレッシュ要求である第2要求信号を発生するパルス発生回路と、
前記アービトレータを介して入力される前記データ転送要求のカウント値とその変動傾向に基づいて今後のデータ転送要求の回数が増加することが予測される場合にリフレッシュ要求である第1要求信号を発生する変動予測回路と、を備え、
前記アービトレータは、前記第2要求信号、前記第1要求信号、前記データ転送要求の優先順位で要求信号の調停を行う
ことを特徴とするメモリ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009057600A JP5155221B2 (ja) | 2009-03-11 | 2009-03-11 | メモリ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009057600A JP5155221B2 (ja) | 2009-03-11 | 2009-03-11 | メモリ制御装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2010211864A JP2010211864A (ja) | 2010-09-24 |
| JP2010211864A5 true JP2010211864A5 (ja) | 2012-03-22 |
| JP5155221B2 JP5155221B2 (ja) | 2013-03-06 |
Family
ID=42971863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009057600A Expired - Fee Related JP5155221B2 (ja) | 2009-03-11 | 2009-03-11 | メモリ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5155221B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6051720B2 (ja) * | 2012-09-19 | 2016-12-27 | 株式会社ソシオネクスト | リフレッシュ制御装置およびリフレッシュ制御方法、並びに、半導体装置 |
| KR102304928B1 (ko) * | 2015-05-13 | 2021-09-27 | 삼성전자 주식회사 | 리프레시 명령을 분산시키는 메모리 장치 및 상기 장치를 포함하는 메모리 시스템 |
| BR112019021554B1 (pt) * | 2017-04-14 | 2024-02-27 | Huawei Technologies Co., Ltd | Método de renovação de memória, controlador de memória, aparelho de renovação de memória, sistema de computador e meio de armazenamento legível por computador |
| JP6780897B2 (ja) | 2017-04-14 | 2020-11-04 | ホアウェイ・テクノロジーズ・カンパニー・リミテッド | メモリリフレッシュ技術及びコンピュータシステム |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04149893A (ja) * | 1990-10-15 | 1992-05-22 | Toshiba Corp | リフレッシュ制御方式 |
| JP4163487B2 (ja) * | 2002-10-29 | 2008-10-08 | 株式会社リコー | メモリ制御装置、画像形成装置及びメモリシステムの制御方法 |
| WO2007007599A1 (ja) * | 2005-07-11 | 2007-01-18 | Matsushita Electric Industrial Co., Ltd. | メモリ制御装置 |
-
2009
- 2009-03-11 JP JP2009057600A patent/JP5155221B2/ja not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101622311B1 (ko) | 적응가능한 수의 오픈 로우들을 갖는 메모리 디바이스 | |
| KR101841930B1 (ko) | 인터럽트 스프레드 방법, 인터럽트 스프레드 장치 및 이를 구비하는 시스템 온-칩 | |
| IL185067A0 (en) | Flow control method to improve data transfer via a switch matrix | |
| JP2014059876A5 (ja) | ホスト、不揮発性メモリ装置、及び不揮発性メモリカードシステム | |
| JP2010532905A5 (ja) | ||
| WO2015008251A3 (en) | Computing architecture with peripherals | |
| IL188341A0 (en) | Non-dram indicator and method of accessing data not stored in dram array | |
| JP2006260472A (ja) | メモリアクセス装置 | |
| US10430113B2 (en) | Memory control circuit and memory control method | |
| WO2008136332A1 (ja) | メモリアクセス制御装置 | |
| JP2010211864A5 (ja) | ||
| RU2016107392A (ru) | Полупроводниковое запоминающее устройство | |
| JP2010044850A5 (ja) | ||
| JP2011003160A5 (ja) | ||
| JP2017538206A5 (ja) | ||
| JP2010262537A (ja) | メモリ制御回路 | |
| JP2014021785A (ja) | メモリサブシステム、コンピュータ・システム | |
| JP2014035628A5 (ja) | ||
| JP2012123889A5 (ja) | ||
| JP2016090869A5 (ja) | ||
| JP6226200B2 (ja) | メモリーコントローラー | |
| JP2009064360A5 (ja) | ||
| EP2793137A3 (en) | Semiconductor Device and Processor System including the Same | |
| US8856465B2 (en) | Memory control apparatus and memory control method for controlling the priority of memory accesses | |
| JP2014063279A5 (ja) |