JP2010205847A - コンデンサ及びコンデンサモジュール - Google Patents

コンデンサ及びコンデンサモジュール Download PDF

Info

Publication number
JP2010205847A
JP2010205847A JP2009048324A JP2009048324A JP2010205847A JP 2010205847 A JP2010205847 A JP 2010205847A JP 2009048324 A JP2009048324 A JP 2009048324A JP 2009048324 A JP2009048324 A JP 2009048324A JP 2010205847 A JP2010205847 A JP 2010205847A
Authority
JP
Japan
Prior art keywords
capacitor
lead terminal
terminal
mounting substrate
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009048324A
Other languages
English (en)
Other versions
JP5304325B2 (ja
Inventor
Teppei Akiyoshi
哲平 穐吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009048324A priority Critical patent/JP5304325B2/ja
Publication of JP2010205847A publication Critical patent/JP2010205847A/ja
Application granted granted Critical
Publication of JP5304325B2 publication Critical patent/JP5304325B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】実装基板におけるスルーホール電極の数を少なく、且つコンデンサモジュールのESL及びESRを低減でき、それによって損失やノイズを低減することができるコンデンサを提供する。
【解決手段】第1のリード端子21が、コンデンサ本体12の第1の端面側の固定部とコンデンサ本体12の下面12dを越えて下方に延ばされた延長部21cからなり、第2のリード端子22が、コンデンサ本体12の第2の端面側の固定部と、固定部から下面12dを含む平面内において遠ざかるように延ばされた面実装部22cとを備え、コンデンサ本体12の下面12d側から実装基板2に実装され、第1のリード端子21の延長部21cが実装基板2のスルーホールを経て、実装基板の下面の第2の接続電極4に電気的に接続され、第2のリード端子22の面実装部22cが、実装基板2の上面の第1の接続電極部3に電気的に接続される、コンデンサ11。
【選択図】図1

Description

本発明は、例えばパワーエレクトロニクス回路のような大電流が流れる用途に用いられるコンデンサ及び該コンデンサを含むコンデンサモジュールに関し、より詳細には、第1,第2のリード端子が第1,第2の端面にそれぞれ設けられたコンデンサと、該コンデンサが実装基板に実装されている構造を有するコンデンサモジュールに関する。
従来、パワーエレクトロニクス回路などに用いられるコンデンサでは、コンデンサに大きな電流が流れる。また、パワーエレクトロニクスモジュールでは、大電流を高周波でスイッチングするため、各部品間のESLを小さくしたり、放射ノイズを減らす目的で、絶縁体の上下面にそれぞれ電極を形成した基板が用いられる。このような大電流が流れるコンデンサモジュールが、下記の特許文献1や特許文献2に開示されている。特許文献1及び特許文献2では、インバーター装置に用いられるインバーター用コンデンサモジュールが開示されている。
図13(a)及び(b)は、特許文献2に記載のインバーター用コンデンサモジュールを示す正面図及びその要部を拡大して示す部分正面断面図である。
インバーター用コンデンサモジュール101では、実装基板102上に、複数の積層コンデンサ103〜105が実装されている。また、実装基板102が、トランジスタ素子を含むスイッチングモジュール106上に固定されている。
図13(b)において、積層コンデンサ103が搭載されている部分を拡大して示すように、積層コンデンサ103は、対向し合う第1の端面103aと第2の端面103bとを有する。第1の端面103aに、第1のリード端子107が接合されている。第2の端面103bに第2のリード端子108が接合されている。
積層コンデンサ103は、下面103c側から実装基板102に実装されている。実装基板102は、上面102aと下面102bとを有する。実装基板102には、上面102aから下面102bに向かって貫いている貫通孔102c,102dが形成されている。貫通孔102c、102d内に、第1,第2のリード端子107,108がそれぞれ挿入されている。図13(a)及び(b)に示すように、実装基板102の上面には、第1の電極119が形成されており、他面102bには、第2の電極120が形成されている。図13(b)では明確ではないが、複数の第1のリード端子107及び複数の第2のリード端子108が形成されている。それに応じて、図14(a),(b)に示されているように、貫通孔102c,102dも複数形成されている。
図14(a),(b)に示すように、第1の電極119が、貫通孔102c内に至っている。他方、第1の電極119は、切欠119aを有し切欠119a内に第2の貫通孔102dが位置している。従って、第1の電極119と、貫通孔102dとは電気的に接続されていない。
他方、下面の第2の電極120は、第2の貫通孔102dに至っている。切欠120aにより、第2の電極120は、第1の貫通孔102cと隔てられている。従って、図12(b)に示すように、第1の電極119の貫通孔102c内に延びているスルーホール導体部分119bは、第2の電極120と電気的に絶縁されている。
積層コンデンサ103は、実装に対しては、第1,第2のリード端子107,108が、貫通孔102c,102d内に挿入される。そして、第1のリード端子107が、導電性接合剤121によりスルーホール電極部分119bと電気的に接続される。他方、第2のリード端子108が、実装基板102の下面102b側において、第2の電極120と導電性接合剤122により電気的に接続される。他の積層コンデンサ104,105も同様にして、実装基板102に実装されている。
特許文献1に記載のコンデンサモジュールにおいても、特許文献2と同様に、両端に設けられた第1,第2のリード端子が、実装基板に設けられた貫通孔に挿入され、実装されている。
特開2004−79708号公報 特開2001−178151号公報
特許文献1に記載のコンデンサモジュールでは、切欠212a,212bを形成する必要があるため、電流経路が限定されて狭くなり、それによってESRやESLが大きくなるという問題があった。
一方、特許文献2に記載の実装方法においては、モジュールの端子部とコンデンサ103、104、105の間のESLおよびESRは、切り欠き部119aおよび120aによる増大は抑えられる。しかし、各コンデンサ内を流れる電流は、モジュール端子に近い側に集中するために局所発熱を生じることで、コンデンサの寿命を低下させたり、流せる電流が制限されたりする問題があった。
これらの問題、特に切り欠き部の影響を小さくする方法として、コンデンサを基板上面側に表面実装し、下面電極との接続をスルーホールにより行う方法が、特に電力の小さいアプリケーションにおいて用いられている。スルーホール電極部分は、樹脂基板の場合には、金属メッキにより形成される。実装基板がセラミック基板の場合には、スルーホール電極部分は、セラミックスやガラスなどの無機酸化物を共材として含む焼結金属により構成されることが多い。しかしながら、金属メッキにより形成されたスルーホール電極部分では、めっき厚みに制限がある。また、焼結金属では、含有されている無機酸化物が抵抗成分として働く。そのため、スルーホール電極による上面電極と下面電極の電気的接合では電気的抵抗が高く、そのため、非常に多くのスルーホールを形成しないとESRを小さくできない問題があった。
本発明の目的は、上述した従来技術の欠点を解消し、実装基板において多くのスルーホール電極を形成する必要がなく、実装基板のコストを低減し、しかも実装基板に実装された際の回路のESRやESLを小さくすることを可能とするコンデンサ、並びに該コンデンサが実装基板に実装されたコンデンサモジュールを提供することにある。
本発明によれば、上面と、下面と、対向し合う第1,第2の端面とを有するコンデンサ本体と、前記コンデンサ本体の第1,第2の端面にそれぞれ固定された第1,第2のリード端子とを備え、前記第1のリード端子が、前記コンデンサ本体の前記第1の端面に固定されている固定部と、前記コンデンサ本体の下面を越えて下方に延ばされた延長部とを有し、前記第2のリード端子が、前記コンデンサ本体の前記第2の端面に固定されている固定部と、前記固定部に連結されており、前記コンデンサ本体の前記下面を含む平面内において前記コンデンサ本体から遠ざかるように延ばされた面実装部とを備え、前記コンデンサ本体の下面側から、上面及び下面にそれぞれ第1,第2の接続電極を有する実装基板に実装され、前記第1のリード端子の延長部が前記実装基板の前記下面の前記第2の接続電極に電気的に接続され、前記第2のリード端子の面実装部が、前記実装基板の前記上面の前記第1の接続電極に電気的に接続される、コンデンサが提供される。
本発明に係るコンデンサのある特定の局面では、前記第1のリード端子及び前記第2のリード端子の少なくとも一方が、複数のリード端子からなる。この場合には、コンデンサと実装基板との電気的接続の信頼性を高めることができるとともに、電流経路を大きくすることができる。
本発明に係るコンデンサの他の特定の局面によれば、前記複数のリード端子を連結している連結部がさらに備えられる。連結部が設けられているので、複数のリード端子を有する構造の機械的強度も高めることができるとともに、電流経路を広くすることができる。
本発明に係るコンデンサのさらに他の特定の局面によれば、基板に実装された前記コンデンサの、基板表面からの高さが、前記コンデンサ本体の長さ、または幅の少なくともどちらか一方の、1/4以下となるようなセラミック本体、およびリード端子形状となっている。このようにすることで、前記コンデンサに流れるコンデンサの充放電電流の経路が短くなり、ESLを小さくできるため、パワーエレクトロニクス回路に使用すると、スパイク電圧を小さくしたり、電圧平滑性が向上してDM(Differential Mode;差動モード)ノイズを低減することができる。また、コンデンサの厚み方向における電流の集中も抑制でき、コンデンサの厚み方向における温度も均一化されるため、コンデンサ寿命を長くすることができる。
また、本発明に係るコンデンサの別の特定の局面によれば、前記コンデンサ本体は積層セラミックコンデンサである。積層セラミックコンデンサは、その構造から低ESL、低ESRであるため、本発明のリード端子構造、およびモジュール構成の効果を十分に発揮させることができる。
本発明に係るコンデンサモジュールは、上面及び下面を有する実装基板と、前記実装基板の上面及び下面にそれぞれ形成された第1,第2の接続電極と、前記実装基板の上面に面実装された本発明に係るコンデンサとを備え、前記コンデンサの前記第1のリード端子の前記延長部が前記実装基板の下面に設けられた前記第2の接続電極に電気的に接続されており、前記第1のリード端子の面実装部が前記第1の接続電極に電気的に接続されている。
本発明に係るコンデンサモジュールのある特定の局面では、前記実装基板が上面から下面に至る貫通孔を有し、前記第1のリード端子の前記延長部が該貫通孔を通り前記実装基板の下面から下方に突出されている。第1のリード端子を貫通孔、またはスルーホールに挿入することにより前記コンデンサを実装基板に確実に固定することができる。もっとも、第1のリード端子は実装基板の貫通孔ではなく、実装基板の側面を経由して下面側の第2の接続電極と電気的に接続されてもよい。その場合には、上記貫通孔、またはスルーホールが設けられずともよい。なお、前記第2のリード端子は前記第1のリード端子よりも、前記コンデンサモジュールの入出力端子に電気的に近い位置に配置される。このようにすることで、上面側の第1の接続電極に形成される前記第1のリード端子の周囲に形成される切り欠き部が、前記コンデンサモジュールの入出力端子と前記コンデンサの第2のリード端子との間のESLおよびESRを増大させることがない。
本発明に係るコンデンサモジュールの他の特定の局面では、前記実装基板に設けられた前記第1,第2の接続電極にそれぞれ電気的に接続された第1,第2の外部端子を有するスイッチング素子をさらに備え、前記実装基板、前記コンデンサ及び前記スイッチング素子によりパワーエレクトロニクス回路が形成されており、前記スイッチング素子は1つまたは複数の制御用端子と、複数の主端子を有し、前記コンデンサの前記第1のリード端子の中心と、第2のリード端子の中心を結ぶ直線の延長線に対して、前記スイッチング素子の複数の主端子のうち、前記コンデンサに電気的に接合される二つの主端子それぞれの中心を結ぶ直線の中点または前記ドレイン端子とソース端子のそれぞれを結ぶ直線の中点が、前記第1のリード端子の中心と、第2のリード端子の中心を結ぶ直線の中点を起点として、±60度の範囲内に存在する。この場合には、前記コンデンサ内部を流れる電流の分布の偏りを抑制することができるため、局所発熱を抑えることができる。従って、同じサイズのコンデンサを用いた場合には、コンデンサ寿命が長くなり、また許容電流も大きくできる。つまり、同じ寿命、同じ許容電流を、より小さいコンデンサで実現できるため、パワーエレクトロニクス回路のサイズを小さくすることができる。
なお、スイッチング素子の複数の主端子は、エミッタ端子、またはソース端子と、コレクタ端子またはドレイン端子などである。
本発明に係るコンデンサでは、第1のリード端子が接合部からコンデンサ本体の下面を越えて下方に延ばされた延長部を有し、第2のリード端子がコンデンサ本体の下面を含む平面内、または前記下面よりも下側の略平行な面内に延ばされた面実装部とを有するので、第1のリード端子を実装基板の貫通孔内に挿入して実装基板の下面側の電極に電気的に接続し、実装基板の上面側の電極に上記面実装部を接合することにより、コンデンサの両端子電極をそれぞれ実装基板の上面電極、下面電極に容易に面実装することができる。また、このコンデンサを本発明のコンデンサモジュールに適用した場合、基板の接続電極に電流経路を遮る位置に電極切り欠き部が形成されないため、ESRおよびESLを小さくすることができ、コンデンサの性能を十分に発揮できるコンデンサモジュールとすることができる。従って、このコンデンサモジュールをパワーエレクトロニクス回路に適用した場合、ノイズの低減、スパイク電圧の抑制が可能で、結果として低ON抵抗のスイッチング素子を採用できたり、スイッチング速度を速くすることができるため、変換効率の向上等を図ることが可能となる。
(a)は、本発明の一実施形態のコンデンサモジュールの正面断面図であり、(b)はその模式的平面図であり、(c)は模式的底面図である。 本発明の一実施形態に用いられるコンデンサの外観を示す斜視図である。 (a)は図2に示したコンデンサの右側面図であり、(b)は左側面図である。 図2に示したコンデンサの正面断面図である。 (a)及び(b)は、本発明の第1の実施形態の第1の変形例のコンデンサモジュールの要部を示す平面図及び低面図である。 (a)及び(b)は、本発明の第1の実施形態の第2の変形例のコンデンサモジュールの要部を示す平面図及び低面図である。 (a)及び(b)は、本発明の第1の実施形態の第3の変形例のコンデンサモジュールの要部を示す平面図及び低面図である。 本発明のコンデンサの他の実施形態を説明するための斜視図である。 (a),(b)は、第1,第2のリード端子の形状の変形例を示す斜視図及びコンデンサの左側面図である。 (a)は、本発明のコンデンサにおける第2のリード端子の他の変形例を説明するための斜視図であり、(b)は図4に示した実施形態の他の変形例を説明するための模式的正面断面図である。 本発明のコンデンサにおける第2のリード端子のさらに他の変形例を説明するための斜視図である。 本発明の実施形態で形成されたコンデンサモジュールとしてのDC−DCコンバーターの回路図である。 (a),(b)は従来のコンデンサモジュールの正面図及びその要部を示す模式的拡大正面断面図である。 (a),(b)は、図13に示した従来のコンデンサモジュールに用いられている実装基板の平面図及び底面図である。 比較例1の実装方法を説明するための模式的平面図である。
以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
図1(a)は、本発明の一実施形態に係るコンデンサモジュールの部分切欠正面断面図であり、(b),(c)はその模式的平面図及び模式的底面図である。
本実施形態のコンデンサモジュール1は、実装基板2を有する。実装基板2は、本実施形態では、アルミナなどの絶縁性セラミックスからなる。もっとも、実装基板2は、ガラスエポキシ基板などの合成樹脂により形成されていてもよい。
また、実装基板2の上面2a上には、第1の接続電極3が形成されている。また、実装基板2の下面2b上には、第2の接続電極4が形成されている。第1,第2の接続電極3,4は、Ag、Au、Cu、Alなどの適宜の金属もしくは合金からなる。
また、図1(b)に示すように、第1の接続電極3には、切欠3aが形成されている。切欠3aは、後述する1つのコンデンサ11の側方に設けられている。また、切欠3a内において、複数の貫通孔2cが形成されている。複数の貫通孔2cは、後述のコンデンサ11の第1の端面に沿う方向において1つの列をなすように設けられている。
なお、図1(b),(c)では、それぞれ、搭載されるコンデンサ11の位置を一点鎖線及び破線で模式的に示すこととする。また、図1(b)では、第2のリード端子が第1の接続電極3に電気的に接続される部分を一点鎖線Aで略図的に示すこととする。
図1(a)に示すように、コンデンサ11は、略図的に示すコンデンサ本体12を有する。図2は、上記コンデンサ11の外観を示す斜視図であり、図3(a),(b)は、右側面図及び左側面図であり、図4は、その正面断面図である。
図2〜図4を参照して、本実施形態では、コンデンサ11のコンデンサ本体12は、周知のセラミックス材料内部電極一体焼成技術により得られたセラミック焼結体である。本実施形態では、コンデンサ本体12としてのセラミック焼結体は、誘電体セラミックスと内部電極とを積層した構造を有する。
より具体的には、図4に示すように、コンデンサ本体12において、複数の第1の内部電極16と、複数の第2の内部電極17とがセラミック層を介して重なり合うようにして配置されている。複数の第1の内部電極16が、コンデンサ本体に第1の端面12aに引き出されている。複数の第2の内部電極17が、第1の端面12aとは対向し合っている第2の端面12bに引き出されている。第1,第2の端面12a,12bを覆うように、第1,第2の外部電極18,19が形成されている。従って、複数の第1の内部電極16が、第1の外部電極18に接続されており、複数の第2の内部電極17が、第2の外部電極19に電気的に接続されている。
第1,第2の内部電極16,17は、Ag、Pd、Cu、Niなどの適宜の金属または合金からなる。また、上記コンデンサ本体12を形成するための誘電体セラミックスとしては、チタン酸バリウム系セラミックスなどの適宜の誘電体セラミックスが挙げられる。
第1,第2の外部電極18,19は、導電ペーストの塗布及び焼付けにより形成された焼結金属層、あるいは蒸着、メッキもしくはスパッタリングなどの薄膜形成法により得られた薄膜金属層からなる。また、同一または異なる形成方法で得られた複数の金属膜を積層してなる積層金属膜により、外部電極18,19が形成されていてもよい。
上記第1の外部電極18に、第1のリード端子21が接合されており、第2の外部電極19に、第2のリード端子22が接合されている。図2及び図3に示すように、コンデンサ本体12の外表面においては、複数の第1のリード端子21及び複数本の第2のリード端子22が設けられている。すなわち、第1の外部電極18及び第2の外部電極19には、それぞれ、複数本の第1のリード端子21及び複数本の第2のリード端子22が接合されている。この接合は、半田等の適宜の導電性接合剤を用いて行い得る。
第1のリード端子21は、第1の外部電極18に接合されている接合部21aと、接合部21aから斜め下方に延ばされた傾斜部21bと、傾斜部21bの下端から下方に延びる延長部21cとを有する。延長部21cは、端面12aと平行に延び、ただしコンデンサ本体12の下面12dよりも下方に延ばされている。
第2のリード端子22は、第2の外部電極19に接合されている接合部22aと、接合部22aから斜め下方に、ただしコンデンサ本体12から遠ざかる方向に延ばされた傾斜部22bと、傾斜部22bの下端からコンデンサ本体12の下面12dを含む平面内においてコンデンサ本体12から遠ざかる方向に延ばされた面実装部22cとを有する。
なお、上記第1のリード端子における接合部21aと、傾斜部21bの一部であって、上記端面12aに固定されている部分とで形成されている部分を、本発明における第1のリード端子の固定部とする。同様に、第2のリード端子においても、上記接合部22aと、傾斜部22bの一部であって上記第2の端面12bに固定されている部分とで形成されている部分を固定部とする。
上記のように、接合部21a,22aと、固定部とを別の部分として定義しているのは、図8を参照して示す変形例のように樹脂モールド層が周囲に設けられたり、図4に示した本実施形態のように樹脂モールド層が設けられなかったりすることによる。この点については、図8を参照して説明する変形例の説明において再度詳述することとする。
第1,第2のリード端子21,22は、Cu、Ag及びAuからなる群から選択された1種の金属またはこれらを主体とする合金により形成することができる。もっとも、リード端子21,22は、他の金属材料を用いて形成してもよい。好ましくは、リード端子21,22の表面に、必要に応じてメッキ膜が形成されることが望ましい。例えば、Sn膜またはAg膜の形成により、半田付性を高めることができる。
図1(a)に戻り、本実施形態のコンデンサモジュール1では、実装基板2の複数の貫通孔2c内に、上記複数の第1のリード端子21が挿入されるようにして、コンデンサ11が実装基板2上に搭載される。この場合、リード端子21の延長部21cの先端が実装基板2の下面2bを越え下方に突出されている。従って、導電性接合剤23により、リード端子21と、実装基板2の下面に設けられた第2の接続電極4と電気的に接続すればよい。
他方、複数の第2のリード端子22は、面実装部22cが、コンデンサ本体12の下面12dを含む面内に位置しているので、図1(a)に示されているように、面実装部22cの下面が、実装基板2の上面に設けられた第1の接続電極3に接触されることとなる。この部分において、導電性接合剤24を用い、第2のリード端子22が第1の接続電極3に電気的に接続される。
上記導電性接合剤23,24としては、半田、導電性接着剤などの適宜の導電性接合剤を用いることができる。
本実施形態では、複数の第2のリード端子22が、面実装部22cを有するため、実装基板2にスルーホールを設けることなく、第2のリード端子22を実装基板2に設けられた第1の接続電極3と電気的に接続することができる。従って、第2のリード端子22が実装基板2の下面側には至らないため、第2の接続電極4には、切欠部を設ける必要はない。従って、下面側の第2の接続電極4に接続されているリード端子21と、スイッチング素子の電極27間のESLおよびESRを極小化することができる。
図1(a)に示すように、実装基板2においては、複数のコンデンサ11が設けられている部分側方においてスイッチング素子25が並設されている。スイッチング素子25は、コレクタ端子、エミッタ端子及びゲート端子を有するIGBTからなる。図1(a)では、該トランジスタのコレクタ端子に接続される第1の外部端子26と、エミッタ端子に接続される第2の外部端子27とが略図的に示されている。コレクタ端子が第1の接続電極3に電気的に接続され、エミッタ端子が第2の接続電極4に電気的に接続されている。また、図1(c)に示すように、第2の接続電極4には、切欠4aが形成されている。切欠4aは、第1の外部端子26と第2の接続電極4との電気的接続を避けるために形成されている。同様に、第1の接続電極3には、切欠3bが形成されている。切欠3bは、第2の外部端子27と第1の接続電極3との電気的接続を避けるために形成されている。
なお、図1(b),(c)において、後述のスイッチング素子25が、破線及び一点鎖線でその搭載位置を模式的に示すこととする。
本実施形態では、上記トランジスタとコンデンサ11とを用いて、パワーエレクトロニクス回路が構成されている。
上記実装基板2において、第2のリード端子22を挿入するためのスルーホールを形成する必要がないので、本実施形態では、複数の第2のリード端子22が、面実装部22cを有するため、実装基板2にスルーホールを設けることなく、第2のリード端子22を実装基板2に設けられた第1の接続電極3と電気的に接続することができる。従って、第2のリード端子22が実装基板2の下面側には至らないため、第2の接続電極4には、切欠部を設ける必要はない。従って、下面側の第2の接続電極4に接続されているリード端子21と、スイッチング素子の電極27間のESLおよびESRを極小化することができる。そのため、ノイズを少なくすることができ、スパイク電圧を抑制することができ、さらに変換効率を高めることが可能となる。
好ましくは、リード端子21の中心とリード端子22の中心を結んだ直線の中点11cから、この直線に対して±60度の範囲内に、スイッチング素子25の第1の外部端子26と第2の外部端子27の中点25cが存在するように配置される。このように配置することで、コンデンサ11内に流れる電流の偏りを抑制することができ、局所発熱を抑えることができる。結果として、同じ許容電流、同じ寿命を達成するためのコンデンサの大きさを小さくすることができ、パワーエレクトロニクス回路の小型化が達成される。
本実施形態では、スイッチング素子としてコレクタ端子及びエミッタ端子並びにベース端子を有するトランジスタを示したが、ソース端子、ドレイン端子及びゲート端子を有するFET型のトランジスタを用いてもよい。
図1(a)〜(c)に示したように、本実施形態では、上記外部端子26,27を結ぶ第2の方向が、第1,第2のリード端子21,22を結ぶ方向と略平行とされていた。
これに対し、図5(a)及び(b)に模式的平面図及び低面図で示すように、コンデンサ11の第1,第2のリード端子を結ぶ第1の方向Xに対し、スイッチング素子における上記第2の方向Yが直交する方向となるように外部端子26,27が配置されていてもよい。
なお、図6(a),(b)は、本発明の他の変形例を示し、ここでは、1つのスイッチング素子の片側に、第1,第2のコンデンサ11,11が配置されている。このように、1つのスイッチング素子25の片側に、複数のコンデンサ11,11が配置されていてもよい。
また、図7(a),(b)に示すように、図5(a)及び(b)に示す構造の変形例として、1つのスイッチング素子25の両側に、本発明の実施形態のコンデンサ11,11を配置してもよい。
なお、上記実施形態では、コンデンサ11のコンデンサ本体12は、積層コンデンサのセラミック焼結体により構成されていた。
もっとも、図8に示す変形例のコンデンサ31のように、コンデンサ本体12が、セラミック焼結体13と、樹脂モールド層14とを有していてもよい。ここでは、セラミック焼結体13は、図4に示したコンデンサ本体12を構成しているセラミック焼結体と同様である。異なるところは、セラミック焼結体の上面、下面及び外周側面を覆うように樹脂モールド層14が設けられていることにある。従って、本変形例におけるコンデンサ本体12の第1,第2の端面12a,12bは、樹脂モールド層14の外表面であって、セラミック焼結体13の第1,第2の端面の外側に位置している部分となる。
第1,第2のリード端子21,22は、接合部21a,22aにおいて、外部電極18,19に接合されているが、傾斜部21b,22bの一部においても、コンデンサ本体12に固定されていることになる。すなわち、樹脂モールド層14に、傾斜部21b,22bの上方部分が埋設され、コンデンサ本体12を構成している樹脂モールド層14に傾斜部21b,22bの一部が固定されていることになる。従って、本変形例においては、固定部とは、接合部21a,22aだけでなく、傾斜部21b,22bの一部をも含むものとする。
また、上記実施形態では、第2のリード端子22が複数本形成されていたが、図9(a)に示すように、複数本の第2のリード端子22が、接合部22a側において連結部22dを介して連結されていてもよい。同様に、図9(b)に示すように、複数本の第1のリード端子21もまた、連結部21dを介して接合部側において連結されていてもよい。
このような連結部21d,22dを設けることにより、複数本のリード端子21間あるいは複数本のリード端子22間の強度を高めることができるとともに電流経路を大きくすることができる。
また、図10(a)に示すように、複数本のリード端子22を、接合部側ではなく、上記面実装部22c側において連結部22dを介して連結し一体化してもよい。この場合には、実装基板2の上面の第1の接続電極3に、第2のリード端子22をより強固に接合することができ、電気的接続の信頼性を高めることができる。
図4に示した実施形態では、第2のリード端子22は、接合部22a、傾斜部22b及びコンデンサ本体から遠ざかるようにかつ水平方向に延ばされた。面実装部22cを有していたが、図10(b)に示すように、第2のリード端子22Bとして、コンデンサ本体12の下面に平行であり、コンデンサ本体12側に延ばされた面実装部22cが、接合部22aの下端に連結されていてもよい。
さらに、図11に示すように、第2のリード端子として、面実装部だけでなく、接合部及び傾斜部をも連結部を介して一体化し、1つのリード端子22Aを形成してもよい。
特に図示はしないが、複数本の第1のリード端子21側においても、これらを一体化し、1つのリード端子を形成してもよい。
次に、上記実施形態及び図5(a),(b)に示した変形例、図6(a),(b)及び図7(a),(b)に示した各変形例についての具体的な実験結果を説明する。
使用したコンデンサの詳細、及び実装方法を下記の表1にまとめて示す。また、各コンデンサモジュールにおけるスパイク電圧の大きさ、ノイズの大きさ及びコンデンサの表面温度を測定した。
上記各実施形態及び変形例のコンデンサモジュールとして入力電圧240Vの10kWのDC−DCコンバーターを作製し、評価した。スイッチング周波数100kHz、デューティ比は50%とし、7kW出力時の特性を測定した。図12に、このDC−DCコンバーターの回路図を示す。
なお、図15は、比較例1の実装方法を説明するための模式的平面図である。
比較例1では、特許文献2に記載のように、第1,第2のリード端子が実装基板に設けられたスルーホール電極201により適宜接続されている構造を用意した。また、比較例2として、実装基板上に、100μFの静電容量のフィルムコンデンサを搭載し、その他の点は実施形態と同様にしてDC−DCコンバーターを形成した。比較例1,2についても、実施形態と同様にして評価した。
結果を下記の表1に示す。
Figure 2010205847
表1から明らかなように、比較例2では、スパイク電圧が152Vと高く、ノイズも1.82dBVと多かった。またフィルムコンデンサの表面温度も62℃と高かった。
さらに、比較例1においては、スパイク電圧は58Vと、比較例2よりは低いが、実施形態及び変形例に比べて高く、またコンデンサの表面温度も65℃と高かった。
これに対して、上記実施形態及び変形例では、スパイク電圧は57V以下と低く、DMノイズについても1.50dBV以下であり、コンデンサの表面温度の最も高い値も55℃以下と低かった。
1…コンデンサモジュール
2…実装基板
2a…上面
2b…下面
2c…貫通孔
3…第1の接続電極
3a,3b…切欠
4…第2の接続電極
4a…切欠
11…コンデンサ
12…コンデンサ本体
12a…第1の端面
12b…第2の端面
12d…下面
13…積層コンデンサ
14…樹脂モールド層
15…セラミック焼結体
15a…第1の端面
15b…第2の端面
16…第1の内部電極
17…第2の内部電極
18…第1の外部電極
19…第2の外部電極
21…第1のリード端子
21a…接合部
21b…傾斜部
21c…延長部
21d…連結部
22…第2のリード端子
22a…接合部
22b…傾斜部
22c…面実装部
22d…連結部
22A…リード端子
23,24…導電性接合剤
25…スイッチング素子
26…第1の外部端子
27…第2の外部端子

Claims (7)

  1. 上面と、下面と、対向し合う第1,第2の端面とを有するコンデンサ本体と、
    前記コンデンサ本体の第1,第2の端面にそれぞれ固定された第1,第2のリード端子とを備え、
    前記第1のリード端子が、前記コンデンサ本体の前記第1の端面に固定されている固定部と、前記コンデンサ本体の下面を越えて下方に延ばされた延長部とを有し、
    前記第2のリード端子が、前記コンデンサ本体の前記第2の端面に固定されている固定部と、前記固定部に連結されており、前記コンデンサ本体の前記下面を含む平面内、または前記下面よりも下側の略平行な面内に延ばされた面実装部とを備え、
    前記コンデンサ本体の下面側から、上面及び下面にそれぞれ第1,第2の接続電極を有する実装基板に実装され、前記第1のリード端子の延長部が前記実装基板の前記下面の前記第2の接続電極に電気的に接続され、前記第2のリード端子の面実装部が、前記実装基板の前記上面の前記第1の接続電極に電気的に接続される、コンデンサ。
  2. 前記第1のリード端子及び前記第2のリード端子の少なくとも一方が、複数のリード端子からなる、請求項1に記載のコンデンサ。
  3. 前記複数のリード端子を連結している連結部をさらに備える、請求項2に記載のコンデンサ。
  4. 基板に実装された前記コンデンサの、基板表面からの高さが、前記コンデンサ本体の長さ、または幅の少なくともどちらか一方の、1/4以下となることを特徴とする、請求項1〜3に記載のコンデンサ。
  5. 前記コンデンサ本体が、積層セラミックコンデンサであることを特徴とする、請求項1〜4に記載のコンデンサ。
  6. 上面及び下面を有する実装基板と、
    前記実装基板の上面及び下面にそれぞれ形成された第1,第2の接続電極と、
    前記実装基板の上面に面実装された請求項1〜5のいずれか1項に記載のコンデンサとを備え、
    前記コンデンサの前記第1のリード端子の前記延長部が前記実装基板の下面に設けられた前記第2の接続電極に電気的に接続されており、前記第1のリード端子の面実装部が前記第1の接続電極に電気的に接続されており、かつ 前記第2のリード端子が、前記第1のリード端子よりも、コンデンサモジュールの入出力端子に電気的に近い位置に配置されていることを特徴とする、コンデンサモジュール。
  7. 前記実装基板に設けられた前記第1,第2の接続電極にそれぞれ電気的に接続された第1,第2の外部端子を有するスイッチング素子をさらに備え、前記実装基板、前記コンデンサ及び前記スイッチング素子によりパワーエレクトロニクス回路が形成されており、前記スイッチング素子は1つまたは複数の制御用端子と、複数の主端子を有し、
    前記コンデンサの前記第1のリード端子の中心と、第2のリード端子の中心を結ぶ直線の延長線に対して、前記スイッチング素子の複数の主端子のうち、前記コンデンサに電気的に接合される二つの主端子それぞれの中心を結ぶ直線の中点または前記ドレイン端子とソース端子のそれぞれを結ぶ直線の中点が、前記第1のリード端子の中心と、第2のリード端子の中心を結ぶ直線の中点を起点として、±60度の範囲内に存在することを特徴とする、請求項6に記載のコンデンサモジュール。
JP2009048324A 2009-03-02 2009-03-02 コンデンサモジュール Active JP5304325B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009048324A JP5304325B2 (ja) 2009-03-02 2009-03-02 コンデンサモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009048324A JP5304325B2 (ja) 2009-03-02 2009-03-02 コンデンサモジュール

Publications (2)

Publication Number Publication Date
JP2010205847A true JP2010205847A (ja) 2010-09-16
JP5304325B2 JP5304325B2 (ja) 2013-10-02

Family

ID=42967081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009048324A Active JP5304325B2 (ja) 2009-03-02 2009-03-02 コンデンサモジュール

Country Status (1)

Country Link
JP (1) JP5304325B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9966193B2 (en) 2015-12-24 2018-05-08 Taiyo Yuden Co., Ltd. Electric circuit device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55169845U (ja) * 1979-05-22 1980-12-05
JPH05206360A (ja) * 1992-01-24 1993-08-13 Fuji Electric Co Ltd 集合素子
JP2004079708A (ja) * 2002-08-14 2004-03-11 Murata Mfg Co Ltd コンデンサモジュール及びインバータ
JP2005159106A (ja) * 2003-11-27 2005-06-16 Shizuki Electric Co Inc 積層形コンデンサの接続構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55169845U (ja) * 1979-05-22 1980-12-05
JPH05206360A (ja) * 1992-01-24 1993-08-13 Fuji Electric Co Ltd 集合素子
JP2004079708A (ja) * 2002-08-14 2004-03-11 Murata Mfg Co Ltd コンデンサモジュール及びインバータ
JP2005159106A (ja) * 2003-11-27 2005-06-16 Shizuki Electric Co Inc 積層形コンデンサの接続構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9966193B2 (en) 2015-12-24 2018-05-08 Taiyo Yuden Co., Ltd. Electric circuit device

Also Published As

Publication number Publication date
JP5304325B2 (ja) 2013-10-02

Similar Documents

Publication Publication Date Title
US9491847B2 (en) Multilayer ceramic electronic component and board having the same
JP6395002B2 (ja) 積層セラミックキャパシタの回路基板実装構造
US20150124370A1 (en) Multilayer ceramic capacitor
US10403433B2 (en) Multilayer electronic component
JP2016139787A (ja) 表面実装電子部品及び電子部品の実装基板
JP2001178151A (ja) インバータ用コンデンサモジュール、インバータ及びコンデンサモジュール
JP6552050B2 (ja) 積層セラミック電子部品
WO2008035684A1 (fr) Filtre de type plaquette
JP6053668B2 (ja) 半導体モジュールおよび電力変換装置
JP2006237520A (ja) 薄型多端子コンデンサおよびその製造方法
JP4802550B2 (ja) 固体電解コンデンサ
JP2003158042A (ja) 三端子薄型アルミ固体電解コンデンサ
JP2002170739A (ja) 積層セラミックコンデンサモジュール
JP2009194169A (ja) 積層コンデンサ
JP2020004950A (ja) 積層型電子部品及びその実装基板
JP3624798B2 (ja) インバータ用コンデンサモジュール、インバータ
JP2011103385A (ja) 電子部品実装構造
JP5304325B2 (ja) コンデンサモジュール
US9036330B2 (en) Multilayer chip capacitor and method of fabricating the same
JP2004335963A (ja) セラミックコンデンサ
JP2006032880A (ja) 固体電解コンデンサ及びその製造方法
KR20220058978A (ko) 전자 부품
JP6365772B2 (ja) パワーモジュール
JP4654929B2 (ja) チップ形固体電解コンデンサ
JP2007250923A (ja) 金属化フィルムコンデンサおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130610

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5304325

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150