JP2010183036A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】強誘電体膜のダメージを抑制した縦型の強誘電体キャパシタを有する半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１１と、半導体基板１１上に互いに離間して配設されたソース及びドレインのいずれかとなる拡散層１６を有するトランジスタ１３と、半導体基板１１表面にほぼ垂直に縦方向に伸び、拡散層１６にコンタクトプラグ１９を介して接続された電極３５と、電極３５に対向し、半導体基板１１表面にほぼ垂直に縦方向に伸び、拡散層１６にコンタクトプラグ１９を介して接続された電極３６と、対向する両面が電極３５及び電極３６にそれぞれ接した強誘電体膜３３と、強誘電体膜３３に接してトランジスタ１３の側に配設され、対向する電極３５及び電極３６のいずれか一方に接したシード膜２３とを備えている。
【選択図】図１

Description

本発明は、強誘電体キャパシタを有する半導体装置及びその製造方法に関する。

従来、強誘電体キャパシタを用いて不揮発にデータを記憶する半導体装置（以下、ＦｅＲＡＭ（Ferroelectric Random Access Memory）ともいう）が知られている。ＦｅＲＡＭの内、チェーン型ＦｅＲＡＭ（ＣｈａｉｎＦｅＲＡＭ（^ＴＭ））は、トランジスタと強誘電体キャパシタを並列接続したものを、複数個直列接続してセルアレイブロックを構成している。強誘電体キャパシタは、例えば、絶縁膜で覆われた半導体基板上に下部電極、強誘電体膜、及び上部電極を上下方向に積層して形成される。

上下方向に積層、つまり強誘電体膜の両側の電極が横方向に広がった横型の強誘電体キャパシタは、微細化が進むとキャパシタの面積が大きく取れなくなり、信号量が少なくなる問題が起こる。そこで、例えば、トランジスタのコンタクトホールとキャパシタの電極のためのスルーホールを１回の溝加工で形成し、この溝を通して、イオン注入を行い、その後、コンタクトプラグと一体化した強誘電体キャパシタの電極を形成し、強誘電体膜及び両側の電極が縦方向に広がった縦型の強誘電体キャパシタを用いる強誘電体記憶装置（半導体装置）が開示されている（例えば、特許文献１参照。）。

この開示された半導体装置では、縦方向に広がった強誘電体膜、層間膜、及びゲート電極等をＲＩＥによりエッチングして深い溝を形成し、その深い溝を通してイオン注入して拡散層を形成し、次にその深い溝にコンタクトプラグと一体化した強誘電体キャパシタの電極を形成するために、強誘電体膜の側面にイオン注入されてダメージが生じ、また、拡散層の位置及び濃度にばらつきが出て、トランジスタの特性がばらつく等の問題が発生する。

特開２００６−２６９７６４号公報

本発明は、強誘電体膜のダメージを抑制した縦型の強誘電体キャパシタを有する半導体装置及びその製造方法を提供する。

本発明の一態様の半導体装置は、半導体基板と、前記半導体基板上に互いに離間して配設されたソース及びドレインのいずれかとなる第１及び第２の拡散層を有するトランジスタと、前記半導体基板表面にほぼ垂直に縦方向に伸び、前記第１の拡散層に第１のコンタクトプラグを介して接続された第１の電極と、前記第１の電極に対向し、前記半導体基板表面にほぼ垂直に縦方向に伸び、前記第２の拡散層に第２のコンタクトプラグを介して接続された第２の電極と、対向する両面が前記第１の電極及び前記第２の電極にそれぞれ接した強誘電体膜と、前記強誘電体膜に接して前記トランジスタの側に配設され、対向する前記第１の電極及び前記第２の電極のいずれか一方に接したシード膜とを備えていること特徴とする。

また、本発明の別態様の半導体装置の製造方法は、半導体基板上に対をなす第１及び第２の拡散層を有し、前記第１及び第２の拡散層を共有して直列に接続されるトランジスタを形成し、前記トランジスタを被うように前記半導体基板上に層間絶縁膜を形成し、前記第１の拡散層と接続し、前記層間絶縁膜とほぼ面一の上面を有する柱状の第１のコンタクトプラグ、及び前記第２の拡散層と接続し、前記層間絶縁膜の内部に上面を有する柱状の第２のコンタクトプラグを形成する工程と、前記層間絶縁膜、前記第１及び第２のコンタクトプラグを被うように、順に、保護絶縁膜及びシード膜を形成する工程と、前記第１及び第２のコンタクトプラグの前記半導体基板と反対側の上方に、前記シード膜が島状に分離されてそれぞれ残るように、前記保護絶縁膜に達する第１の溝を形成する工程と、前記第１の溝及び前記シード膜の表面に強誘電体膜を形成する工程と、前記半導体基板表面にほぼ垂直に、前記強誘電体膜の表面から前記シード膜及び前記保護絶縁を貫通して前記第１及び第２のコンタクトプラグにそれぞれ達し、側面に前記シード膜を有する第２の溝を形成する工程と、前記第２の溝に導電体を埋め込んで、前記第１及び第２のコンタクトプラグにそれぞれ接続する柱状の前記第１及び第２の電極を形成する工程とを備えていることを特徴とする。

本発明によれば、強誘電体膜のダメージを抑制した縦型の強誘電体キャパシタを有する半導体装置及びその製造方法を提供することが可能である。

本発明の実施例１に係る半導体装置の構造を模式的に示す図で、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿った断面図、図１（ｃ）は図１（ａ）のＢ−Ｂ線に沿った断面図。 本発明の実施例１に係る半導体装置の回路構成を模式的に示す図。 本発明の実施例１に係る半導体装置の製造方法を工程順に模式的に示す断面図。 本発明の実施例１に係る半導体装置の図３に続く製造方法を工程順に模式的に示す断面図。 本発明の実施例２に係る半導体装置の構造を模式的に示す図で、図５（ａ）は平面図、図５（ｂ）は図５（ａ）のＣ−Ｃ線に沿った断面図、図５（ｃ）は図５（ａ）のＤ−Ｄ線に沿った断面図。

以下、本発明の実施例について、図面を参照しながら説明する。以下に示す図では、同一の構成要素には同一の符号を付す。

本発明の実施例１に係る半導体装置及びその製造方法について、図１乃至図４を参照しながら説明する。

図１に示すように、半導体装置１は、半導体基板１１上に互いに離間して配設されたソース及びドレインのいずれかとなる一対の拡散層１６を有するトランジスタ１３と、半導体基板１１表面にほぼ垂直に縦方向に伸び、拡散層１６にコンタクトプラグ１９を介して接続された第１の電極である電極３５と、電極３５に対向し、半導体基板１１表面にほぼ垂直に縦方向に伸び、拡散層１６にコンタクトプラグ１９を介して接続された第２の電極である電極３６と、対向する両面が電極３５及び電極３６にそれぞれ接した強誘電体膜３３と、強誘電体膜３３に接してトランジスタ１３の側に配設され、対向する電極３５及び電極３６のいずれか一方に接したシード膜２３とを備えている。メモリセル６は、１つのトランジスタ１３、並びに、トランジスタ１３に接続された電極３５、強誘電体膜３３、及び電極３６からなる強誘電体キャパシタ３１で構成される。

図２に示すように、半導体装置１は、ＴＣ並列ユニット直列接続型強誘電体メモリとも名付けられ、複数個のスイッチング用のトランジスタ（Ｔ）１３が直列に接続され、各々のトランジスタ１３に強誘電体キャパシタ（Ｃ）３１がそれぞれ並列接続される。１つのトランジスタ１３と１つの強誘電体キャパシタ３１で構成されるメモリセル６が配置されて、接続されている。トランジスタ１３の直列接続方向が、図１（ａ）のＡ−Ａ線の方向と一致する。別の直列接続されたトランジスタは、図１（ｃ）に示すように、素子分離領域１７を間に置いて、並列されている。

図１に示すように、半導体基板１１は、例えば、ｐ型の素子形成領域を有するシリコン基板である。半導体基板１１表面の素子形成領域に、ｎ型の拡散層１６が離間して形成され、対をなす拡散層１６の離間した部分の上部にゲート絶縁膜１４を介してゲート電極１５が形成されてトランジスタ１３が構成されている。

トランジスタ１３は、例えば、シリコン酸化膜からなる層間絶縁膜１８に被われ、層間絶縁膜１８の上に、例えば、アルミニウム酸化膜からなる保護絶縁膜２１が設けられている。

コンタクトプラグ１９は、例えば、Ｔｉ／ＴｉＮ／Ｗ、ＴｉＮ、及びＴｉＡｌｘＮｙ（ｘ＝１−９９、ｙ＝９９−１）の内のいずれか１つからなり、上面が保護絶縁膜２１の下面と面一の四角柱状をなしている。コンタクトプラグ１９は、拡散層１６にそれぞれ1つずつ接続されて、図１（ａ）に示す平面図では電極３５、３６の下側（半導体基板１１の側）に配設され、トランジスタ１３の接続方向、すなわちＡ−Ａ線に沿った方向にほぼ直線状に配列されている。

電極３５は、コンタクトプラグ１９の上面に接続され、コンタクトプラグ１９の縦方向に伸びた中心を共有するように、四角柱状をなして配設されている。電極３６は、電極３５が接続された拡散層１６と対をなす拡散層１６に接続され、コンタクトプラグ１９の上面に接続され、コンタクトプラグ１９の縦方向に伸びた中心を共有するように、四角柱状をなして配配されている。電極３５と電極３６は、一つ置きの配列である。

電極３５、３６は、Ｉｒで形成されている。電極３５、３６の平面視のほぼ中心部にはシーム３８が存在することがある。後述するように、電極３５、３６のための開口寸法に対して開口深さが大きい場合にシーム３８が発生する。

強誘電体キャパシタ３１は、離間した電極３５と電極３６との間に強誘電体膜３３を挟んだ構成を有している。強誘電体膜３３は、例えば、ＰＺＴ（Ｐｂ（Ｚｒ_ｘＴｉ_１−ｘ）Ｏ_３）からなる。強誘電体膜３３は、強誘電体キャパシタ３１を構成しない電極３５、３６の側面の外側にも広がっている。強誘電体キャパシタ３１の外側に広がった部分、及び後述の強誘電体キャパシタ３１となる前の膜を強誘電体膜３３ａとする。電極３５、３６は、強誘電体膜３３、３３ａにより埋め込まれている。なお、強誘電体膜３３ａは、強誘電体膜３３に含めて示す場合もある。強誘電体膜３３、３３ａは、他のペロブスカイト型結晶構造を有する他の層状酸化物強誘電体、例えばＰＺＬＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ_３）、ＳＢＴ（ＳｒＢｉ_２Ｔａ_２Ｏ_９）、ＢＬＴ（Ｂｉ_４−ＸＬａ_ＸＴｉ_３Ｏ_１２）等からなることは可能である。

強誘電体膜３３の下端、すなわち層間絶縁膜１８の側は、保護絶縁膜２１に接し、強誘電体膜３３の下端の電極３５または電極３６の側は、保護絶縁膜２１上にあるシード下地膜２５及びシード誘電体膜２７が順に積層されたシード膜２３に接している。シード膜２３は、電極３５及び電極３６の外側を取り囲むように存在している。保護絶縁膜２１も、シード膜２３と同じように電極３５及び電極３６の外側を取り囲んでいる。

シード下地膜２５は、Ｔｉ／Ｉｒであるが、他にＴｉ／Ｐｔ、Ｔｉ／Ｉｒ／ＳｒＲｕＯ_３、Ｔｉ／Ｐｔ／ＳｒＲｕＯ_３、ＴｉＡｌＮ／Ｉｒ／ＳｒＲｕＯ_３、ＴｉＡｌＮ／Ｉｒ／Ｔｉ／ＳｒＲｕＯ_３、ＴｉＡｌ／ＴｉＡｌＮ／Ｉｒ／ＳｒＲｕＯ_３、ＴｉＡｌ／ＴｉＡｌＮ／Ｉｒ／Ｔｉ／ＳｒＲｕＯ_３等の内から選択された導電体が使用可能である。

シード誘電体膜２７は、強誘電体膜３３と同じ組成の膜、すなわちＰＺＴである。なお、シード誘電体膜２７は、ＰＺＴ以外の強誘電体膜３３と共通の膜を選択することが可能であり、他に、強誘電体膜３３とは異なる組成のＰＺＴ、ＰＺＬＴ、ＳＢＴ、ＢＬＴ等のペロブスカイト型結晶構造を有する層状酸化物強誘電体のいずれかを選択することが可能である。

図１（ａ）に示すように、平面視において、コンタクトプラグ１９の外形の周りに電極３５、３６の外形があり、電極３５、３６の外形の周りにシード膜２３がある関係を有している。なお、平面視において、電極３５、３６がシード膜２３の内側または内接にある関係を満たしていればよい。また、電極３５、３６は、平面視でシード膜２３の中央部になくてもよい。

平面視で、離間した電極３５と電極３６との間の強誘電体膜３３のほぼ中央部であって、層間絶縁膜１８の側に、シーム３４が存在することがある。

電極３５、３６及び強誘電体膜３３は、直上または離れた上方で保護絶縁膜２１と同様な保護絶縁膜（図示略）で被われて、酸素、水素、鉛（Ｐｂ）等の上下方向への移動が抑制される。

次に、半導体装置１の製造方法について説明する。なお、上述の代替可能な材料等については、同様な製造方法で置き換えることが可能である。

図３（ａ）に示すように、半導体基板１１上に対をなす拡散層１６を有し、拡散層１６を共有して直列に接続されるトランジスタ１３は、周知の方法で形成される。トランジスタ１３を覆うように層間絶縁膜１８が形成される。この層間絶縁膜１８にコンタクトホールを形成し、コンタクトホールにＴｉ／ＴｉＮ／Ｗからなるコンタクトプラグ１９を埋め込む。この後、層間絶縁膜１８及びコンタクトプラグ１９の表面をＣＭＰ（Chemical Mechanical Polishing）法等で平坦化する。

図３（ｂ）に示すように、平坦化された層間絶縁膜１８及びコンタクトプラグ１９の表面に、ＡＬＤ（Atomic Layer Deposition）法あるいはスパッタリング法を用いて、膜厚約５０ｎｍのアルミニウム酸化膜（例えばＡｌ_２Ｏ_３）からなる保護絶縁膜２１を堆積し、保護絶縁膜２１の上に、ＣＶＤ（Chemical Vapor Deposition）法を用いて、下から順に膜厚約５ｎｍのＴｉ及び膜厚約５０ｎｍのＩｒからなるシード下地膜２５を堆積し、シード下地膜２５の上に、膜厚約５０ｎｍのＰＺＴからなるシード誘電体膜２７を堆積する。

ここで、保護絶縁膜２１は、酸素の移動を抑制する。その他、保護絶縁膜２１は、ＰＺＴ膜中のＰｂや水素等の拡散を阻止し、ＲＩＥ時のストッパの役目を担う。保護絶縁膜２１は、他の保護絶縁膜も同様に、アルミニウム酸化膜の他に、ＳｉＡｌｘＯｙ（例えばＳｉＡｌＯ）、ＺｒＯｘ（例えばＺｒＯ_２）、ＳｉｘＮｙ（例えばＳｉ_３Ｎ_４）、ＴｉＡｌｘＮｙ（例えばＴｉＡｌ_０．５Ｎ_０．５）等、または、これらを組み合わせたものが可能である。

シード下地膜２５は、シード誘電体膜２７の膜質を良好、つまり、結晶性を良くするために形成する膜である。シード下地膜２５の上に形成されたシード誘電体膜２７の膜質は、例えば、アルミニウム酸化膜の上に形成されたシード誘電体膜の膜質に比較して、より良いことを知って選択している。シード誘電体膜２７の結晶性の向上は、Ｘ線の回折強度により確認することができる。シード下地膜２５は、上述のような膜に代替が可能である。シード下地膜２５の下層のＴｉは、密着性を向上させるための膜である。

シード誘電体膜２７は、ＣＶＤ法を用いて、ＰＺＴの膜質を良好にする成膜温度約６５０℃で形成される。なお、保護絶縁膜２１を用いているので、ＰＺＴを約６５０℃で形成しても、雰囲気中の酸素がコンタクトプラグ１９の側に流れることが抑えられ、コンタクトプラグ１９中のＷと酸化反応を起こすことが抑制される。また、ＰＺＴ以外の膜を用いる場合、膜質を良好にするために、適する成膜温度を採用することはいうまでもない。

図３（ｃ）に示すように、フォトリソグラフィ法によりパターニングされたマスク（図示略）を用いて、ＲＩＥ（Reactive Ion Etching）法により、シード誘電体膜２７及びシード下地膜２５を貫通し、保護絶縁膜２１の途中で止まるようにエッチングされて、溝２９が形成される。溝２９によって、コンタクトプラグ１９の直上に、平面視でコンタクトプラグ１９の外形をなす矩形を内側に有する形状のシード下地膜２５及びシード誘電体膜２７が島状に残される。つまり、導電性のシード下地膜２５は、それぞれ電気的に分離される。

保護絶縁膜２１は、ストッパ膜として機能し、少なくとも膜厚約３０ｎｍが残される。コンタクトプラグ１９直上の残されたそれぞれのシード下地膜２５及びシード誘電体膜２７は、島状に分離されたシード膜２３となる。

図４（ａ）に示すように、残された保護絶縁膜２１及びシード膜２３を被うように、ＣＶＤ法を用いて、膜質を良好にする成膜温度約６５０℃で、ＰＺＴからなる強誘電体膜３３ａが堆積される。シード誘電体膜２７は、強誘電体膜３３ａの結晶成長時の核、いわゆる種結晶として機能する。シード誘電体膜２７は、シード誘電体膜２７の上面及び側面を起点として成長する領域、すなわち、概略、シード誘電体膜２７及びその延長面より上側で種結晶としての機能が大きくなるが、保護絶縁膜２１及びシード下地膜２５を起点として成長する溝２９の領域では種結晶としての機能は無いか限定的である。

溝２９を埋めるように成長した強誘電体膜３３ａは、シード誘電体膜２７の上面で成長した強誘電体膜３３ａより結晶性が劣るので、溝２９の幅はできるだけ小さくする、すなわち、シード誘電体膜２７の面積をできるだけ大きくすることが結晶性の向上には有利である。溝２９の幅が小さいと、中間部にボイドを含むシーム３４が発生する可能性は高くなる。そこで、結晶性の向上を図りつつ、シームの発生を抑制するシード誘電体膜２７の面積を選択することが重要である。なお、平面視において、コンタクトプラグ１９の外形をなす矩形が、島状のシード下地膜２５及びシード誘電体膜２７の外形の外側に存在する関係であっても、シード誘電体膜２７を種結晶として強誘電体膜３３ａを成長させることができることはいうまでもない。

シーム３４が発生しても、小さい場合、強誘電体膜３３ａの成長が進むと、シーム３４は実質的には無視できる程度となり、それに相前後して、シード誘電体膜２７に由来する結晶性の比較的良好な強誘電体膜３３ａが溝の上方にも成長する。ここで、強誘電体膜３３ａは、成長後の高温アニールによって、更なる結晶性の向上及び均質化を図ることが可能である。

図４（ｂ）に示すように、強誘電体膜３３ａは、上面が平坦化された後、フォトリソグラフィ法によりパターニングされたマスク（図示略）を用いて、ＲＩＥ法により、強誘電体膜３３ａ、シード誘電体膜２７、シード下地膜２５、及び保護絶縁膜２１を貫通して、コンタクトプラグ１９に達する溝３９が形成される。なお、強誘電体膜３３ａは、高温アニールによって、ＲＩＥによるダメージを軽減することが可能であり、上述の結晶性の向上及び均質化を兼ねてこの段階で、高温アニールを図ることは差し支えない。

コンタクトプラグ１９の側の溝３９を規定する全側面には、シード誘電体膜２７、シード下地膜２５、及び保護絶縁膜２１が露出している。なお、溝３９は、島状に残されたシード膜２３の平面視の中央部になくてもよい。溝３９は、溝２９を規定する側面にかからない位置に形成されることにより均一にエッチングされる。つまり、コンタクトプラグ１９または層間絶縁膜１８を局部的に深くえぐるような不均一なエッチングが抑制される。

図１（ｂ）に示すように、溝３９は、ＣＶＤ法を用いて、Ｉｒによって埋め込まれ、強誘電体膜３３ａの上面及びＩｒからなる電極３５、３６の上面が面一となるように、例えば、ＣＭＰ法により平坦化される。電極３５、３６の間の強誘電体膜３３は、縦方向の膜厚が約４００ｎｍである。電極３５、３６及び強誘電体膜３３によって強誘電体キャパシタ３１が構成される。この後、強誘電体膜３３、３３ａ及び電極３５、３６の上面の直上または離れた上方で、保護絶縁膜２１と同様な保護絶縁膜（図示略）で被われる。

上述したように、半導体装置１は、半導体基板１１表面にほぼ垂直に縦方向に伸び、拡散層１６にコンタクトプラグ１９を介して接続された電極３５及び電極３６と、電極３５及び電極３６の間にあり、対向する両面が電極３５及び電極３６にそれぞれ接し、トランジスタ１３の側且つ電極３５及び電極３６のいずれか一方に接してシード膜２３を有する強誘電体膜３３とを備えている。シード膜２３は、Ｔｉ／Ｉｒからなるシード下地膜２５、及びＰＺＴからなるシード誘電体膜２７の多層構造を採る。

強誘電体膜３３は、シード膜２３を種結晶として成長するために、保護絶縁膜２１と同じアルミニウム酸化膜の上に成長させた強誘電体膜に比較して、結晶性の優れた、すなわち強誘電体としての特性の優れたものとなる。また、シード膜２３は、上面にＰＺＴからなるシード誘電体膜２７を有する多層構造であるために、保護絶縁膜の上に単層のＰＺＴからなるシード誘電体膜を有するシード膜に比較して、特性のより優れた強誘電体膜３３が得られる。

また、強誘電体膜３３ａは、ＲＩＥ法による溝３９形成の後、溝３９の壁面にイオン注入によるダメージを発生させることがない。そのため、優れた結晶性を維持したまま、特性の優れた強誘電体膜３３として利用することが可能である。また、拡散層１６は、強誘電体膜３３ａ及び電極３５、３６の形成工程による影響は小さいので、拡散層１６の位置及び濃度に出るばらつきは抑制される。

また、溝３９は、コンタクトプラグ１９の側のシード誘電体膜２７、シード下地膜２５、及び保護絶縁膜２１が均一に存在する領域を貫通するように形成される。そのために、均一にエッチングされ、コンタクトプラグ１９または層間絶縁膜１８を局部的に深くえぐるようなことが抑制される。

その結果、半導体装置１は、半導体基板１１に垂直な縦方向に伸びた特性の優れた強誘電体キャパシタ３１を有している。つまり、メモリセル６の信号量を落とすことなく、微細化が実現可能である。また、トランジスタ１３は特性のばらつきが抑制されて、半導体装置１の製品歩留を向上させることが可能である。また、半導体装置１は、溝３９の下部、すなわち電極３５、３６の下部が均一に形成され、構成元素及び不純物元素等の移動が抑制され、信頼性の向上が可能である。

本発明の実施例２に係る半導体装置及びその製造方法について、図５を参照しながら説明する。実施例１の半導体装置１とは、強誘電体キャパシタを構成しない側の強誘電体膜が、別の絶縁膜により分離される点が異なる。なお、実施例１と同一構成部分には同一の符号を付して、その説明は省略する。

図５（ａ）、（ｂ）に示すように、半導体装置２のトランジスタ１３が直列接続されたＣ−Ｃ線に沿った断面は、実施例１の半導体装置１と同様である。一方、図５（ａ）、（ｃ）に示すように、直列接続されたトランジスタ１３の列と、隣接する直列接続されたトランジスタ１３の別の列との間が、保護絶縁膜４１及び層間絶縁膜４３により分離されている。保護絶縁膜４１及び層間絶縁膜４３は、素子分離領域１７の上部で、素子分離領域１７に沿って延在している。

保護絶縁膜４１及び層間絶縁膜４３は、互いに列の異なる電極３５（または電極３６）の間の中央部にあり、コンタクトプラグ１９の側を除くと、Ｄ−Ｄ線に沿って、電極３５（または電極３６）、保護絶縁膜４１、層間絶縁膜４３、保護絶縁膜４１、及び電極３５（または電極３６）の順に配列されている。また、半導体基板１１に垂直に、上から層間絶縁膜４３、保護絶縁膜４１、保護絶縁膜２１、層間絶縁膜１８の順に配列されている。

保護絶縁膜４１は、保護絶縁膜２１と同様なアルミニウム酸化膜であり、層間絶縁膜４３は、層間絶縁膜１８と同様なシリコン酸化膜である。なお、保護絶縁膜２１及び層間絶縁膜４３のどちらか一方の絶縁膜で構成することは可能である。

次に、半導体装置２の製造方法について説明する。実施例１の半導体装置１と同様な方法により、図１に示す強誘電体膜３３ａ及び電極３５、３６等を形成した後、図５に示す保護絶縁膜４１及び層間絶縁膜４３を埋め込むためのＣ−Ｃ線に沿った方向に伸びた溝を、ＲＩＥ法により、強誘電体膜３３ａをエッチングして保護絶縁膜２１に達するように形成する。

その後、保護絶縁膜４１及び層間絶縁膜４３を埋め込むための溝は、ＡＬＤ法により、保護絶縁膜４１が、例えば、膜厚約５０ｎｍ堆積され、次に、層間絶縁膜４３により溝が残らないように埋め込まれる。図５（ｃ）に示すように、保護絶縁膜４１が形成されたＵ字状の溝の幅が深さに対して小さい場合、シーム４４が形成される。

強誘電体膜３３ａの上面、Ｉｒからなる電極３５、３６の上面、保護絶縁膜４１の上面、及び層間絶縁膜４３の上面が面一となるように、例えば、ＣＭＰ法により平坦化される。以降は、実施例１の半導体装置１と同様に、面一とされた表面の直上または離れた上方で保護絶縁膜２１と同様な保護絶縁膜（図示略）で被われる。

半導体装置２は、保護絶縁膜４１及び層間絶縁膜４３で強誘電体膜３３ａが分離されている以外、実施例１の半導体装置１と同様な構成であるので、半導体装置１が有する効果を同様に有している。その上、異なる列の強誘電体膜３３ａは分離されているので、強誘電体キャパシタ３１が、異なる列の強誘電体キャパシタ３１から受ける分極反転による影響が抑制され信号量のばらつきが少なくなり、半導体装置２の信頼性が向上する。

本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で、種々、変形して実施することができる。

例えば、実施例では、縦型の強誘電体キャパシタはチェーン型ＦｅＲＡＭに使用される例を示したが、その他の形のＦｅＲＡＭ、例えば、強誘電体キャパシタとトランジスタを直列接続するＦｅＲＡＭ等に適用することは可能である。

本発明は、以下の付記に記載されるような構成が考えられる。
（付記１） 半導体基板と、前記半導体基板上に互いに離間して配設されたソース及びドレインのいずれかとなる第１及び第２の拡散層を有するトランジスタと、前記半導体基板表面にほぼ垂直に縦方向に伸び、前記第１の拡散層に第１のコンタクトプラグを介して接続された第１の電極と、前記第１の電極に対向し、前記半導体基板表面にほぼ垂直に縦方向に伸び、前記第２の拡散層に第２のコンタクトプラグを介して接続された第２の電極と、対向する両面が前記第１の電極及び前記第２の電極にそれぞれ接した強誘電体膜と、前記強誘電体膜に接して前記トランジスタの側に配設され、対向する前記第１の電極及び前記第２の電極のいずれか一方に接したシード膜とを備えている半導体装置。

（付記２） 前記シード膜は、前記半導体基板側に導電体膜からなるシード下地膜、及び、前記シード下地膜の上に前記強誘電体膜と組成の異なるペロブスカイト型結晶構造を有する層状酸化物強誘電体からなるシード誘電体膜で構成されている付記１に記載の半導体装置。

（付記３） 前記シード誘電体膜は、ＰＺＴ、ＰＺＬＴ、ＳＢＴ、ＢＬＴのいずれかの強誘電体膜である付記２に記載の半導体装置。

（付記４） 前記シード下地膜は、Ｔｉ／Ｉｒ、Ｔｉ／Ｐｔ、Ｔｉ／Ｉｒ／ＳｒＲｕＯ_３、Ｔｉ／Ｐｔ／ＳｒＲｕＯ_３、ＴｉＡｌＮ／Ｉｒ／ＳｒＲｕＯ_３、ＴｉＡｌＮ／Ｉｒ／Ｔｉ／ＳｒＲｕＯ_３、ＴｉＡｌ／ＴｉＡｌＮ／Ｉｒ／ＳｒＲｕＯ_３、ＴｉＡｌ／ＴｉＡｌＮ／Ｉｒ／Ｔｉ／ＳｒＲｕＯ_３である付記２に記載の半導体装置。

（付記５） 前記第１及び第２の電極は、ＩｒまたはＩｒを有する積層体である付記１に記載の半導体装置。

１、２ 半導体装置
６ メモリセル
１１ 半導体基板
１３ トランジスタ
１４ ゲート絶縁膜
１５ ゲート電極
１６ 拡散層
１７ 素子分離領域
１８、４３ 層間絶縁膜
１９ コンタクトプラグ
２１、４１ 保護絶縁膜
２３ シード膜
２５ シード下地膜
２７ シード誘電体膜
２９、３９ 溝
３１ 強誘電体キャパシタ
３３、３３ａ 強誘電体膜
３４、３８、４４ シーム
３５、３６ 電極

Claims (5)

1. 半導体基板と、
   前記半導体基板上に互いに離間して配設されたソース及びドレインのいずれかとなる第１及び第２の拡散層を有するトランジスタと、
   前記半導体基板表面にほぼ垂直に縦方向に伸び、前記第１の拡散層に第１のコンタクトプラグを介して接続された第１の電極と、
   前記第１の電極に対向し、前記半導体基板表面にほぼ垂直に縦方向に伸び、前記第２の拡散層に第２のコンタクトプラグを介して接続された第２の電極と、
   対向する両面が前記第１の電極及び前記第２の電極にそれぞれ接した強誘電体膜と、
   前記強誘電体膜に接して前記トランジスタの側に配設され、対向する前記第１の電極及び前記第２の電極のいずれか一方に接したシード膜と、
   を備えていること特徴とする半導体装置。
2. 前記第１の電極に対向し、前記半導体基板表面にほぼ垂直に縦方向に伸び、前記第１の拡散層を共有する第２のトランジスタの第３の拡散層に第３のコンタクトプラグを介して接続された第３の電極と、
   対向する両面が前記第１の電極及び前記第３の電極にそれぞれ接した前記強誘電体膜と同じ組成の第２の強誘電体膜と、
   前記第２の強誘電体膜に接して前記第２のトランジスタの側に配設され、対向する前記第１の電極及び前記第３の電極のいずれか一方に接した前記シード膜と同じ組成及び構成の第２のシード膜とを、更に備えていることを特徴とする請求項１に記載の半導体装置。
3. 前記第１乃至第３の電極を配して直列に接続された第１のトランジスタ列と、前記第１乃至第３の電極を配して直列に接続された第２のトランジスタ列とは、前記強誘電体膜と異なる組成の絶縁膜を間に挟んで隣接していることを特徴とする請求項２に記載の半導体装置。
4. 前記シード膜は、前記半導体基板側に導電体からなるシード下地膜、前記シード下地膜の上に前記強誘電体膜と同じ組成の強誘電体膜からなるシード誘電体膜を有すること特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
5. 半導体基板上に対をなす第１及び第２の拡散層を有し、前記第１及び第２の拡散層を共有して直列に接続されるトランジスタを形成し、前記トランジスタを被うように前記半導体基板上に層間絶縁膜を形成し、前記第１の拡散層と接続し、前記層間絶縁膜とほぼ面一の上面を有する柱状の第１のコンタクトプラグ、及び前記第２の拡散層と接続し、前記層間絶縁膜の内部に上面を有する柱状の第２のコンタクトプラグを形成する工程と、
   前記層間絶縁膜、前記第１及び第２のコンタクトプラグを被うように、順に、保護絶縁膜及びシード膜を形成する工程と、
   前記第１及び第２のコンタクトプラグの前記半導体基板と反対側の上方に、前記シード膜が島状に分離されてそれぞれ残るように、前記保護絶縁膜に達する第１の溝を形成する工程と、
   前記第１の溝及び前記シード膜の表面に強誘電体膜を形成する工程と、
   前記半導体基板表面にほぼ垂直に、前記強誘電体膜の表面から前記シード膜及び前記保護絶縁を貫通して前記第１及び第２のコンタクトプラグにそれぞれ達し、側面に前記シード膜を有する第２の溝を形成する工程と、
   前記第２の溝に導電体を埋め込んで、前記第１及び第２のコンタクトプラグにそれぞれ接続する柱状の前記第１及び第２の電極を形成する工程と、
   を備えていることを特徴とする半導体装置の製造方法。

Images