JP2010178019A - 短絡検査装置、および負荷駆動装置 - Google Patents
短絡検査装置、および負荷駆動装置 Download PDFInfo
- Publication number
- JP2010178019A JP2010178019A JP2009017904A JP2009017904A JP2010178019A JP 2010178019 A JP2010178019 A JP 2010178019A JP 2009017904 A JP2009017904 A JP 2009017904A JP 2009017904 A JP2009017904 A JP 2009017904A JP 2010178019 A JP2010178019 A JP 2010178019A
- Authority
- JP
- Japan
- Prior art keywords
- output
- short circuit
- voltage
- signal
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
【課題】出力バッファ回路を構成する各出力トランジスタの破損や劣化を回避しつつ、短絡の有無を検査することを可能にする。
【解決手段】高電位電源線と低電位電源線との間に4個の出力トランジスタをブリッジ接続してなる出力段を有するアンプにて、高電位電源線と、この出力段の一方の出力端子OUTMとの間に抵抗R1およびスイッチSW1を直列に介挿するとともに、出力端子OUTMと低電位電源線との間に抵抗R2およびスイッチSW2を直列に介挿する。そして、上記各出力トランジスタをオフにして、スイッチSW1をオフに、かつスイッチSW2をオンにした場合に出力端子OUTMの電圧が閾値電圧を超えているか否かにより天絡の有無を判定し、スイッチSW1をオンに、かつスイッチSW2をオフにした場合に出力端子OUTMの電圧が閾値電圧を下回っているか否かにより地絡の有無を判定する。
【選択図】図1
【解決手段】高電位電源線と低電位電源線との間に4個の出力トランジスタをブリッジ接続してなる出力段を有するアンプにて、高電位電源線と、この出力段の一方の出力端子OUTMとの間に抵抗R1およびスイッチSW1を直列に介挿するとともに、出力端子OUTMと低電位電源線との間に抵抗R2およびスイッチSW2を直列に介挿する。そして、上記各出力トランジスタをオフにして、スイッチSW1をオフに、かつスイッチSW2をオンにした場合に出力端子OUTMの電圧が閾値電圧を超えているか否かにより天絡の有無を判定し、スイッチSW1をオンに、かつスイッチSW2をオフにした場合に出力端子OUTMの電圧が閾値電圧を下回っているか否かにより地絡の有無を判定する。
【選択図】図1
Description
本発明は、スピーカなどの負荷を駆動する負荷駆動装置における短絡の有無を検査する技術に関する。
この種の負荷駆動装置としては、4個の出力トランジスタからなるブリッジ回路を出力段として有するものが一般に知られている。より詳細に説明すると、この種の負荷駆動装置では、高電位電源線と低電位電源線との間に直列に介挿された第1および第2の出力トランジスタと、同じく高電位電源線と低電位電源線との間に直列に介挿された第3および第4の出力トランジスタにより出力バッファ回路たるブリッジ回路が構成されている。そして、入力信号に応じて第1および第4の出力トランジスタの組と、第2および第3の出力トランジスタの組みが交互にオン/オフ制御され、第1および第2の出力トランジスタのドレイン同士の共通接続点と、第2および第4の出力トランジスタのドレイン同士の共通接続点との間に介挿される負荷(例えば、スピーカなど)の駆動が行われる。
上記のような負荷駆動装置により負荷を適切に駆動するためには、第1から第4の出力トランジスタのオン抵抗を低くする必要がある。しかし、第1から第4の出力トランジスタのオン抵抗を低くした場合、負荷の一端の天絡または地絡、或いは負荷両端の短絡があった場合に、一部の出力トランジスタに許容範囲を超える過電流が流れ、最悪の場合、出力トランジスタが破損する可能性がある。このため、負荷の一端の天絡等を検知することを可能にする技術が種々提案されている(特許文献1〜3など)。これらの技術では、オン状態の出力トランジスタのドレイン電圧を所定の閾値電圧と比較することにより、短絡の検査が行われる。
しかし、出力トランジスタをオン状態にし、そのドレイン電圧と所定の閾値電圧との比較により短絡検査を行う技術では、検査時に大きな電流が出力トランジスタに流れるため、出力トランジスタを破損させたり、劣化させたりする虞があるという問題があった。何故ならば、例えば天絡の有無を検査する場合、第2(或いは第4)の出力トランジスタのドレイン電圧が所定の閾値電圧を超えているか否かにより判定するのであるが、その判定を行うためには100ns程度の待ち時間が必要であり、出力端子に負荷が接続されていないなどインダクタ成分がない状態で天絡が発生すると、ドレイン電圧が所定の閾値電圧を超えたことを検出して出力トランジスタをオフにしたとしても、その時点では既に数10A程度の電流が出力トランジスタに流れている場合があるからである。
本発明は上記課題に鑑みて為されたものであり、出力バッファ回路を構成する各出力トランジスタの破損や劣化を回避しつつ、短絡の有無を検査することを可能にする技術を提供することを目的とする。
本発明は上記課題に鑑みて為されたものであり、出力バッファ回路を構成する各出力トランジスタの破損や劣化を回避しつつ、短絡の有無を検査することを可能にする技術を提供することを目的とする。
上記課題を解決するため、本発明は、電源電圧を供給する高電位電源線と低電位電源線との間に直列に介挿された第1および第2の出力トランジスタと、前記高電位電源線と低電位電源線との間に直列に介挿された第3および第4の出力トランジスタとを出力段に有し、入力信号に応じて前記第1から第4のスイッチのオン/オフを切り換えることにより、前記第1および第2の出力トランジスタの共通接続点である第1の出力端子と前記第3および第4の出力トランジスタの共通接続点である第2の出力端子との間に装着される負荷を駆動する負荷駆動装置の前記出力段における短絡の有無を検査する短絡検査装置において、前記高電位電源線と前記第2の出力端子との間に直列に介挿された第1の抵抗および第1のスイッチと、前記第2の出力端子と前記低電位電源線との間に直列に介挿された第2のスイッチおよび第2の抵抗と、前記高電位電源線の電圧と前記低電位電源線の電圧との間の電圧である閾値電圧と前記第2の出力端子の電圧とを比較しその比較結果に応じた信号を出力するコンパレータと、前記各出力トランジスタをオフにして、前記第1のスイッチをオフ、かつ前記第2のスイッチをオンにする第1のステップと、前記各出力トランジスタをオフにして、前記第1のスイッチをオン、かつ前記第2のスイッチをオフにする第2のステップを実行し、前記第1のステップにおいて前記第2の出力端子の電圧が前記閾値電圧を上回っていることを示す信号が前記コンパレータから出力された場合、または、前記第2のステップにおいて前記第2の出力端子の電圧が前記閾値電圧を下回っていることを示す信号が前記コンパレータから出力された場合に、短絡の発生を報知する旨の報知信号を出力する短絡判定部とを有することを特徴とする短絡検査装置、を提供する。
このような短絡検査装置によれば、各出力トランジスタをオフにし、第1のスイッチをオフにし、かつ第2のスイッチをオンにすると、第2の出力端子の出力電圧は低電位電源線の電圧に略等しくなり、上記コンパレータからはLowレベルの信号が出力されるのであるが、少なくとも一方の出力端子が天絡していると、第2の出力端子の出力電圧は高電位電源線の電圧に略等しくなり、上記コンパレータからはHighレベルの信号が出力される。つまり、本発明によれば、上記第1のステップにおいてコンパレータから出力される信号を参照することにより、各出力トランジスタを通電させることなく、出力段で天絡が生じているか否かを判定することができる。また、各出力トランジスタをオフにし、第1のスイッチをオンにし、かつ第2のスイッチをオフにすると、第2の出力端子の出力電圧は高位電源線の電圧に略等しくなり、上記コンパレータからはHighレベルの信号が出力されるのであるが、何れかの出力端子が地絡していると、第2の出力端子の出力電圧は低電位電源線の電圧に略等しくなり、上記コンパレータからはLowレベルの信号が出力される。つまり、本発明によれば、上記第2のステップにおいてコンパレータから出力される信号を参照することにより、各出力トランジスタを通電させることなく、出力段で地絡が生じているか否かを判定することができる。このように本発明によれば、出力段を構成する各出力トランジスタを通電させることなく、その出力段における天絡または地絡の有無が検査されるのであるから、その検査の実行過程で各出力トランジスタを破損させたり、劣化させたりすることはない。
より好ましい態様においては、上記短絡検査装置の短絡判定部は、前記第1または第2のステップの実行により、短絡の発生を報知する旨の前記報知信号を出力する場合に、前記入力信号に応じた前記第1〜第4の出力トランジスタのオン/オフの切り換えを禁止する制御を行うことを特徴とする。このような態様によれば、負荷駆動装置の出力段で天絡または地絡が発生している状態で負荷の駆動が行われることが回避される。
また、別の好ましい態様においては、前記短絡検査装置は、前記第1から第4の出力トランジスタにおける過電流を検出する過電流検出部を備え、前記短絡判定部は、入力信号に応じて前記各出力トランジスタのオン/オフ制御を行っている状態で、前記第1から第4の出力トランジスタの何れかにおける過電流が前記過電流検出部により検出された場合には、前記入力信号に応じた前記各出力トランジスタのオン/オフ制御を停止するとともに、短絡の発生を報知する旨の報知信号を出力することを特徴とする。このような態様によれば、負荷駆動中の短絡の発生が上記過電流の有無によって検知されるとともに、過電流が流れ続けることによる出力トランジスタの破損が回避される。さらに好ましい態様においては、第1から第4の出力トランジスタの何れかにおける過電流の検出を契機として負荷の駆動を停止した場合には、負荷の駆動を再開する前に、前述した第1および第2のステップにより、各出力トランジスタを通電させることなく、天絡または地絡の有無を検査するようにしても良い。
また、上記課題を解決するため、本発明は、以上に説明した各態様の短絡検査装置の何れかを含む負荷駆動装置、を提供する。
以下、本発明を実施するための最良の形態を図面を参照しつつ説明する。
(A:第1実施形態)
(A−1:構成)
図1は、本発明の一実施形態に係る負荷駆動装置の構成例を示すブロック図である。この負荷駆動装置は、出力端子OUTPおよびOUTM間に接続されるスピーカSPを駆動するオーディオアンプ(以下、単に「アンプ」と記載する)である。この負荷駆動装置は、図1に示すように、PWM変調回路10、プリドライバ20、信号切り換え回路30および出力バッファ回路40を含んでいるとともに、短絡検査装置を構成するスイッチSW1およびSW2と、抵抗R1およびR2と、コンパレータCMPと、短絡判定部50とを含んでいる。
(A:第1実施形態)
(A−1:構成)
図1は、本発明の一実施形態に係る負荷駆動装置の構成例を示すブロック図である。この負荷駆動装置は、出力端子OUTPおよびOUTM間に接続されるスピーカSPを駆動するオーディオアンプ(以下、単に「アンプ」と記載する)である。この負荷駆動装置は、図1に示すように、PWM変調回路10、プリドライバ20、信号切り換え回路30および出力バッファ回路40を含んでいるとともに、短絡検査装置を構成するスイッチSW1およびSW2と、抵抗R1およびR2と、コンパレータCMPと、短絡判定部50とを含んでいる。
出力バッファ回路40は、図1に示す負荷駆動装置の最終出力段を為す。出力バッファ回路40は、図1に示すように、電源電圧(本実施形態では、24V)を供給する高電位電源線PVDDと低電位電源線PVSS間に直列に介挿されたPチャネルのMOS型出力トランジスタPPおよびNチャネルのMOS型出力トランジスタNPと、同じく高電位電源線PVDDおよび低電位電源線PVSS間に直列に介挿されたPチャネルのMOS型出力トランジスタPMおよびNチャネルのMOS型出力トランジスタNMとを含んでいる。本実施形態では、高電位電源線PVDDは、図示せぬ電源の正極側出力端子に接続されており、低電位電源線PVSSは同電源の負極側出力端子に接続されているとともに接地されている。したがって、低電位電源線PVSSの電圧は0Vであり、高電位電源線PVDDの電圧は24Vである。
図1に示すように、出力トランジスタPPおよびNPのドレイン同士の共通接続点には出力端子OUTPが設けられており、出力トランジスタPMおよびNMのドレイン同士の共通接続点には出力端子OUTMが設けられている。出力端子OUTPには、コイルLPおよびキャパシタCPからなるLCフィルタを介してスピーカSPの一方の端子が接続され、出力端子OUTMには、コイルLMおよびキャパシタCMからなるLCフィルタを介して同スピーカSPの他方の端子が接続される。これらLCフィルタは、スピーカSPの駆動の際にキャリア周波数を除去するためのものである。
図1に示すように、高電位電源線PVDDと出力端子OUTMとの間には、抵抗R1とスイッチSW1とが直列に介挿されており、出力端子OUTMと低電位電源線PVSSとの間には、スイッチSW2と抵抗R2とが直列に介挿されている。本実施形態では、抵抗R1およびR2の抵抗値はともに500kΩである。図1のスイッチSW1は、例えばNチャネルMOS型トランジスタであり、短絡判定部50から与えられる制御信号SEL5がHighレベルである場合には、オンに、逆に、制御信号SEL5がLowレベルである場合には、オフになる。同様に、図1のスイッチSW2もNチャネルMOS型トランジスタであり、短絡判定部50から与えられる制御信号SEL6がHighレベルである場合には、オンに、逆に、制御信号SEL6がLowレベルである場合には、オフになる。詳細については後述するが、本実施形態では、スイッチSW1およびSW2のオン/オフ制御を行うことで、各出力トランジスタをオン状態にすることなく(すなわち、各出力トランジスタを実際に通電させることなく)、短絡の検査を行えるようにしたことに特徴がある。
PWM変調回路10は、外部から与えられる入力信号INのレベルに応じてパルス幅変調されたパルスをプリドライバ20に与える。なお、本実施形態では、PWM変調回路を用いてプリドライバ20を駆動したが、パルス密度変調回路でプリドライバ20を駆動しても勿論良い。プリドライバ20は、PWM変調回路10から与えられるパルスに基づいて上記各トランジスタのオン/オフ制御を行うための制御信号GPP、GNP、GPMおよびGNMを生成し、信号切り換え回路30に与える。
信号切り換え回路30は、出力バッファ回路40の各出力トランジスタPP、NP、PMおよびNMの各々のゲートに制御信号CNTPP、CNTNP、CNTPMおよびCNTNMを与え、それら出力トランジスタのオン/オフ制御を行う。より詳細には、信号切り換え回路30は、通常動作モードにおいては、プリドライバ20から与えられる制御信号(GPP、GNP、GPMおよびGNM)を上記各出力トランジスタのゲートに与え、検査モードにおいては、短絡判定部50から与えられる制御信号SEL1、SEL2、SEL3およびSEL4を上記各出力トランジスタのゲートに与える。ここで、通常動作モードとは、入力信号INに応じた音をスピーカSPに放音させる動作モードであり、検査モードとは、出力バッファ回路40における天絡または地絡の有無を検査する動作モードである。
図1に示すように、モード切り換え回路30は、AND−ORゲート31PP、31PM、31NP、および31NMを含んでいる。以下、AND−ORゲート31PPを例にとって、これら各ゲートの役割を説明する。
図1に示すようにAND−ORゲート31PPは、プリドライバ20から与えられる制御信号GPPとモード切り換え信号MCHGを反転器32により反転した信号の論理積を出力信号とする第1のANDゲートと、短絡判定部50から与えられる制御信号SEL1とモード切り換え信号MCHGとの論理積を出力信号とする第2のANDゲートと、これら2つのANDゲートの出力信号の論理和である制御信号CNTPPを出力トランジスタPPのゲートに与えるORゲートとを含んでいる。モード切り換え信号MCHGとは、上記2つの動作モードの何れで動作するのかを指示する信号である。本実施形態では、通常動作モードにおいてはLowレベルのモード切り換え信号MCHGが短絡判定部50から信号切り換え回路30に与えられ、検査モードにおいてはHighレベルのモード切り換え信号MCHGが短絡判定部50から信号切り換え回路30に与えられる。
図1に示すようにAND−ORゲート31PPは、プリドライバ20から与えられる制御信号GPPとモード切り換え信号MCHGを反転器32により反転した信号の論理積を出力信号とする第1のANDゲートと、短絡判定部50から与えられる制御信号SEL1とモード切り換え信号MCHGとの論理積を出力信号とする第2のANDゲートと、これら2つのANDゲートの出力信号の論理和である制御信号CNTPPを出力トランジスタPPのゲートに与えるORゲートとを含んでいる。モード切り換え信号MCHGとは、上記2つの動作モードの何れで動作するのかを指示する信号である。本実施形態では、通常動作モードにおいてはLowレベルのモード切り換え信号MCHGが短絡判定部50から信号切り換え回路30に与えられ、検査モードにおいてはHighレベルのモード切り換え信号MCHGが短絡判定部50から信号切り換え回路30に与えられる。
図1のコンパレータCMPは、出力バッファ回路40における出力トランジスタPMおよびNMのドレイン同士の接続点(すなわち、出力端子OUTM)に発生する電圧VOUTMと、予め定められた閾値電圧Vth(本実施形態では、例えば12Vなど、高電位電源線PVDDの電圧と低電位電源線PVSSの電圧との間の電圧)とを比較し、両者の大小関係を示す2値信号ShortDetを短絡判定部50に与える。より詳細に説明すると、コンパレータCMPは、出力電圧VOUTMが閾値電圧Vthを下回っている場合には、Lowレベルの信号ShortDetを出力し、逆に、出力電圧VOUTMが閾値電圧Vth以上である場合には、Highレベルの信号ShortDetを出力する。なお、上記閾値電圧Vthの発生態様として種々の態様が考えられる。例えば、高電位電源線PVDDと低電位電源線PVSSとの間の電圧を分圧する分圧回路(図示省略)を負荷駆動装置に設け、この分圧回路により上記閾値電圧Vthを発生させる態様であっても良く、また、高電位電源線PVDDと低電位電源線PVSSとの間の電圧に基づいて定電圧(12V)を発生させる定電圧回路を負荷駆動装置に設け、この定電圧回路の出力電圧を閾値電圧VthとしてコンパレータCMPに供給する態様であっても良い。
短絡判定部50は、例えばCPUであり、図1に示すアンプの電源がオンになったこと(或いは、検査開始を指示するために負荷駆動装置に設けられた操作子(図示省略)が操作されたこと)をトリガとして、図2に示す短絡検査処理を実行する。詳細については後述するが、図2に示す短絡検査処理では、まず、アンプの動作モードを検査モードにセットするとともに、各出力トランジスタをオフにする処理(ステップSA100)が実行される。ここで、各出力トランジスタをオフにするのは、短絡検査の実行過程で各出力トランジスタが破損したり、劣化したりすることを防止するためである。
次いで、短絡判定部50は、天絡の検出処理(ステップSA110およびステップSA120)、地絡の検出処理(ステップSA130およびSA140)を実行し、天絡または地絡が発生したと判定した場合には、その旨を報知する報知信号をユーザインタフェイス部(図示省略)などへ出力しその旨の報知を行わせるとともに、モード切り換え信号MCHGをHigh状態に維持する。逆に、天絡および地絡の何れも発生していないと判定した場合には、短絡判定部50は、動作モードを通常動作モードに切り換え(ステップSA150)、本短絡検査処理を終了する。つまり、本実施形態では、天絡または地絡が発生したと判定される場合には、動作モードは検査モードのままとされ、入力信号INに応じた各出力トランジスタのオン/オフ制御が行われることはない。これにより、本実施形態では、天絡または地絡が発生している状態でスピーカSPの駆動が行われることが回避されるのである。
以上が本実施形態に係る負荷駆動装置の構成である。
以上が本実施形態に係る負荷駆動装置の構成である。
(A−2:動作)
以下、本実施形態の動作について図面を参照しつつ説明する。
図1に示す負荷駆動装置の電源がオンになると(或いは、検査開始を指示するためにアンプに設けられた操作子(図示省略)が操作されると)、短絡判定部50は、図2のフローチャートに示す処理を実行する。すなわち、短絡判定部50は、アンプの電源がオンになったこと等をトリガとして、モード切り換え信号MCHGをHigh状態にし、さらに、SEL1〜SEL4の制御信号により、出力トランジスタPP、NP、PMおよびNMの各々をオフにする(ステップSA100)。
以下、本実施形態の動作について図面を参照しつつ説明する。
図1に示す負荷駆動装置の電源がオンになると(或いは、検査開始を指示するためにアンプに設けられた操作子(図示省略)が操作されると)、短絡判定部50は、図2のフローチャートに示す処理を実行する。すなわち、短絡判定部50は、アンプの電源がオンになったこと等をトリガとして、モード切り換え信号MCHGをHigh状態にし、さらに、SEL1〜SEL4の制御信号により、出力トランジスタPP、NP、PMおよびNMの各々をオフにする(ステップSA100)。
次いで、短絡判定部50は、天絡の検出処理を実行する。具体的には、短絡判定部50は、まず、制御信号SEL5をLow状態とし、かつ、制御信号SEL6をHigh状態とする(ステップSA110)。これにより、スイッチSW1はオフに、スイッチSW2はオンになる。次いで、短絡判定部50は、コンパレータCMPの出力信号ShortDetがHigh状態であるか否かを判定する(ステップSA120)。ここで、スイッチSW1をオフにし、かつスイッチSW2はオンにした状態におけるコンパレータCMPの出力信号ShortDetの信号値を参照して天絡の有無を判定することができる理由は、以下の通りである。
図3は、本実施形態における天絡検出の原理を説明するための図である。
より詳細に説明すると、図3(A)は、天絡が発生していない正常な状態を示す図であり、図3(B)は、図中の破線で示す何れかの箇所で天絡が発生している状態を示す図である。なお、図3(A)および図3(B)の何れの状態においても、各出力トランジスタはオフ状態である。
より詳細に説明すると、図3(A)は、天絡が発生していない正常な状態を示す図であり、図3(B)は、図中の破線で示す何れかの箇所で天絡が発生している状態を示す図である。なお、図3(A)および図3(B)の何れの状態においても、各出力トランジスタはオフ状態である。
各出力トランジスタがオフの状態でスイッチSW1がオフ、かつ、スイッチSW2がオンであると、出力端子OUTMはスイッチSW2および抵抗R2を介して低電位電源線PVSSに接続される。このため、図3(A)に示すように天絡が発生していない正常な状態では、出力電圧VOUTは0Vとなり、コンパレータCMPの出力信号ShortDetはLow状態になる。これに対して、図3(B)に示すように、図中の破線で示す何れかの箇所で天絡が発生している場合には、その天絡箇所の抵抗は抵抗R2に比較して充分に小さいため、出力端子OUTMの出力電圧VOUTMは、高電位電源線PVDDの電圧(24V)に略等しくなる。このため、図3(B)に示すように、天絡が発生している状態では、コンパレータCMPの出力信号ShortDetはHigh状態になる。これが、ステップSA110およびステップSA120の処理により、天絡の発生を検出することができる理由である。
図2に戻って、短絡判定部50は、ステップSA120の判定結果が“Yes”である場合には、天絡の発生を報知する旨の報知信号を出力し(ステップSA170)、モード切り換え信号MCHGをHigh状態に維持したまま、本短絡検査処理を終了する。これに対して、ステップSA120の判定結果が“No”である場合には、短絡判定部50は、各出力トランジスタをオフ状態にしたまま、地絡の検出処理(ステップSA130およびステップSA140)を実行する。このステップSA130では、制御信号SEL5をHigh状態とされ、かつ、制御信号SEL6をLow状態とされる。これにより、スイッチSW1はオンに、スイッチSW2はオフになる。そして、ステップSA130に後続するステップSA140では、コンパレータCMPの出力信号ShortDetがLow状態であるか否かが判定される。スイッチSW1をオンにし、かつスイッチSW2はオフにした状態におけるコンパレータCMPの出力信号ShortDetの信号値を参照して地絡の有無を判定することができる理由は、以下の通りである。
図4は、本実施形態における地絡検出の原理を説明するための図である。より詳細に説明すると、図4(A)は、地絡が発生していない正常な状態を示す図であり、図4(B)は、図中の破線で示す何れかの箇所で地絡が発生している状態を示す図である。なお、図4(A)および図4(B)においても、前掲図3(A)および(B)と同様、各出力トランジスタはオフ状態である。
各出力トランジスタがオフの状態で、スイッチSW1がオン、かつ、スイッチSW2がオフであると、出力端子OUTMは、抵抗R1およびスイッチSW1を介して高電位電源線PVDDに接続される。このため、図4(A)に示す正常な状態では、出力電圧VOUTは高電位電源線PVDDの電圧(24V)となり、コンパレータCMPの出力信号ShortDetはHigh状態になる。これに対して、図4(B)に示すように、図中の破線で示す何れかの箇所で地絡が発生している場合には、出力端子OUTMの出力電圧VOUTMは、低電位電源線PVSSの電圧(0V)に略等しくなる。このため、図4(B)に示すように、地絡が発生している状態では、コンパレータCMPの出力信号ShortDetはLow状態になる。これが、ステップSA130およびステップSA140の処理により、地絡の発生を検出することができる理由である。
図2に戻って、短絡判定部50は、ステップSA140の判定結果が“Yes”である場合には、地絡の発生を報知する報知信号を出力し(ステップSA160)、モード切り換え信号MCHGをHigh状態に維持したまま、本短絡検査処理を終了する。これに対して、ステップSA140の判定結果が“No”である場合には、短絡判定部50は、制御信号SEL5およびSEL6をLow状態にし、かつ、モード切り換え信号MCHGをLow状態にして(ステップSA150)、本短絡検査処理を終了する。つまり、天絡が発生しておらず、かつ、地絡も発生していない場合には、負荷駆動装置の動作モードが通常動作モードに切り換えられ、入力信号INに応じたスピーカSPの駆動が行われる。なお、天絡が発生しておらず、かつ、地絡も発生していない場合には、スイッチSW1およびSW2は何れもオフになるため、高電位電源PVDDから抵抗R1を経て出力端子OUTMに至る経路、および出力端子OUTMから抵抗R2を経て低電位電源線PVSSに至る経路を切断され、これら抵抗R1およびR2が、スピーカSPの駆動に影響を与えることはない。
以上説明したように、本実施形態では、出力バッファ回路40を構成する各出力トランジスタをオフにして、出力バッファ回路40における天絡や地絡の有無が検査されるため、その検査の実行過程で出力トランジスタが破損したり、劣化したりすることはない。加えて、天絡や地絡が発生している状態では、負荷駆動装置の動作モードが通常動作モードに切り換えられることはないため、天絡や地絡が発生している状態でスピーカ駆動が行われ出力トランジスタを破損させるといった事態の発生が未然に防止される。
(B:第2実施形態)
図5は、本発明の第2実施形態に係る短絡検査装置を含む負荷駆動装置の構成例を示す図である。図5に示す負荷駆動装置は、図1に示す負荷駆動装置と同様、出力端子OUTPおよびOUTM間に接続されるスピーカSPを駆動するオーディオアンプである。図5では図1と同一の構成要素には同一の符号が付されている。図5と図1とを対比すれば明らかように、本実施形態に係る負荷駆動装置の構成は、短絡判定部50に換えて短絡判定部50Aを設けた点と、基準レベル発生部60および過電流検出部70を設けた点が、図1に示す負荷駆動装置の構成と異なる。本実施形態では、抵抗R1およびR2、スイッチSW1およびSW2、コンパレータCMPとともに、短絡判定部50A、基準レベル発生部60、および過電流検出部70が短絡検査装置を構成するのである。
図5は、本発明の第2実施形態に係る短絡検査装置を含む負荷駆動装置の構成例を示す図である。図5に示す負荷駆動装置は、図1に示す負荷駆動装置と同様、出力端子OUTPおよびOUTM間に接続されるスピーカSPを駆動するオーディオアンプである。図5では図1と同一の構成要素には同一の符号が付されている。図5と図1とを対比すれば明らかように、本実施形態に係る負荷駆動装置の構成は、短絡判定部50に換えて短絡判定部50Aを設けた点と、基準レベル発生部60および過電流検出部70を設けた点が、図1に示す負荷駆動装置の構成と異なる。本実施形態では、抵抗R1およびR2、スイッチSW1およびSW2、コンパレータCMPとともに、短絡判定部50A、基準レベル発生部60、および過電流検出部70が短絡検査装置を構成するのである。
短絡判定部50Aは、前述した第1実施形態における短絡判定部50と同様に、図5に示す負荷駆動装置の電源がオンになったこと等をトリガとして、図2に示す短絡検査処理を実行する。加えて、短絡判定部50Aは、Low状態のモード切り換え信号MCHGを出力している状態、すなわち、負荷駆動装置が通常動作モードで作動している状態で、出力バッファ回路40を構成する4つの出力トランジスタの何れかに過電流が流れたことを示す信号を過電流検出部70から受け取ると、モード切り換え信号MCHGをHigh状態にし、さらに、短絡の発生を報知する旨の報知信号を出力するように構成されている。前述したように、モード切り換え信号MCHGがHigh状態になると、入力信号に応じた各出力トランジスタPP、NP、PMおよびNMのオン/オフ制御(すなわち、スピーカSPの駆動)は停止する。つまり、本実施形態に係る短絡検査装置は、スピーカSPの駆動中の短絡の発生を上記過電流により検知し、短絡の発生を検知した場合には、スピーカSPの駆動を停止して出力トランジスタの破損を回避するとともに、短絡の発生を報知するように構成されている点に特徴がある。
図5の基準レベル発生部60は、過電流検出部70による過電流検出の際の基準レベルREFPおよびREFNを発生させる回路である。図6は、基準レベル発生部60の構成例を示す図である。図6に示すように、基準レベル発生部60は、高電位電源線PVDDおよび低電位電源線PVSSの間に直列に介挿されたPチャネルトランジスタ61および定電流源62を有している。そして、Pチャネルトランジスタ61のドレインと定電流源62との接続点のレベルは基準レベルREFPとして過電流検出部70に出力される。ここで、Pチャネルトランジスタ61のサイズと出力トランジスタPPまたはPMのサイズとの比は、定電流源62の電流値と出力トランジスタPPまたはPMのドレイン電流の許容範囲の上限値との比に一致している。従って、基準レベルREFPは、出力トランジスタPPまたはPMに許容範囲の上限値に相当するドレイン電流が流れた場合の同トランジスタのドレインのレベルに相当するものとなる。
また、基準レベル発生部60は、同じく高電位電源線PVDDおよび低電位電源線PVSSの間に直列に介挿されたNチャネルトランジスタ63および定電流源64を有している。そして、Nチャネルトランジスタ63のドレインと定電流源64との接続点のレベルは基準レベルREFNとして過電流検出部70に出力される。ここで、Nチャネルトランジスタ63のサイズと出力トランジスタNPまたはNMのサイズとの比は、定電流源64の電流値と出力トランジスタNPまたはNMのドレイン電流の許容範囲の上限値との比に一致している。従って、基準レベルREFNは、出力トランジスタNPまたはNMに許容範囲の上限値に相当するドレイン電流が流れた場合の同トランジスタのドレインのレベルに相当するものとなる。
過電流検出部70には、基準レベルREFPおよびREFNが与えられるとともに、出力端子OUTPの出力電圧VOUTPと、出力端子OUTMの出力電圧VOUTMと、出力バッファ回路40の各トランジスタに対するゲート信号CNTPP、CNTNP、CNTPMおよびCNTNMとが与えられる。そして、過電流検出部70は、これらの入力信号に基づいて、出力バッファ回路40の各出力トランジスタにおける過電流の発生を検出し、過電流の検出結果を示す過電流検出信号IN−PCHP、IN−PCHM、IN−NCHPおよびIN−NCHMを短絡判定部50Aに与える。
図7は、過電流検出部70の構成例を示す回路図である。図7において、コンパレータ71は、信号VOUTPのレベルが基準レベルREFPよりも低いときにLowレベルの信号CPP、高いときにはHighレベルの信号CPPを出力する。そして、ローアクティブANDゲート72は、ゲート信号CNTPPがLowレベル(すなわち、出力トランジスタPPがオン状態)であり、かつ、コンパレータ71の出力信号CPPがLowレベルである場合に、出力トランジスタPPに過電流が流れていることを示す過電流検出信号IN−PCHPをアクティブレベルであるHighレベルとする。同様に、コンパレータ73は、信号VOUTMのレベルが基準レベルREFPよりも低いときにLowレベルの信号CPMを出力し、ローアクティブANDゲート74は、ゲート信号CNTPMがLowレベルであり、かつ、コンパレータ73の出力信号CPMがLowレベルである場合に、出力トランジスタPMに過電流が流れていることを示す過電流検出信号IN−PCHMをアクティブレベルであるHighレベルとする。
また、コンパレータ75は、信号VOUTPのレベルが基準レベルREFNよりも高いときにHighレベルの信号CNPを出力し、ANDゲート76は、ゲート信号CNTNPがHighレベルであり、かつ、コンパレータ75の出力信号CNPがHighレベルである場合に、出力トランジスタNPに過電流が流れていることを示す過電流検出信号IN−NCHPをアクティブレベルであるHighレベルとする。また、コンパレータ77は、信号VOUTMのレベルが基準レベルREFNよりも高いときにHighレベルの信号CNMを出力し、ANDゲート78は、ゲート信号CNTNMがHighレベルであり、かつ、コンパレータ77の出力信号CNMがHighレベルである場合に、出力トランジスタNMに過電流が流れていることを示す過電流検出信号IN−NCHMをアクティブレベルであるHighレベルとする。
以上が本実施形態に係る短絡検査装置の構成である。
以上が本実施形態に係る短絡検査装置の構成である。
上記のような構成としたため、本実施形態に係る短絡検査装置によれば、入力信号INに応じて出力トランジスタPPおよびNMの組と、出力トランジスタPMおよびNPの組を交互にオン/オフさせることによりスピーカSPの駆動を行う過程で、天絡により出力トランジスタNM(或いはNP)に過電流が流れると、過電流検出部70から出力される信号IN−NCHM(或いはIN−NCHP)がHighレベルになる。このように、信号IN−NCHM(或いはIN−NCHP)がHighレベルになると、短絡判定部50Aはモード切り換え信号MCHGをHigh状態に切り換える。これにより、入力信号INに応じたスピーカ駆動は停止する。そして、短絡判定部50Aは、短絡の発生を報知する旨の報知信号を出力する。同様に、入力信号INに応じてスピーカSPを駆動する過程で地絡により出力トランジスタPP(或いはPM)に過電流が流れると、過電流検出部70から出力される信号IN−PCHP(或いはIN=PCHM)がHighレベルになり、短絡判定部50Aは、モード切り換え信号MCHGをHigh状態に切り換えてスピーカSPの駆動を停止するとともに、短絡の発生を報知する旨の報知信号を出力する。
このように、本実施形態に係る短絡検査装置によれば、入力信号INに応じてスピーカSPの駆動を行っている状態で天絡または地絡が発生した場合には、スピーカ駆動を停止し、各出力トランジスタを過電流による破損から保護することができる。さらに、本実施形態では、出力トランジスタPPおよびNMの両者(或いは、出力トランジスタPMおよびNPの両者)に過電流が流れているか否かを判定することによって、図8にて破線で示すように、負荷の両端の短絡を検出することもできる。以上説明したように、本実施形態によっても、出力バッファ回路40を構成する各出力トランジスタの破損や劣化を回避しつつ、短絡の有無を検査することが可能になる。
以上、本発明の第1および第2に実施形態ついて説明したが、これら実施形態によれば、さらに、以下の効果も奏する。すなわち、前述した従来の短絡検査技術では、スピーカ駆動中に短絡が発生すると、図9(A)に示すように、スピーカ駆動を一定時間停止して短絡検査を行い、短絡が検出されない場合にはスピーカ駆動を再開する一方、再度短絡が検出された場合には、短絡が検出されなくなるまで、上記一定時間を空けての短絡検査を繰り返し行っていたが、このような短絡検査の繰り返しが出力トランジスタの破損や劣化を招くことは前述した通りである。これに対して、本発明の第1および第2実施形態によれば、図9(B)に示すように、スピーカ駆動中に短絡の発生を検出し負荷の駆動を停止した場合、その駆動再開する際には、図2に示す短絡検査処理により各出力トランジスタを通電させることなく、天絡または地絡の有無が検査され、天絡や地絡が発生していないことが確認された場合に負荷の駆動が再開される。図2に示す短絡検査処理では、各出力トランジスタを実際に通電させないのであるから、このような短絡検査処理が繰り返し行われたとしても、出力トランジスタの破損や劣化は生じない。
(C:変形)
以上、本発明の第1および第2実施形態について説明したが、以下に述べる変形を加えても良いことは勿論である。
(1)上述した各実施形態では、スピーカSPの駆動制御を行うスイッチをMOS型トランジスタで構成したが、他のスイッチング素子で構成しても良いことは勿論である。また、上述した実施形態では、スピーカを駆動するアンプに本発明を提供したが、スイッチング電源やモータドライバなど、スピーカ以外の負荷を駆動する負荷駆動装置であって、ブリッジ接続構成のバッファ回路を出力段として有する負荷駆動装置であれば本発明を適用して、その出力段における短絡の有無を検査することが可能である。
以上、本発明の第1および第2実施形態について説明したが、以下に述べる変形を加えても良いことは勿論である。
(1)上述した各実施形態では、スピーカSPの駆動制御を行うスイッチをMOS型トランジスタで構成したが、他のスイッチング素子で構成しても良いことは勿論である。また、上述した実施形態では、スピーカを駆動するアンプに本発明を提供したが、スイッチング電源やモータドライバなど、スピーカ以外の負荷を駆動する負荷駆動装置であって、ブリッジ接続構成のバッファ回路を出力段として有する負荷駆動装置であれば本発明を適用して、その出力段における短絡の有無を検査することが可能である。
(2)上述した各実施形態では、スピーカSPを駆動するアンプに本発明に係る短絡検査装置が組み込まれていた。しかし、短絡判定部50と、スイッチSW1およびSW2と、抵抗R1およびR2、コンパレータCMPとから成る部分を1チップ化して短絡検査装置を構成し、この短絡検査装置の各部とアンプの各部とをケーブルで接続すると、図1に示すような構成になるようにしても勿論良い。同様に、短絡判定部50Aと、基準レベル発生部60と、過電流検出部70と、スイッチSW1およびSW2と、抵抗R1およびR2、コンパレータCMPとから成る部分を1チップ化して短絡検査装置を構成し、この短絡検査装置の各部とアンプの各部とをケーブルで接続すると、図5に示すような構成になるようにしても勿論良い。
10…PWM変調回路、20…プリドライバ、30…信号切り換え回路、40…出力バッファ回路、PP,PM…PチャネルのMOS型出力トランジスタ、NP,NM…NチャネルのMOS型出力トランジスタ、LP,LM…コイル、CP,CM…キャパシタ、R1,R2…抵抗、SW1,SW2…スイッチ、CMP…コンパレータ、50,50A…短絡判定部、60…基準レベル発生部、70…過電流検出部、PVDD…高電位電源線、PVSS…低電位電源線。
Claims (4)
- 電源電圧を供給する高電位電源線と低電位電源線との間に直列に介挿された第1および第2の出力トランジスタと、前記高電位電源線と低電位電源線との間に直列に介挿された第3および第4の出力トランジスタとを出力段に有し、入力信号に応じて前記第1から第4のスイッチのオン/オフを切り換えることにより、前記第1および第2の出力トランジスタの共通接続点である第1の出力端子と前記第3および第4の出力トランジスタの共通接続点である第2の出力端子との間に装着される負荷を駆動する負荷駆動装置の前記出力段における短絡の有無を検査する短絡検査装置において、
前記高電位電源線と前記第2の出力端子との間に直列に介挿された第1の抵抗および第1のスイッチと、
前記第2の出力端子と前記低電位電源線との間に直列に介挿された第2のスイッチおよび第2の抵抗と、
前記高電位電源線の電圧と前記低電位電源線の電圧との間の電圧である閾値電圧と前記第2の出力端子の電圧とを比較しその比較結果に応じた信号を出力するコンパレータと、
前記各出力トランジスタをオフにして、前記第1のスイッチをオフ、かつ前記第2のスイッチをオンにする第1のステップと、前記各出力トランジスタをオフにして、前記第1のスイッチをオン、かつ前記第2のスイッチをオフにする第2のステップを実行し、前記第1のステップにおいて前記第2の出力端子の電圧が前記閾値電圧を上回っていることを示す信号が前記コンパレータから出力された場合、または、前記第2のステップにおいて前記第2の出力端子の電圧が前記閾値電圧を下回っていることを示す信号が前記コンパレータから出力された場合に、短絡の発生を報知する旨の報知信号を出力する短絡判定部と
を有することを特徴とする短絡検査装置。 - 前記短絡判定部は、前記第1または第2のステップの実行により、短絡の発生を報知する旨の前記報知信号を出力する場合に、前記入力信号に応じた前記第1〜第4の出力トランジスタのオン/オフの切り換えを禁止する制御を行うことを特徴とする請求項1に記載の短絡検査装置。
- 前記第1から第4の出力トランジスタにおける過電流を検出する過電流検出部を備え、
前記短絡判定部は、入力信号に応じて前記各出力トランジスタのオン/オフ制御を行っている状態で、前記第1から第4の出力トランジスタの何れかにおける過電流が前記過電流検出部により検出された場合には、前記入力信号に応じた前記各出力トランジスタのオン/オフ制御を停止するとともに、短絡の発生を報知する旨の報知信号を出力することを特徴とする請求項1または2に記載の短絡検査装置。 - 請求項1から3の何れか1の請求項に記載の短絡検査装置を備えた負荷駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009017904A JP2010178019A (ja) | 2009-01-29 | 2009-01-29 | 短絡検査装置、および負荷駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009017904A JP2010178019A (ja) | 2009-01-29 | 2009-01-29 | 短絡検査装置、および負荷駆動装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010178019A true JP2010178019A (ja) | 2010-08-12 |
Family
ID=42708533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009017904A Withdrawn JP2010178019A (ja) | 2009-01-29 | 2009-01-29 | 短絡検査装置、および負荷駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010178019A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015118768A1 (ja) * | 2014-02-06 | 2015-08-13 | 日立オートモティブシステムズ株式会社 | 負荷駆動回路 |
-
2009
- 2009-01-29 JP JP2009017904A patent/JP2010178019A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015118768A1 (ja) * | 2014-02-06 | 2015-08-13 | 日立オートモティブシステムズ株式会社 | 負荷駆動回路 |
JPWO2015118768A1 (ja) * | 2014-02-06 | 2017-03-23 | 日立オートモティブシステムズ株式会社 | 負荷駆動回路 |
US9906215B2 (en) | 2014-02-06 | 2018-02-27 | Hitachi Automotive Systems, Ltd. | Load-driving circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7889011B2 (en) | Output short circuit and load detection | |
JP6731146B2 (ja) | 過電流保護装置 | |
TWI261967B (en) | Rush current limiting circuit for a PFM control charge pump | |
JP2009207242A (ja) | 電源装置 | |
JP2011160598A (ja) | 異常検知回路、負荷駆動装置、電気機器 | |
JP5157313B2 (ja) | 半導体装置 | |
JP5435081B2 (ja) | 半導体装置 | |
JP2008141612A (ja) | 負荷駆動装置の故障検出装置および負荷駆動用ic | |
JP2010093615A (ja) | 負荷接続検査装置およびアンプ | |
JP2010178019A (ja) | 短絡検査装置、および負荷駆動装置 | |
JP5969941B2 (ja) | 半導体トランジスタのテスト方法 | |
US7755432B1 (en) | Short circuit protection circuits and methods | |
TW576008B (en) | High-voltage side short-circuit protection apparatus and method for DC/DC converter | |
US8912688B2 (en) | Power supply switch circuit | |
US9473016B2 (en) | Semiconductor device and power source control method | |
US11184015B2 (en) | Reference signals generated using internal loads | |
JP2010130178A (ja) | 検査機能を備えた駆動回路 | |
JP4535028B2 (ja) | D級増幅器およびその過電流保護方法 | |
JP4300773B2 (ja) | 異常検出装置 | |
JP2007006615A (ja) | 異常検出回路 | |
JP4475257B2 (ja) | 電流制限回路 | |
JP5196222B2 (ja) | ゲート耐圧試験装置及び方法 | |
JP2017050916A (ja) | 負荷駆動装置 | |
JP2010010193A (ja) | 半導体装置及び半導体装置の入力回路の閾値の測定方法 | |
JP2005218190A (ja) | 出力短絡保護回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120403 |