JP2010093615A - 負荷接続検査装置およびアンプ - Google Patents
負荷接続検査装置およびアンプ Download PDFInfo
- Publication number
- JP2010093615A JP2010093615A JP2008262701A JP2008262701A JP2010093615A JP 2010093615 A JP2010093615 A JP 2010093615A JP 2008262701 A JP2008262701 A JP 2008262701A JP 2008262701 A JP2008262701 A JP 2008262701A JP 2010093615 A JP2010093615 A JP 2010093615A
- Authority
- JP
- Japan
- Prior art keywords
- output
- power supply
- load
- switches
- supply line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】ポップ音が出力されることを回避しつつ、スピーカがアンプに装着されているか否かの検査を行うことを可能にする。
【解決手段】
高電位電源線PVDDと低電位電源線PVSSとの間に直列に介挿された出力トランジスタPPおよびNPの共通接続点OUTPを抵抗RPを介して検査用電源PVTESTに接続し、高電位電源線PVDDと低電位電源線PVSSとの間に直列に介挿された出力トランジスタPMおよびNMの共通接続点OUTMを抵抗RMを介して検査用電源線PVTESTに接続する。そして、出力トランジスタPPとPMをオフに、出力トランジスタNPとNMをオンにした状態から、出力トランジスタNMをオフにし、OUTMの電圧が所定の閾値電圧を超えて上昇するか否かによって、駆動対象のスピーカがOUTPおよびOUTM間に接続されているか否かを判定する。
【選択図】図1
【解決手段】
高電位電源線PVDDと低電位電源線PVSSとの間に直列に介挿された出力トランジスタPPおよびNPの共通接続点OUTPを抵抗RPを介して検査用電源PVTESTに接続し、高電位電源線PVDDと低電位電源線PVSSとの間に直列に介挿された出力トランジスタPMおよびNMの共通接続点OUTMを抵抗RMを介して検査用電源線PVTESTに接続する。そして、出力トランジスタPPとPMをオフに、出力トランジスタNPとNMをオンにした状態から、出力トランジスタNMをオフにし、OUTMの電圧が所定の閾値電圧を超えて上昇するか否かによって、駆動対象のスピーカがOUTPおよびOUTM間に接続されているか否かを判定する。
【選択図】図1
Description
本発明は、負荷がアンプに接続されているか否かを検査する技術に関する。
スピーカなどの負荷をアンプで駆動する場合、LCフィルタを介してアンプの出力端子に負荷を接続し、キャリア周波数を除去することが一般に行われている。しかし、このような態様では、LCフィルタを介してアンプの出力端子に負荷が接続されていない状態でアンプを作動させると、LCフィルタのQによっては(すなわち、Qが高い場合には)過剰電流がアンプに流れたり、出力波形が異常になったりするなどの問題が生じ得る。このような問題の発生を回避するには、駆動対象の負荷がLCフィルタを介してアンプの出力端子に接続されているか否かを検査し、その接続を確認したうえでアンプを作動させるようにする必要がある。なお、アンプに負荷が装着されているか否かを検査する技術に関する先行技術文献としては、特許文献1〜4等が挙げられる。
特開2007−37024号公報
特開平10−136493号公報
特開平11−355880号公報
特開2005−229596号公報
ところで、アンプの駆動対象である負荷がスピーカである場合、LCフィルタを介してスピーカがアンプの出力端子に装着されている状態で上記のような検査を行うと、その検査の実行過程でスピーカからポップ音が出力される場合がある。このようなポップ音が出力されることは、工場出荷時の製品テストなどにおいては特に問題とならないが、顧客先での接続テストなどでは好ましくない。なお、特許文献1〜4の各々で開示された技術は、何れもスピーカライン(スピーカとアンプ等を接続する配線)の断線や短絡の検出を目的としており、上記のようなポップ音の出力回避を目的としたものではない。
本発明は上記課題に鑑みて為されたものであり、駆動対象である負荷がアンプに接続されているか否かの検査を、その負荷がスピーカであったとしてもポップ音の出力を回避しつつ行うことを可能にする技術を提供することを目的とする。
本発明は上記課題に鑑みて為されたものであり、駆動対象である負荷がアンプに接続されているか否かの検査を、その負荷がスピーカであったとしてもポップ音の出力を回避しつつ行うことを可能にする技術を提供することを目的とする。
上記課題を解決するため、本発明は、電源電圧を供給する高電位電源線と低電位電源線との間に直列に介挿された第1および第2のスイッチと、前記高電位電源線と前記低電位電源線との間に直列に介挿された第3および第4のスイッチとを出力段に有し、入力信号に応じて前記第1から第4のスイッチのオン/オフを切り換えることにより、前記第1および第2のスイッチの共通接続点である第1の出力端子と前記第3および第4のスイッチの共通接続点である第2の出力端子との間に装着される負荷を駆動するアンプにおける前記第1および第2の出力端子間の負荷の接続を検査する負荷接続検査装置において、前記第2の出力端子と検査用電源との間に介挿される抵抗と、前記第2の出力端子の電圧と閾値電圧とを比較し、両者の大小関係を示す2値信号を出力するコンパレータと、前記第1および第3のスイッチをオフとし、かつ、前記第2および第4のスイッチをオンとする第1のステップと、前記第1および第3のスイッチをオフとし、かつ、前記第2のスイッチをオンとし、前記第4のスイッチをオフとする第2のステップとを実行し、前記第1のステップにおいて前記コンパレータから出力された2値信号に対して、前記第2のステップにおいて前記コンパレータから出力された2値信号が反転している場合に、前記第1および第2の出力端子間に負荷が接続されていない旨を示す報知信号を出力する接続判定部とを有することを特徴とする負荷接続検査装置、を提供する。
また、上記課題を解決するため、本発明は、電源電圧を供給する高電位電源線と低電位電源線との間に直列に介挿された第1および第2のスイッチと、前記高電位電源線と前記低電位電源線との間に直列に介挿された第3および第4のスイッチとを出力段に有し、入力信号に応じて前記第1から第4のスイッチのオン/オフを切り換えることにより、前記第1および第2のスイッチの共通接続点である第1の出力端子と前記第3および第4のスイッチの共通接続点である第2の出力端子との間に装着される負荷を駆動するアンプにおける前記第1および第2の出力端子間の負荷の接続を検査する負荷接続検査装置において、前記第2の出力端子と検査用電源との間に介挿される抵抗と、前記第2の出力端子の電圧と閾値電圧とを比較し、両者の大小関係を示す2値信号を出力するコンパレータと、前記第2および第4のスイッチをオフとし、かつ、前記第1および第3のスイッチをオンとする第1のステップと、前記第2および第4のスイッチをオフとし、かつ、前記第1のスイッチをオンとし、前記第3のスイッチをオフとする第2のステップとを実行し、前記第1のステップにおいて前記コンパレータから出力された2値信号に対して、前記第2のステップにおいて前記コンパレータから出力された2値信号が反転している場合に、前記第1および第2の出力端子間に負荷が接続されていない旨を示す報知信号を出力する接続判定部とを有することを特徴とする負荷接続検査装置、を提供する。
このような負荷接続検査装置によれば、第1および第2の出力端子間に負荷が接続されていない状態で第1および第2のステップが実行されると、第2の出力端子の電圧は検査用電源の電圧まで徐々に上昇する一方、第1および第2の出力端子間に負荷が接続されている場合には、前記抵抗によって第2の出力端子の電圧の上昇幅が押えられる。したがって、閾値電圧を、検査用電源の出力電圧を上記抵抗と負荷と第2のスイッチとで分圧したときの上記負荷および第2のスイッチの両端の電圧よりも高く、かつ、上記検査用電源の出力電圧を上記抵抗と第4のスイッチとで分圧したときの第4のスイッチの両端の電圧よりも低く定めておけば、報知信号の出力の有無によって、第1および第2の出力端子間に負荷が接続されているか否かを判定することができる。
また、上記抵抗としてどの程度の抵抗値を有するものを用いるかについては、上記アンプの駆動対象となる負荷および検査用電源の電圧に応じて定めるようにすれば良い。例えば、駆動対象となる負荷がスピーカであり、かつ、そのスピーカの抵抗値が8Ωであるとともに、検査用電源の出力電圧が1Vである場合には、上記抵抗として50kΩ程度の抵抗値を有するものを用いれば良い。このような態様によれば、スピーカが第1および第2の出力端子に装着されている状態で上記第1および第2のステップを実行した場合の第2の出力端子の電圧の上昇幅を0.15mV程度に抑えることができる。スピーカに印加される電圧が1mV未満であれば、人間の聴覚で聴き取れる音がスピーカから出力されることはないため、スピーカ装置検査の実行過程でポップ音が出力されることはない。
より好ましい態様においては、前記検査用電源と、前記高電位電源線および前記低電位電源線に電源電圧を供給する電源とを共用化したことを特徴とする。このような態様においては、高電位電源線および低電位電源線に電源電圧を供給する電源の他に検査用電源を設ける必要がない、といった利点がある。なお、このような態様においても、ポップ音の発生を回避するには、高電位側電源線の電圧に応じて上記抵抗の抵抗値を設定する必要がある。例えば、高電位電源線の電圧が24Vであり、スピーカの抵抗値が8Ωである場合には、上記抵抗として500kΩ程度の抵抗値を有するもの上記抵抗として用いれば良い。
また、別の好ましい態様においては、上記各負荷接続検査装置の接続判定部は、前記第1および第2の出力端子間に負荷が接続されていない旨を示す報知信号を出力する場合に、前記入力信号に応じた前記第1〜第4のスイッチのオン/オフの切り換えを禁止する制御を行うことを特徴とする。このような態様によれば、第1および第2の出力端子間に負荷が接続されていない状態でアンプ動作が行われることが回避され、過剰電流がアンプに流れる等の不具合の発生を回避することが可能になる。
また、本発明の別の態様においては、以上に説明した各負荷接続検査装置の何れかを組み込んでアンプを構成するとしても勿論良い。
以下、本発明を実施するための最良の形態を図面を参照しつつ説明する。
(A:構成)
図1は、本発明の一実施形態に係る負荷接続検査装置を含むアンプ1の構成例を示すブロック図である。図1に示すアンプ1は、LCフィルタを介して出力端子OUTPおよびOUTM間に接続される負荷(本実施形態では、スピーカSP)の駆動を行うものである。図1に示すように、アンプ1は、PWM変調回路10、プリドライバ20、信号切り換え回路30および出力バッファ回路40を含んでいるとともに、本実施形態に係る負荷接続検査装置を構成するスイッチSWPおよびSWMと、抵抗RPおよびRMと、コンパレータCMP1およびCMP2と、接続判定部50とを含んでいる。
(A:構成)
図1は、本発明の一実施形態に係る負荷接続検査装置を含むアンプ1の構成例を示すブロック図である。図1に示すアンプ1は、LCフィルタを介して出力端子OUTPおよびOUTM間に接続される負荷(本実施形態では、スピーカSP)の駆動を行うものである。図1に示すように、アンプ1は、PWM変調回路10、プリドライバ20、信号切り換え回路30および出力バッファ回路40を含んでいるとともに、本実施形態に係る負荷接続検査装置を構成するスイッチSWPおよびSWMと、抵抗RPおよびRMと、コンパレータCMP1およびCMP2と、接続判定部50とを含んでいる。
出力バッファ回路40は、アンプ1の最終出力段を為す。図1に示すように、出力バッファ回路40は、電源電圧を供給する高電位電源線PVDDと低電位電源線PVSS間に直列に介挿されたPチャネルのMOS型出力トランジスタPPおよびNチャネルのMOS型出力トランジスタNPと、同じく高電位電源線PVDDおよび低電位電源線PVSS間に直列に介挿されたPチャネルのMOS型出力トランジスタPMおよびNチャネルのMOS型出力トランジスタNMとを含んでいる。以下、本実施形態では、電源電圧は24Vであり、低電位電源線PVSSが接地されている場合について説明する。
図1に示すように、出力トランジスタPPおよびNPのドレイン同士の共通接続点には出力端子OUTPが設けられており、出力トランジスタPMおよびNMのドレイン同士の共通接続点には出力端子OUTMが設けられている。出力端子OUTPには、コイルLPおよびキャパシタCPからなるLCフィルタを介してスピーカSPの一方の端子が接続され、出力端子OUTMには、コイルLMおよびキャパシタCMからなるLCフィルタを介して同スピーカSPの他方の端子が接続される。これらLCフィルタは、スピーカSPの駆動の際にキャリア周波数を除去するためのものである。
図1に示すように、出力端子OUTPは、スイッチSWPおよび50kΩの抵抗RPを介して検査用電圧(本実施形態では、1V)を供給する検査用電源線PVTESTに接続されており、出力端子OUTMも、スイッチSWMおよび50kΩの抵抗RMを介して検査用電源線PVTESTに接続されている。スイッチSWPおよびSWMは、接続判定部50から与えられるモード切り換え信号MCHGがHigh状態である場合にはオンに、同信号MCHGがLow状態である場合にはオフに切り換えられる。このモード切り換え信号MCHGについては後に詳細に説明する。
上記検査用電圧の発生態様として種々の態様が考えられる。例えば、高電位電源線PVDDと低電位電源線PVSSとの間の電圧を分圧する分圧回路(図示省略)をアンプ1に設け、この分圧回路により上記検査用電圧を発生させる態様であっても良く、また、高電位電源線PVDDと低電位電源線PVSSとの間の電圧に基づいて定電圧(1V)を発生させる定電圧回路をアンプ1に設け、この定電圧回路の出力電圧を検査用電源線PVTESTに供給する態様であっても良い。前者の態様では、上記分圧回路が、検査用電圧を供給する検査用電源の役割を果たし、後者の態様では、定電圧回路が検査用電源の役割を果たす。
PWM変調回路10は、外部から与えられる入力信号INのレベルに応じてパルス幅変調されたパルスをプリドライバ20に与える。なお、本実施形態では、PWM変調回路を用いてプリドライバ20を駆動したが、パルス密度変調回路でプリドライバ20を駆動しても勿論良い。プリドライバ20は、出力バッファ回路40の出力トランジスタPP、NP、PM、およびNMのオン/オフ制御を行うインバータ構成のドライバである。このプリドライバ20は、PWM変調回路10から与えられるパルスに基づいて上記各トランジスタのオン/オフ制御を行うための制御信号(GPP、GNP、GPMおよびGNM)を生成し、信号切り換え回路30に与える。
信号切り換え回路30は、出力バッファ回路40の各出力トランジスタ(PP,NP、PMおよびNM)の各々のゲートに制御信号(CPP、CNP、CPMおよびCNM)を与え、それら出力トランジスタのオン/オフ制御を行う。より詳細には、信号切り換え回路30は、通常動作モードにおいては、プリドライバ20から与えられる制御信号(GPP、GNP、GPMおよびGNM)を上記各出力トランジスタのゲートに与え、検査モードにおいては、接続判定部50から与えられる制御信号(SEL1、SEL2、SEL3およびSEL4)を上記各出力トランジスタのゲートに与える。ここで、通常動作モードとは、入力信号INに応じた音をスピーカSPに放音させる動作モードであり、検査モードとは、駆動対象のスピーカSPがLCフィルタを介して出力端子OUTPおよびOUTMに装着されているか否かを検査する動作モードである。
図1に示すように、信号切り換え回路30は、AND−ORゲート31PP、31PM、31NP、および31NMを含んでいる。以下、AND−ORゲート31PPを例にとって、これら各ゲートの役割を説明する。
図1に示すようにAND−ORゲート31PPは、プリドライバ20から与えられる制御信号GPPとモード切り換え信号MCHGを反転器32により反転した信号の論理積を出力信号とする第1のANDゲートと、接続判定部50から与えられる制御信号SEL1とモード切り換え信号MCHGとの論理積を出力信号とする第2のANDゲートと、これら2つのANDゲートの出力信号の論理和である制御信号CPPを出力トランジスタPPのゲートに与えるORゲートとを含んでいる。モード切り換え信号MCHGとは、上記2つの動作モードの何れで動作するのかを指示する信号である。本実施形態では、通常動作モードにおいてはLow状態のモード切り換え信号MCHGが接続判定部50から信号切り換え回路30に与えられ、検査モードにおいてはHigh状態のモード切り換え信号MCHGが接続判定部50から信号切り換え回路30に与えられる。
図1に示すようにAND−ORゲート31PPは、プリドライバ20から与えられる制御信号GPPとモード切り換え信号MCHGを反転器32により反転した信号の論理積を出力信号とする第1のANDゲートと、接続判定部50から与えられる制御信号SEL1とモード切り換え信号MCHGとの論理積を出力信号とする第2のANDゲートと、これら2つのANDゲートの出力信号の論理和である制御信号CPPを出力トランジスタPPのゲートに与えるORゲートとを含んでいる。モード切り換え信号MCHGとは、上記2つの動作モードの何れで動作するのかを指示する信号である。本実施形態では、通常動作モードにおいてはLow状態のモード切り換え信号MCHGが接続判定部50から信号切り換え回路30に与えられ、検査モードにおいてはHigh状態のモード切り換え信号MCHGが接続判定部50から信号切り換え回路30に与えられる。
図1のコンパレータCMP1は、出力バッファ回路40における出力トランジスタPMおよびNMのドレイン同士の接続点(すなわち、出力端子OUTM)に発生する電圧VOUTMと、予め定められた閾値電圧Vth(本実施形態では、0.5V)とを比較し、両者の大小関係を示す2値信号SPDET1を接続判定部50に与える。より詳細に説明すると、コンパレータCMP1は、出力電圧VOUTMが閾値電圧Vthを下回っている場合には、Low状態の信号SPDET1を出力し、逆に、出力電圧VOUTMが閾値電圧Vth以上である場合には、High状態の信号SPDET1を出力する。また、図1のコンパレータCMP2は、出力バッファ回路40における出力トランジスタPPおよびNPのドレイン同士の接続点(すなわち、出力端子OUTP)に発生する電圧VOUTPと、予め定められた閾値電圧Vth(本実施形態では、0.5V)とを比較し、両者の大小関係を示す2値信号SPDET2を接続判定部50に与える。
接続判定部50は、例えばCPUであり、アンプ1の電源がオンになったこと(或いは、検査開始を指示するためにアンプ1に設けられた操作子(図示省略)が操作されたこと)をトリガとして、図2に示す処理を実行する。詳細については後述するが、図2に示す処理では、まず、アンプ1の動作モードが検査モードにセットされ(ステップSA100)、出力端子OUTPおよびOUTM間に負荷(スピーカSP)が接続されているか否かの検査(ステップSA110からステップSA130,およびステップSA140からステップSA160)が実行される。そして、上記一連の処理によって出力端子OUTPおよびOUTM間に負荷が接続されていることが確認されると、アンプ1の動作モードが通常動作モードに切り換えられる(ステップSA170)。逆に、出力端子OUTPおよびOUTM間に負荷が接続されていないことが確認されると、接続判定部50は、出力端子OUTPおよびOUTM間に負荷が接続されていない旨を示す報知信号をアンプ1のユーザインタフェイス部(図示省略)などへ出力(ステップ180)しその旨の報知を行わせるとともに、モード切り換え信号MCHGをHigh状態に維持する。つまり、接続判定部50は、負荷が接続されていないことが確認された場合には、動作モードを検査モードのままとし、入力信号INに応じた各出力トランジスタのオン/オフ制御を禁止するのである。これにより、本実施形態では、負荷が出力端子OUTPおよびOUTM間に接続されていない状態でアンプ動作が行われることが回避されるのである。
以上がアンプ1の構成である。
以上がアンプ1の構成である。
(B:動作)
以下、本実施形態に係るアンプ1が実行する動作について図面を参照しつつ説明する。
アンプ1の電源がオンになると(或いは、検査開始を指示するためにアンプ1に設けられた操作子(図示省略)が操作されると)、接続判定部50は、図2のフローチャートに示す処理を実行する。すなわち、接続判定部50は、アンプ1の電源がオンになったこと等をトリガとして、High状態のモード切り換え信号MCHGを出力する(ステップSA100)。モード切り換え信号MCHGがHigh状態であるから、スイッチSWPおよびSWMがオンになり、出力端子OUTPは抵抗RPを介して検査用電源線PVTESTに接続され、出力端子OUTMは抵抗RMを介して検査用電源線PVTESTに接続される。また、モード切り換え信号MCHGがHigh状態であるから、接続判定部50から出力される制御信号SEL1からSEL4によって、各出力トランジスタのオン/オフ制御が行われる。
以下、本実施形態に係るアンプ1が実行する動作について図面を参照しつつ説明する。
アンプ1の電源がオンになると(或いは、検査開始を指示するためにアンプ1に設けられた操作子(図示省略)が操作されると)、接続判定部50は、図2のフローチャートに示す処理を実行する。すなわち、接続判定部50は、アンプ1の電源がオンになったこと等をトリガとして、High状態のモード切り換え信号MCHGを出力する(ステップSA100)。モード切り換え信号MCHGがHigh状態であるから、スイッチSWPおよびSWMがオンになり、出力端子OUTPは抵抗RPを介して検査用電源線PVTESTに接続され、出力端子OUTMは抵抗RMを介して検査用電源線PVTESTに接続される。また、モード切り換え信号MCHGがHigh状態であるから、接続判定部50から出力される制御信号SEL1からSEL4によって、各出力トランジスタのオン/オフ制御が行われる。
次いで、接続判定部50は、制御信号SEL1〜SEL4を全てHigh状態とする(ステップSA110)。これにより、出力トランジスタPPおよびPMはオフに、出力トランジスタNPおよびNMはオンになる。そして、接続判定部50は、ステップSA110の処理を実行した後の状態におけるコンパレータCMP1の出力信号SPDET1の信号値を記憶する。
ステップSA110に後続するステップSA120では、接続判定部50は、制御信号SEL1、SEL2およびSEL3をHigh状態とし、かつ、制御信号SEL4をLow状態とする。これにより、出力トランジスタPP、PMおよびNMはオフに、出力トランジスタNPはオンになる。そして、接続判定部50は、ステップSA110の処理にてコンパレータCMP1から出力される信号SPDET1に対して、ステップSA120の処理にてコンパレータCMP1から出力される信号SPDET1が反転したか否かを判定する(ステップSA130)。
そして、ステップSA130の判定結果が“Yes”である場合には、接続判定部50は、前述した報知信号を出力する(ステップSA180)とともに、モード切り換え信号MCHGをHigh状態のままとして、本処理を終了する。ここで、ステップSA120の処理にてコンパレータCMP1から出力される信号SPDET1が反転したか否かによって、出力端子OUTPおよびOUTM間に負荷が接続されているか否かを判定することができる理由は、以下の通りである。
図3および図4は、本実施形態に係る接続検査の原理を説明するための図である。より詳細に説明すると、図3は、スピーカSPが出力端子OUTPおよびOUTM間に接続されている状態でステップSA110およびステップSA120の処理が実行された場合の出力バッファ回路40の状態を示す図であり、図4は、スピーカSPが出力端子OUTPおよびOUTM間に接続されていない状態でステップSA110およびステップSA120の処理が実行された場合の出力バッファ回路40の状態を示す図である。なお、図3および図4では、スイッチSWPおよびSWMは何れもオン状態のまま変化しないため、記載を省略した。
図3(A)に示すように、ステップSA110の処理が実行された状態では、NチャネルトランジスタNPおよびNMは、共にオン状態であるため、出力端子OUTPおよびOUTMの電圧は共に低電位電源線PVSSの電圧(すなわち、0V)に等しくなる。コンパレータCMP1への入力電圧VOUTMは0Vであって、閾値電圧Vth(0.5V)を下回っているため、Low状態の信号SPDET1がコンパレータCMP1から出力される。
その後、ステップSA120の処理が実行され、図3(B)に示すようにNチャネルトランジスタNMがオフ状態になると、出力端子OUTMの電圧は次第に上昇する。図3(A)および図3(B)に示すように、スピーカSPの抵抗が8Ω程度である場合には、出力端子OUTMの電圧は、0.15mV(出力端子OUTP(0V)からスピーカSP、出力端子OUTMおよび抵抗RMを経て検査用電源線PVTEST(1V)に至る経路には、8Ωの抵抗(スピーカSP)と50kΩの抵抗RMが直列に接続されているため、出力端子OUTMの電圧は(8Ω÷(50kΩ+8Ω))×1V≒0.15mV)程度まで上昇する。出力端子OUTMの電圧が0.15mVまで上昇するに連れてコンパレータCMP1の入力電圧VOUTMも0.15mVまで上昇するのであるが、閾値電圧Vth(0.5V)を上回ることはない。つまり、出力端子OUTPと出力端子OUTMの間にスピーカSPが接続されている状態では、ステップSA120の処理が実行された後も、コンパレータCMP1からの出力信号SPDET1はLOW状態のままである。
このように、駆動対象の負荷が出力端子OUTPおよびOUTM間に接続されている状態では、ステップSA110およびステップSA120の処理が実行される過程で、コンパレータCMP1の出力信号SPDET1はLow状態に維持され反転しない。
一方、出力端子OUTPおよびOUTM間にスピーカSPが装着されていない状態でステップSA110の処理が実行された場合も、図4(A)に示すように、NチャネルトランジスタNPおよびNMの両者は共にオン状態であるため、出力端子OUTPはNチャネルトランジスタNPを介して低電位電源線PVSSに接続され、出力端子OUTMはNチャネルトランジスタNMを介して低電位電源線PVSSに接続された状態となり、両出力端子の電圧は共に0Vになる。したがって、図4(A)に示す状態においても、前述した図3(A)に示した状態と同様、コンパレータCMP1の出力信号SPDET1はLow状態である。
これに対して、図4(A)に示す状態でステップSA120の処理を実行し、図4(B)に示す状態になると、出力端子OUTMの電圧は検査用電源の出力電圧(1V)まで徐々に上昇し、ステップSA120の処理を実行した時点から所定時間経過後には、0.5V(すなわち、閾値電圧Vthの電圧値)を超える。このため、図4(A)に示す状態からステップSA120の処理を実行して所定時間が経過すると、コンパレータCMP1の出力信号SPDET1はLow状態からHigh状態に変化する。なお、上記所定時間については、回路シミュレーション等により予め求めておけば良い。例えばコイルLPおよびLMのインダクタンスが22μHであり、キャパシタCPおよびCMの静電容量が0.54μFである場合には、回路シミュレーションによって上記所定時間は20msと求まる。
以上が、ステップSA110の処理にてコンパレータCMP1から出力される信号SPDET1に対して、ステップSA120の処理にてコンパレータCMP1から出力される信号SPDET1が反転するか否かによって、出力端子OUTPおよびOUTM間に負荷が接続されているか否かを判定することができる理由である。
以上が、ステップSA110の処理にてコンパレータCMP1から出力される信号SPDET1に対して、ステップSA120の処理にてコンパレータCMP1から出力される信号SPDET1が反転するか否かによって、出力端子OUTPおよびOUTM間に負荷が接続されているか否かを判定することができる理由である。
なお、上記検査の実行過程では、出力端子OUTPとOUTMの間にスピーカSPが接続されている場合、ステップSA120の操作を行うことによってOUTMの電圧値が0.15mV程度まで上昇し出力端子OUTPとOUTMとの電位差に応じた電圧(すなわち、0.15mV)がスピーカSPに印加されるのであるが、この程度の電圧では、人間の聴覚で聞き取れる大きさの音がスピーカSPから放音されることはなく、前述したポップ音の問題も解消される。一方、出力端子OUTPとOUTMとの間にスピーカSPが接続されていない状態では、両出力端子間の電位差は1Vに達するのであるが、両出力端子間にスピーカは接続されていないのであるからポップ音が出力されることはなく、また、過剰電流などの問題が生じることもない。
図2に戻って、本実施形態では、接続判定部50は、ステップSA130の判定結果が“No”である場合には、ステップSA140からステップSA160の処理を実行する。このステップSA140は、制御信号SEL1〜SEL4を全てHigh状態として(すなわち、出力トランジスタPPおよびPMをオフとし、かつ、出力トランジスタNPおよびNMをオンとして)、コンパレータCMP2の出力信号SPDET2の信号値を記憶する処理である。ステップSA140に後続するステップSA150は、制御信号SEL1、SEL3およびSEL4をHigh状態とし、かつ、制御信号SEL2をLow状態とする(すなわち、出力トランジスタPP、NPおよびPMをオフとし、かつ、出力トランジスタNMをオンとする)処理である。そして、ステップSA160は、ステップSA140の処理にてコンパレータCMP2から出力される信号SPDET2に対して、ステップSA150の処理にてコンパレータCMP2から出力される信号SPDET2が反転するか否かを判定する処理である。上記ステップSA140からステップSA160の処理によって、出力端子OUTPおよびOUTM間にスピーカSPが接続されているか否かを判定できることは、図3および図4に示した動作例と、図1に示す出力バッファ回路40の対称性とから明らかである。
そして、ステップSA160の判定結果が“Yes”である場合には、接続判定部50は、前述した報知信号を出力し(ステップSA180)、モード切り換え信号MCHGをHigh状態に維持したまま、本処理を終了し、逆に、ステップSA160の判定結果が、“No”である場合には、モード切り換え信号MCHGをLow状態にして(ステップSA170)、本処理を終了する。前述したようにモード切り換え信号MCHGがLow状態になると、スイッチSWPおよびSWMが共にオフになって出力端子OUTPおよびOUTMが検査用電源線PVTESTから切り離されるとともに、各出力トランジスタのオン/オフ制御が入力信号INに応じて実行される(すなわち、通常のアンプ動作が実行される)。
以上説明したように、本実施形態によれば、ポップ音の出力を回避しつつ、スピーカSPがアンプに接続されているのか否かの検査を行うことが可能になる、といった効果を奏する。また、本実施形態によれば、出力端子OUTPおよびOUTM間にスピーカSPが接続されていない状態でアンプ動作が実行されることも回避される。
(C:変形)
以上、本発明の実施形態について説明したが、以下に述べる変形を加えても良いことは勿論である。
(1)上述した実施形態では、スピーカSPの駆動制御を行うスイッチをMOS型トランジスタで構成したが、他の素子でこれらスイッチを構成しても良いことは勿論である。また、上述した実施形態では、出力端子OUTPおよびOUTM間に接続される負荷がスピーカである場合について説明したが、スピーカ以外の負荷についての接続の有無を上記実施形態に係る負荷接続検査装置で行っても勿論良い。
以上、本発明の実施形態について説明したが、以下に述べる変形を加えても良いことは勿論である。
(1)上述した実施形態では、スピーカSPの駆動制御を行うスイッチをMOS型トランジスタで構成したが、他の素子でこれらスイッチを構成しても良いことは勿論である。また、上述した実施形態では、出力端子OUTPおよびOUTM間に接続される負荷がスピーカである場合について説明したが、スピーカ以外の負荷についての接続の有無を上記実施形態に係る負荷接続検査装置で行っても勿論良い。
(2)上述した実施形態では、出力端子OUTPおよびOUTM間にスピーカSPが接続さていないと判定された場合(図2のステップSA130またはステップSA160の判定結果が“Yes”の場合)には、モード切り換え信号MCHGをHigh状態に維持することにより、アンプ動作の禁止を実現したが、PWM変調回路10を停止させることによってアンプ動作の禁止を実現しても勿論良い。このようなことは、図2のステップSA180で接続判定部50に出力させる報知信号を、PWM変調回路10の動作を停止するトリガ信号として用いることにより実現される。また、上述した実施形態では、出力端子OUTPおよびOUTM間にスピーカSPが接続さていないと判定された場合には、アンプ動作を禁止したが、出力端子OUTPおよびOUTM間にスピーカSPが接続されていない旨の報知のみで充分な場合には、アンプ動作の禁止は必須ではない。
(3)上述した実施形態では、検査用電圧が1Vであり、抵抗RPおよびRMの抵抗値が各々50kΩである場合について説明したが、これに限定されるものではないことは言うまでも無い。要は、出力端子OUTPおよびOUTM間にスピーカが装着された状態で出力トランジスタNP(或いは出力トランジスタNM)のみをオンにした場合の出力端子OUTM(或いは出力端子OUTP)の電圧の上昇幅が1mV未満の範囲に収まるような検査用電圧および抵抗値の組み合わせであれば良い。これは、出力端子OUTPおよびOUTM間にスピーカが装着された状態で出力トランジスタNP(或いは出力トランジスタNM)のみをオンにした場合の出力端子OUTM(或いは出力端子OUTP)の電圧の上昇幅が1mVを超えると、人間の聴覚で聴き取れる音がそのスピーカから出力され、前述したポップ音の出力問題を解決することができなくなるからである。
また、上述した実施形態では、コンパレータCMP1およびCMP2に与える閾値電圧を0.5Vとしたが、このような値に限定されるものではない。コンパレータCMP1に与える閾値電圧は、検査用電源の出力電圧を抵抗RMと負荷(スピーカSP)と出力トランジスタNPとで分圧したときの上記負荷および出力トランジスタNPの両端の電圧よりも高く、かつ、上記検査用電源の出力電圧を上記抵抗RMと出力トランジスタNMとで分圧したときの出力トランジスタNMの両端の電圧よりも高く定めておけば良い。
(4)上述した実施形態では、ステップSA130の判定結果が“No”である場合には、ステップSA140からステップSA160の処理を実行し、ステップSA160の判定結果が“No”である場合に、出力端子OUTPおよびOUTM間に負荷(スピーカSP)が接続されていると判定した。図2のステップSA110からステップSA130の処理は、出力端子OUTPを低電位側、出力端子OUTMを高電位側にしてスピーカSPの接続確認を行う処理であり、ステップSA140からステップSA160の処理は、出力端子OUTMを低電位側、出力端子OUTPを高電位側にしてスピーカSPの接続確認を行う処理である。しかし、スピーカは直流素子であるから、上記のような双方向の接続確認は必須ではなく、ステップSA110からステップSA130までの処理、または、ステップSA140からステップSA160までの処理の何れか一方のみで接続確認を行えば充分な場合も多い。例えば、ステップSA110からステップSA130までの処理のみで接続確認を行う場合には、ステップSA130の判定結果が“No”である場合には、即座に、ステップSA170の処理を実行するようにすれば良く、この場合は、コンパレータCMP2を設ける必要はない。同様に、ステップSA140からステップSA160までの処理のみで接続確認を行う場合には、ステップSA100の処理に後続してステップSA140以降の処理を実行するようにすれば良く、この場合は、コンパレータCMP1を設ける必要はない。
(5)上述した実施形態では、スピーカSPを駆動するための電源の他に設けられた検査用電源の出力電圧を抵抗RP(或いは抵抗RM)により降圧してスピーカ装着検査に用いた。しかし、図5に示すように、スピーカ駆動用の高電位電源線PVDDの電圧を充分に大きな抵抗RRにより降圧してスピーカ装着検査用に用いる(すなわち、検査用電源と負荷駆動用電源とを共用する)としても良い。なお、抵抗RRについても、ステップSA120の処理の実行した後に出力端子OUTPMの電圧の上昇幅が1mV以内に収まる抵抗値を有するものを用いるようにすれば良いことはいうまでも無い。例えば、高電位電源線PVDDの電圧が24Vであり、スピーカSPの抵抗値が8Ω程度である場合には、抵抗RRとして500kΩ程度の抵抗値を有するものを用いれば良い。
(6)上述した実施形態では、低電位電源線PVSSが接地されていたが、高電位電源線PVDDが接地されている構成であっても勿論良い。このように、高電位電源線PVDDが接地されている態様においては、図2のステップSA110の処理に換えて、制御信号SEL1〜SEL4を全てLow状態とする第1のステップを接続判定部50に実行させ、さらに、図2のステップSA120の処理に換えて、制御信号SEL1、SEL2およびSEL4をLow状態とし、かつ、制御信号SEL3をHigh状態とする第2のステップを接続判定部50に実行させ、これら2つのステップの実行過程で信号SPDET1が反転するか否かを判定することによって、出力端子OUTPおよびOUTM間にスピーカSPが接続されているか否かを接続判定部50に判定させることができる。
(7)上述した実施形態では、負荷(スピーカSP)を駆動するアンプ1に本発明に係る負荷接続検査装置が組み込まれていた。しかし、接続判定部50と、スイッチSWPおよびSWMと、抵抗RPおよびRM、コンパレータCMP1およびCMP2とから成る部分を1チップ化して負荷接続検査装置を構成し、この負荷接続検査装置の各部とアンプの各部とをケーブルで接続すると、図1に示すような構成になるようにしても勿論良い。
1…アンプ、10…PWM変調回路、20…プリドライバ、30…信号切り換え回路、31PP,31PM,31NP,31NM…AND−ORゲート、32…反転器、40…出力バッファ回路、50…接続判定部、PP,PM…PチャネルMOS型出力トランジスタ、NP,NM…NチャネルMOS型出力トランジスタ、LP,LM…コイル、CP,CM…キャパシタ、RP,RM…抵抗、PVDD…高電位電源線、PVSS…低電位電源線、PVTEST…検査用電源線、CMP1,CMP2…コンパレータ、SWP,SWM…スイッチ、SP…スピーカ(負荷)。
Claims (5)
- 電源電圧を供給する高電位電源線と低電位電源線との間に直列に介挿された第1および第2のスイッチと、前記高電位電源線と前記低電位電源線との間に直列に介挿された第3および第4のスイッチとを出力段に有し、入力信号に応じて前記第1から第4のスイッチのオン/オフを切り換えることにより、前記第1および第2のスイッチの共通接続点である第1の出力端子と前記第3および第4のスイッチの共通接続点である第2の出力端子との間に装着される負荷を駆動するアンプにおける前記第1および第2の出力端子間の負荷の接続を検査する負荷接続検査装置において、
前記第2の出力端子と検査用電源との間に介挿される抵抗と、
前記第2の出力端子の電圧と閾値電圧とを比較し、両者の大小関係を示す2値信号を出力するコンパレータと、
前記第1および第3のスイッチをオフとし、かつ、前記第2および第4のスイッチをオンとする第1のステップと、前記第1および第3のスイッチをオフとし、かつ、前記第2のスイッチをオンとし、前記第4のスイッチをオフとする第2のステップとを実行し、前記第1のステップにおいて前記コンパレータから出力された2値信号に対して、前記第2のステップにおいて前記コンパレータから出力された2値信号が反転している場合に、前記第1および第2の出力端子間に負荷が接続されていない旨を示す報知信号を出力する接続判定部と
を有することを特徴とする負荷接続検査装置。 - 電源電圧を供給する高電位電源線と低電位電源線との間に直列に介挿された第1および第2のスイッチと、前記高電位電源線と前記低電位電源線との間に直列に介挿された第3および第4のスイッチとを出力段に有し、入力信号に応じて前記第1から第4のスイッチのオン/オフを切り換えることにより、前記第1および第2のスイッチの共通接続点である第1の出力端子と前記第3および第4のスイッチの共通接続点である第2の出力端子との間に装着される負荷を駆動するアンプにおける前記第1および第2の出力端子間の負荷の接続を検査する負荷接続検査装置において、
前記第2の出力端子と検査用電源との間に介挿される抵抗と、
前記第2の出力端子の電圧と閾値電圧とを比較し、両者の大小関係を示す2値信号を出力するコンパレータと、
前記第2および第4のスイッチをオフとし、かつ、前記第1および第3のスイッチをオンとする第1のステップと、前記第2および第4のスイッチをオフとし、かつ、前記第1のスイッチをオンとし、前記第3のスイッチをオフとする第2のステップとを実行し、前記第1のステップにおいて前記コンパレータから出力された2値信号に対して、前記第2のステップにおいて前記コンパレータから出力された2値信号が反転している場合に、前記第1および第2の出力端子間に負荷が接続されていない旨を示す報知信号を出力する接続判定部と
を有することを特徴とする負荷接続検査装置。 - 前記検査用電源と、前記高電位電源線および前記低電位電源線に電源電圧を供給する電源とを共用化したことを特徴とする請求項1または2に記載の負荷接続検査装置。
- 前記接続判定部は、前記第1および第2の出力端子間に負荷が接続されていない旨を示す報知信号を出力する場合に、前記入力信号に応じた前記第1〜第4のスイッチのオン/オフの切り換えを禁止する制御を行うことを特徴とする請求項1〜3の何れか1の請求項に記載の負荷接続検査装置。
- 請求項1〜4の何れか1の請求項に記載の負荷接続装置を備えたアンプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008262701A JP2010093615A (ja) | 2008-10-09 | 2008-10-09 | 負荷接続検査装置およびアンプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008262701A JP2010093615A (ja) | 2008-10-09 | 2008-10-09 | 負荷接続検査装置およびアンプ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010093615A true JP2010093615A (ja) | 2010-04-22 |
Family
ID=42255903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008262701A Withdrawn JP2010093615A (ja) | 2008-10-09 | 2008-10-09 | 負荷接続検査装置およびアンプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010093615A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010130178A (ja) * | 2008-11-26 | 2010-06-10 | Oki Semiconductor Co Ltd | 検査機能を備えた駆動回路 |
JP2013109439A (ja) * | 2011-11-18 | 2013-06-06 | Yazaki Energy System Corp | 警報器 |
JP2015220711A (ja) * | 2014-05-21 | 2015-12-07 | 矢崎エナジーシステム株式会社 | スピーカ装置 |
-
2008
- 2008-10-09 JP JP2008262701A patent/JP2010093615A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010130178A (ja) * | 2008-11-26 | 2010-06-10 | Oki Semiconductor Co Ltd | 検査機能を備えた駆動回路 |
JP2013109439A (ja) * | 2011-11-18 | 2013-06-06 | Yazaki Energy System Corp | 警報器 |
JP2015220711A (ja) * | 2014-05-21 | 2015-12-07 | 矢崎エナジーシステム株式会社 | スピーカ装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107528297B (zh) | 过电流保护电路 | |
KR101147354B1 (ko) | 출력 버퍼용 슬루율 부스트 회로 및 이를 구비한 출력 버퍼 | |
US8373957B2 (en) | Load driving circuit and protection method | |
US20090322426A1 (en) | Output Short Circuit and Load Detection | |
US20120014025A1 (en) | Overcurrent protection circuit and semiconductor device | |
CN108367709B (zh) | 车辆接近通报装置 | |
US20080170720A1 (en) | Amplifier apparatus and method | |
JP2010093615A (ja) | 負荷接続検査装置およびアンプ | |
US20020075072A1 (en) | Switching power amplifier | |
JP2005538626A (ja) | 二重電源を使用するディジタルオーディオ増幅器におけるポップノイズ除去回路及びポップノイズ除去方法 | |
JP2008011192A (ja) | 増幅器およびその制御方法 | |
JP2020162196A (ja) | 電流検出回路、半導体装置、及び、半導体システム | |
JP2010178019A (ja) | 短絡検査装置、および負荷駆動装置 | |
JP4300773B2 (ja) | 異常検出装置 | |
JP2010130178A (ja) | 検査機能を備えた駆動回路 | |
TWI425770B (zh) | 信號輸出裝置及其方法 | |
US20180262199A1 (en) | Reference signals generated using internal loads | |
JP4475257B2 (ja) | 電流制限回路 | |
JP4815645B2 (ja) | 電子回路および増幅装置 | |
JP2020184741A (ja) | リセット回路 | |
JP2013250258A (ja) | 短絡検出装置 | |
JP2023032467A (ja) | 信号出力回路及びそのゲートスクリーニング試験方法 | |
KR101105154B1 (ko) | 출력 드라이버의 출력 전압 안정화 회로 | |
JP2017050916A (ja) | 負荷駆動装置 | |
JP4835665B2 (ja) | リンギング低減回路および該リンギング低減回路を備えた半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120110 |