JP2010177470A - 電子機器及び回路基板 - Google Patents

電子機器及び回路基板 Download PDF

Info

Publication number
JP2010177470A
JP2010177470A JP2009018759A JP2009018759A JP2010177470A JP 2010177470 A JP2010177470 A JP 2010177470A JP 2009018759 A JP2009018759 A JP 2009018759A JP 2009018759 A JP2009018759 A JP 2009018759A JP 2010177470 A JP2010177470 A JP 2010177470A
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor package
bonding member
printed circuit
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009018759A
Other languages
English (en)
Other versions
JP4621778B2 (ja
Inventor
Nobuhiro Yamamoto
展大 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009018759A priority Critical patent/JP4621778B2/ja
Priority to US12/622,193 priority patent/US20100187672A1/en
Publication of JP2010177470A publication Critical patent/JP2010177470A/ja
Application granted granted Critical
Publication of JP4621778B2 publication Critical patent/JP4621778B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0126—Dispenser, e.g. for solder paste, for supplying conductive paste for screen printing or for filling holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0545—Pattern for applying drops or paste; Applying a pattern made of drops or paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173—Differences in wettability, e.g. hydrophilic or hydrophobic areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/304—Protecting a component during manufacturing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

【課題】製品の信頼性を向上させる。
【解決手段】筐体２０Aと、前記筐体２０Aに収容された回路基板２０１と、半田ボール２１０が設けられた一方の面２０２ｂと、この一方の面２０２ｂとは反対側の他方の面２０２ａとを有し、前記半田ボール２１０を介して前記回路基板２１０に電気的に接続された半導体パッケージ２０２と、撥水性を有するとともに、前記半導体パッケージ２０２の実装領域を露出させて前記回路基板２１０に塗布された保護膜３０７と、前記半導体パッケージ２０２と当該半導体パッケージの実装領域との間に充填されたことで、前記回路基板２０１と前記半導体パッケージ２０２とに接合した接合部材２０４と、を備えたことを特徴とする。
【選択図】 図４

Description

本発明は、電子機器及び回路基板に関する。
従来、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ ）部品に於いては、回路基板のＢＧＡ接合面とＢＧＡ部品の基板接合面とが直接はんだ接合される構造であることから、回路基板の反り、撓み等に対して、はんだ接合面が影響を受け易い。
ＢＧＡ部品の機械的強度を向上させる技術として、例えば特許文献１では、電子部品を導電性接着剤によって絶縁基板の表面に強固に固定する方法が開示されている。
特開２００６−２１６７３５号公報
しかしながら、接着部材を用いてＢＧＡ等の電子部品を固定する場合、電子部品の実装面と回路基板の部品実装面との間への接着部材の流れ込みや、回路基板の部品実装面から漏れ広がりが生じる可能性がある。従って接着部材を用いる場合、十分な補強強度をもたせる一方で、リワーク性や周辺部品に対する汚染防止等を考慮し、製品の信頼性を向上させる必要がある。
そこで本発明は、製品の信頼性を向上させることができる電子機器及び回路基板を提供することを目的とする。
本発明は、筐体と、前記筐体に収容された回路基板と、半田ボールが設けられた一方の面と、この一方の面とは反対側の他方の面とを有し、前記半田ボールを介して前記回路基板に電気的に接続された半導体パッケージと、撥水性を有するとともに、前記半導体パッケージの実装領域が露出するように前記回路基板に塗布された保護膜と、前記半導体パッケージと当該半導体パッケージの実装領域との間に充填されたことで、前記回路基板と前記半導体パッケージとに接合した接着部材と、を備えたことを特徴とする。
また、本発明は、回路パターンと、半田ボールが設けられた一方の面と、この一方の面とは反対側の他方の面とを有し、前記半田ボールを介して前記回路パターンに電気的に接続された半導体パッケージと、撥水性を有するとともに、前記半導体パッケージの実装領域を露出させて塗布された保護膜と、前記半導体パッケージと当該半導体パッケージの実装領域との間に充填された接合部材と、を備えたことを特徴とする。
本発明によれば、製品の信頼性を向上させることができる。
本実施形態に係るパーソナルコンピュータの外観を示す概略図。 本実施例のプリント基板に実装された電子部品を示した斜視図。 本実施例に係る半導体パッケージを示す断面図。 本実施例に係るモジュール基板を示す断面図。 本実施例に係るモジュール基板の製造工程を示す断面図。 本実施例に係るモジュール基板の製造工程を示す断面図。 本実施例に係るモジュール基板の製造工程を示す断面図。 本実施例に係るモジュール基板の製造工程を示す断面図。 本実施例に係るモジュール基板の製造工程を示す断面図。 本実施形態に係るモジュール基板の製造工程を示す断面図。 本実施例に係るモジュール基板の製造工程を示す断面図。 本実施例に係るモジュール基板の製造工程を示す断面図。 本実施例に係る撥水膜の塗布領域を示す断面図。 本実施例に係る基板接合部材の接合形状を制御した状態を示す図。 本実施例に係る基板接合部材の接合形状を制御した状態を示す図。 本実施例に係るリワーク性を高めた基板接合部材の接合形状を制御した状態を示す図。 本実施例に係るリワーク性を高めた基板接合部材の接合形状を制御した状態を示す図。
以下、図面を参照しながら本発明に係る電子機器及び回路基板を詳細に説明する。
（電子機器の構成）
図１は、本発明の実施の形態に係る電子機器の外観を示す概略図である。図１では、本発明の実施形態の一例としてノートブック型パーソナルコンピュータを開示している。
本実施例のパーソナルコンピュータ１００（電子機器）は、表示部１０Ａと本体部２０Ａとから構成されている。表示部１０Ａと本体部２０Ａとはヒンジ部１５により開閉自在に接続されている。本体部２０Ａは下部筐体２０を有す。下部筐体２０（筐体）は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やメモリ等の電子部品を実装したプリント回路基板２０１（回路基板）であって情報を処理する本体機能部２を収容している。
下部筐体２０は、上面２０ａ、底面２０ｂ、左側面２０ｅ、右側面２０ｆ、前面２０ｇ、及び背面２０ｈを有している。この下部筐体２０には、文字やコマンドを入力するためのキーボード等の文字入力部３と、ポインティングデバイスとしてのトラックパッド４Ａと、選択・決定コマンドを入力するための決定スイッチ４Ｂと、利用者の認証等に用いる指紋読取部５とが収納されている。上面２０ａには、開口部２０Ａ〜Ｄが開けられている。また、上面２０ａには、開口部２０Ｄ周辺に窪部２１が形成されている。開口部２０Ａからは文字入力部３が露出している。開口部２０Ｂからはトラックパッド４Ａが露出している。開口部２０Ｃからは決定スイッチ４Ｂが露出している。開口部２０Ｄからは指紋読取部５が露出している。
表示部１０Ａは上部筐体１０を有する。上部筐体１０には文字や画像等を表示する液晶表示パネル等からなる画像表示部１が収容されている。上部筐体１０は前面２０ｉを有する。前面２０ｉには開口部２０Ｅが開けられている。開口部２０Ｅからは画像表示部１が露出している。
（回路基板の構成）
次に、図２、図３を参照しながら、本実施例のプリント回路基板２０１に実装された電子部品２０２（半導体パッケージ）の構成について説明する。図２は、本実施例のプリント回路基板２０１に実装された電子部品２０２を示した斜視図である。図３は、Ａ−Ａ部における断面図である。
尚ここでは、本実施例の電子部品２０２として、テープＢＧＡ（Ｔ−ＢＧＡ）パッケージ（以下、ＢＧＡパッケージ２０２と称する）を例にとって説明する。図中、２０１はＢＧＡパッケージ２０２を含む各種の電子部品が搭載されるプリント回路基板、２０２はプリント板２０１に実装されたＢＧＡパッケージ、２０３はＢＧＡパッケージ２０２の上面２０２ａを覆ったパッケージ保護カバー、２０４はパッケージ保護カバー２０３をプリント回路基板２０１に接合させるための基板接合部材である。
プリント回路基板２０１は、上面２０１ａ、下面２０１ｂを有している。上面２０１ａ及び下面２０１ｂは、回路パターンを有する。上面２０１ａ及び下面２０１ｂには、回路パターンと電気的に接続する各種電子部品などが実装される。
ＢＧＡパッケージ２０２は、上面２０２ａ、下面２０２ｂ、及び側面２０２ｃ〜２０２ｆを有している。下面２０２ｂは、複数の半田ボール２１０を有している。半田ボール２１０は、プリント回路基板２０１と接合することで、このプリント回路基板２０１の上面２０１ａに形成されたプリント配線とＢＧＡパッケージ２０２とを電気的に接続させる。具体的に、この図２及び図３に示す実施形態に於いて、半田ボール２１０は、ＢＧＡパッケージ２０２の下面２０２ｂに設けられた外部接合端子部（図示していない）とプリント回路基板２０１の電極パターンとに溶融により接合することで、プリント回路基板２０１に実装される。
本実施形態では、プリント回路基板２０１に実装されたＢＧＡパッケージ２０２を覆うように、ＢＧＡパッケージ２０２上の定位置にパッケージ保護カバー２０３が取付けられる。尚、ＢＧＡパッケージ２０２とパッケージ保護カバー２０３とは部品接合部材２０５により接合される。パッケージ保護カバー２０３は、例えば銅、アルミニウム、またはＳＵＳなどの熱伝導性の良い金属プレートから構成される。パッケージ保護カバー２０３は、ＢＧＡパッケージ２０２の実装面の外縁寸法より大きい外縁寸法を有している。パッケージ保護カバー２０３は、ＢＧＡパッケージ２０２の上面２０２ａを覆い、プリント回路基板２０１の熱変形や反りの影響からＢＧＡパッケージ２０２を保護する。パッケージ保護カバー２０３は、プリント回路基板２０１の熱変形や反りの発生に伴うパッケージ下面の外部接合端子部にかかるストレスを緩和するとともに、ＢＧＡパッケージ２０２内の半導体チップ（図示していない）で発生する熱を外部へ放出する機能をもつ。プリント回路基板２０１上のＢＧＡパッケージ２０２実装位置を跨ぐ予め定められた位置には、上記パッケージ保護カバー２０３を取付けるためのカバー取り付け用パターン（図示していない）が形成される。
次に本実施例におけるＢＧＡパッケージ２０２が実装される回路基板について説明する。図４は、本実施例におけるＢＧＡパッケージ２０２が実装される回路基板を示す。
図４に示す通り、例えばガラスエポキシ樹脂からなるプリント回路基板２０１は、表裏面に回路パターン３０２，３０３がそれぞれ形成されている。また、プリント回路基板２０１には、スルーホール３０４がプリント回路基板２０１を貫通して形成され、そのスルーホール３０４の両端開口部周辺のプリント回路基板２０１の表裏にはランド３０５，３０６が形成されている。保護膜である撥水膜３０７，３０８は、前記回路パターン３０２，３０３を含むプリント回路基板２０１の表裏面に形成されている。表面側の撥水膜３０７は、少なくともＢＧＡパッケージ２０２の実装領域の周辺近傍に位置する部分に被覆される。本実施の形態において撥水膜３０７は、ＢＧＡパッケージ２０２以外の能動素子および受動素子の部品が実装される回路パターン３０２の箇所およびランド３０５の箇所でも開口を形成するように塗布されている。
裏面側の撥水膜３０８は、ランド３０６の箇所で開口されている。このように本実施例のプリント回路基板２０１は、回路パターン３０２，３０３、ランド３０５，３０６を有するスルーホール３０４および撥水膜３０７，３０８により構成される。
ＢＧＡパッケージ２０２の電極は、前記プリント回路基板２０１の表面側の撥水膜３０７の開口（実装領域）から露出した回路パターン２０２に半田ボール２１０を介して接続されている。基板接合部材２０４は、前記実装領域においてプリント回路基板２０１とＢＧＡパッケージ２０２の間に介在され、ＢＧＡパッケージ２０２をプリント回路基板２０１に対して機械的に固定している。受動素子部品（例えばチップ抵抗体）３１４，３１５は前記プリント回路基板２０１の表面側の撥水膜３０７の開口（実装領域）から露出した回路パターン２０２にそれぞれ接続されている。
また、本実施例において基板接合部材２０４は、例えばアンダーフィルなどの液状の接着剤を用いることができる。また、前記受動素子部品としては、チップ抵抗体に限らず、例えばチップコンデンサを用いることができる。
また、本実施例において撥水剤としては、例えばポリテトラフルオロエチレン（ＰＴＦＥ）、テトラフルオロエチレン・パーフルオロアルキルビニルエーテル共重合体（ＰＦＡ）、テトラフルオロエチレン・ヘキサフルオロプロピレン共重合体（ＦＥＰ）、テトラフルオロエチレン・エチレン共重合体（ＥＴＦＥ）、ポリビニリデンフルオライド（ＰＶＤＦ）およびポリクロロトリフルオロエチレン（ＰＣＴＦＥ）で構成されたフッ素樹脂等を用いることができる。
このように本実施例におけるプリント回路基板２０１では、撥水剤の撥水効果を活用し、水分を含む接着剤の漏れ広がりを防止することができる。従って、本実施例では、撥水剤の塗布領域を制御することで接着剤を浸入させることが好ましくない領域・空間への接着剤の浸入を防止することができる。これにより、例えば、ＢＧＡパッケージ２０２周辺の領域や、プリント回路基板２０１とＢＧＡパッケージ２０２の間や、スルーホール内への接着剤の浸入を抑制でき、プリント回路基板２０１を内蔵した電子機器の信頼性を向上させることができる。
次に、図５乃至図９を参照しながら、図４に示すプリント回路基板２０１の製造方法を説明する。図５乃至図９は、本実施例のプリント回路基板２０１の製造方法における各工程を示す図である。
まず、図５に示すように例えばガラスエポキシ樹脂からなるプリント回路基板２０１の表裏面に銅箔４２１，４２２を張り付けた、いわゆる両面銅張り板を用意する。つづいて、図６に示すようにこの両面銅張り板にドリル等により穴４２３を穿設する。ひきつづき、電気めっき（例えば電気銅めっき）を施すことにより図７に示すように銅箔４２１，４２２上に電気銅めっき膜４２４，４２５を形成すると共に、穴４２３の箇所にスルーホール３０４を形成する。
次いで、図８に示すようにプリント回路基板２０１表裏面の銅箔４２１，４２２、電気銅めっき膜４２４，４２５を図示しないレジストパターンをマスクとして選択的にエッチング除去することによりプリント回路基板２０１表裏面に回路パターン３０２，３０３を形成する。つづいて、図９に示すように前記回路パターン３０２，３０３を含むプリント回路基板２０１の表裏面であって、少なくともＢＧＡパッケージ２０２の実装領域の周辺近傍に位置する領域に撥水膜３０７を塗布する。本実施例では撥水膜３０７，３０８は、電子部品が実装される回路パターン２０２の箇所およびランド３０５の箇所で開口されるように形成される。
この撥水膜３０７，３０８は、例えば所望のパターンのフィルム状撥水剤をプリント回路基板２０１の表裏面に接着剤で貼り合わせる方法、または撥水性溶液を印刷技術で塗付し、焼き付ける方法等を採用することができる。
この後、図に示すようにディスペンサ４２６により基板接合部材２０４を塗布した上で、前述したプリント回路基板２０１の表面側の撥水膜３０７の開口（実装領域）から露出した回路パターン３０２にＢＧＡパッケージ２０２の電極を半田ボール２１０を介して接続する。
この実装領域において前記回路パターン３０２を有するプリント回路基板２０１とＢＧＡパッケージ２０２の間に接合部材形成用樹脂溶液（例えばフィラーを含むエポキシ樹脂溶液）をディスペンスノズルから滴下し、乾燥、硬化することによりプリント回路基板２０１にＢＧＡパッケージ２０２を機械的に固定するための基板接合部材２０４を形成する。また、前記プリント回路基板２０１の表面側の撥水膜３０７の開口（実装領域）から露出した回路パターン３０２に受動素子部品（例えばチップ抵抗体）３１５，３１６をそれぞれ実装する。
尚、本実施例の基板接合部材２０４の塗布方法としては、ディスペンサによる塗布方法に限らず、例えば図１０に示す基板接合部材２０４が塗布される領域が開口した印刷版４２７の上から液状の基板接合部材２０４を流し込む方法や、図１１に示すＢＧＡパッケージ２０２の周縁に形成されたスルーホールから流し込む方法、或いは、図１２に示すプリント回路基板２０１における基板接合部材２０４を塗布させない領域全面に撥水剤を塗った後、当該プリント回路基板２０１を液状の基板接合部材２０４の浴槽の中に入れて基板接合部材２０４を設ける方法等を採用しても良い。
本実施例では、このような工程によりプリント回路基板２０１にＢＧＡパッケージ２０２及びその他の電子部品が実装されたモジュール基板を製造する。
次に、図１３乃至図１７を参照しながら、本実施例における撥水膜の塗布方法について説明する。図１３は本実施例における撥水膜３０７の塗布領域を示した図である。図１４乃至図１７は、本実施例における撥水膜３０７の塗布領域を調整することで基板接合部材２０４の接合形状を制御した状態を示す図である。
図１３に示すように、本実施例において撥水膜５０１は、プリント回路基板２０１上におけるＢＧＡパッケージ２０２の実装領域の周辺近傍に位置する部分に被覆される。また、基板接合部材２０４は、前記実装領域においてプリント回路基板２０１とＢＧＡパッケージ２０２の間に介在する。撥水膜５０１の撥水効果により、基板接合部材２０４がプリント回路基板２０１上に漏れ広がることが抑制される。撥水膜５０２は、スルーホール３０４周縁、及び当該スルーホール３０４内部に被覆される。これにより、基板接合部材２０４がスルーホール３０４内部に浸入することやスルーホール３０４を介してプリント回路基板２０１の裏側に漏れ広がることが抑制される。
撥水膜５０３は、ＢＧＡパッケージ２０２の実装面に対向するプリント回路基板２０１上の領域に被覆される。撥水膜５０４は、ＢＧＡパッケージ２０２の実装面における周縁領域に被覆される。撥水膜５０３及び撥水膜５０４により、基板接合部材２０４がＢＧＡパッケージ２０２の実装面に対向するプリント回路基板２０１上の領域とＢＧＡパッケージ２０２との間に浸入することが抑制される。撥水膜５０６は、ＢＧＡパッケージ２０２上におけるパッケージ保護カバー２０３と対向する領域に被覆される。撥水膜５０７は、パッケージ保護カバー２０３におけるＢＧＡパッケージ２０２と対向する領域に被覆される。撥水膜５０６及び撥水膜５０７により、基板接合部材２０４がＢＧＡパッケージ２０２とパッケージ保護カバー２０３との間に浸入することが抑制される。
更に、本実施例では撥水膜３０７の塗布領域を調整することで、熱疲労における耐久性や外部衝撃に対する耐久性、及びリワーク性等の各特性のバランスを図ることができる。例えば、撥水膜５０１、５０３、５０４の塗布領域を図１４に示すように設けた場合、基板接合部材２０４は、角度Aで示される急峻な勾配でＢＧＡパッケージ２０２側面と接合するとともに、ＢＧＡパッケージ２０２の実装面と対向するプリント回路基板２０１上の領域とＢＧＡパッケージ２０２との間に浸入して接合される。図１４に示す実施形態では、熱疲労における耐久性及び外部衝撃に対する耐久性が強化される。
また、例えば、撥水膜５０１、５０３、５０４の塗布領域を図１５に示すように設けた場合、基板接合部材２０４は、角度Bで示される緩やかな勾配でＢＧＡパッケージ２０２側面と接合する。また、図１４に示した実施形態と比べ、ＢＧＡパッケージ２０２の実装面と対向するプリント回路基板２０１上の領域とＢＧＡパッケージ２０２との間に浸入する基板接合部材２０４が低減している。図１５に示す実施形態では、リワーク性が強化される。
図１５及び図１６に本実施例におけるリワーク性を向上させた形態の一例を示す。図１５は、本実施例におけるリワーク性を向上させた形態の基板上面から見た図である。図１５は、本実施例におけるリワーク性を向上させた形態の斜視図である。例えば撥水膜３０７の塗布領域をプリント回路基板２０１上やＢＧＡパッケージ２０２の基板対向面に塗布するだけではなく、ＢＧＡパッケージ２０２の側面等に塗布することで図１５及び図１６に示す形態を実現することができる。
この実施形態は、ＢＧＡパッケージ２０２と基板接合部材２０４との接合面積を広げるとともに、プリント回路基板２０１と基板接合部材２０４との接合面積を狭めて形成される。具体的には、ＢＧＡパッケージ２０２の側面２０２ｃ、２０２ｄ、２０２ｅ、２０２ｆにおけるＢＧＡパッケージ２０２の角部周縁を除く領域に撥水膜３０７を塗布する。即ち、ＢＧＡパッケージ２０２の４辺に対し、当該各辺よりも短い領域で撥水膜３０７を塗布する。これにより、ＢＧＡパッケージ２０２と基板接合部材２０４とは４箇所のコーナ部に其々接合することが可能となる。撥水膜３０７の各塗布範囲がＢＧＡパッケージ２０２の各辺に近づくほど接合強度が下がり、撥水膜３０７の各塗布範囲がＢＧＡパッケージ２０２の各辺に比べ短くなるほど接合強度が上がる。
また、プリント回路基板２０１上における撥水膜３０７の塗布範囲は、ＢＧＡパッケージ２０２お４箇所のコーナ部に対応した領域を除く領域に設けられる。即ち、ＢＧＡパッケージ２０２お４箇所のコーナ部に対応した４箇所の開口がプリント回路基板２０１上に形成されるように撥水膜３０７が塗布される。
これにより、プリント回路基板２０１と基板接合部材２０４とは４箇所のコーナ部に其々接合することが可能となる。撥水膜３０７により形成される開口の面積が低減するほど接合強度が下がり、撥水膜３０７により形成される開口の面積が増加するほど接合強度が上がる。この実施形態によれば、外部衝撃に対する耐久性の向上とリワーク性の向上との両立を図ることができる。
以上、本実施形態によれば少なくともＢＧＡパッケージ２０２の実装領域の周辺近傍に位置する領域に撥水膜３０７を被覆することによって、ＢＧＡパッケージ２０２の電極を回路パターン３０２に半田ボール２１０を介して接続し、基板接合部材２０４でプリント回路基板２０１にＢＧＡパッケージ２０２を機械的に固定する際、前記基板接合部材２０４がＢＧＡパッケージ２０２の実装領域から周辺部品に漏れ広がること、又はプリント回路基板２０１とＢＧＡパッケージ２０２との間に流入することを防止できる。その結果、従来の流れ防止用のダムや溝が不要になり、部品間隔を狭くことができるため、ＢＧＡパッケージ２０２等が高密度実装されたモジュール基板を提供できる。
また、プリント回路基板２０１を有するＢＧＡパッケージ２０２を実装したモジュール基板において、ＢＧＡパッケージ２０２の不良により新しい能動素子部品に交換する場合、前記基板接合部材２０４がプリント回路基板におけるＢＧＡパッケージ２０２の実装領域から周辺部品に広がるのを防止できるため、周辺部品を損傷することなくＢＧＡパッケージ２０２を容易に交換することが可能になる。
なお、本実施形態では両面に回路パターンが形成されたプリント回路基板を用いたが、これに限定されない。例えば、片面に回路パターンが形成されたプリント回路基板、内部に内層回路パターンを有する多層プリント回路基板を用いてもよい。
本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に構成要素を適宜組み合わせてもよい。
１…画像表示部
２…本体機能部
３…文字入力部
４Ａ…トラックパッド
４Ｂ…決定スイッチ
５…指紋読取部
１０Ａ…表示部
１０…上部筐体
２０Ａ…本体部
２０…下部筐体（筐体）
２０ａ…上面
２０ｂ…底面
２０ｅ…左側面
２０ｆ…右側面
２０ｇ…前面
２０ｈ…背面
２０ｉ…前面
２０１…プリント回路基板
２０２…ＢＧＡパッケージ
２０３…パッケージ保護カバー
２０４…基板接合部材
２０５…部品接合部材
２１０…半田ボール
２０２ａ…上面
２０２ｂ…底面
２０２ｃ〜ｆ、３０２ｃ〜ｆ…側面
３０７…撥水膜

Claims (10)

  1. 筐体と、
    前記筐体に収容された回路基板と、
    半田ボールが設けられた一方の面と、この一方の面とは反対側の他方の面とを有し、前記半田ボールを介して前記回路基板に電気的に接続された半導体パッケージと、
    撥水性を有するとともに、前記半導体パッケージの実装領域を露出させて前記回路基板に塗布された保護膜と、
    前記半導体パッケージと当該半導体パッケージの実装領域との間に充填されたことで、前記回路基板と前記半導体パッケージとに接合した接合部材と、
    を備えたことを特徴とする電子機器。
  2. 前記保護膜は、前記半導体パッケージの一方の面と対向する前記回路基板の領域に塗布され、当該一方の面と前記回路基板の実装領域との間への接合部材の流入を防止することを特徴とする請求項１記載の電子機器。
  3. 前記保護膜は、前記半導体パッケージの一方の面に塗布され、当該一方の面と前記回路基板の実装領域との間への接合部材の流入を防止することを特徴とする請求項２記載の電子機器。
  4. 前記半導体パッケージの他方の面に熱接続された放熱部材を更に備え、
    前記保護膜は、前記半導体パッケージの前記放熱部材に対向する伝熱面に塗布され、当該伝熱面と前記放熱部材との間への接合部材の流入を防止することを特徴とする請求項３記載の電子機器。
  5. 前記保護膜は、前記放熱部材の前記半導体パッケージに対向する受熱面に塗布され、前記半導体パッケージの伝熱面と前記放熱部材との間への接合部材の流入を防止することを特徴とする請求項４記載の電子機器。
  6. 前記保護膜は、前記回路基板に形成されたスルーホールの周縁に塗布され、当該スルーホールへの接合部材の流入を防止することを特徴とする請求項５記載の電子機器。
  7. 前記接合部材は、前記半導体パッケージの対角２隅部に対応して設けられ、
    前記保護膜は、前記接合部材が設けられた領域の周縁に塗布されるとともに、当該領域からの前記接合部材の流出を防止することを特徴とする請求項１記載の電子機器。
  8. 前記接合部材は、少なくとも一部が前記回路基板と前記半導体パッケージとの間に位置するように前記回路基板上に設けられたことを特徴とする請求項７に記載の電子機器。
  9. 回路パターンと、
    半田ボールが設けられた一方の面と、この一方の面とは反対側の他方の面とを有し、前記半田ボールを介して前記回路パターンに電気的に接続された半導体パッケージと、
    撥水性を有するとともに、前記半導体パッケージの実装領域を露出させて塗布された保護膜と、
    前記半導体パッケージと当該半導体パッケージの実装領域との間に充填された接合部材と、
    を備えたことを特徴とする回路基板。
  10. 前記保護膜は、前記半導体パッケージの一方の面と対向する領域に塗布されたことを特徴とする請求項９記載の回路基板。
JP2009018759A 2009-01-29 2009-01-29 電子機器及び回路基板 Expired - Fee Related JP4621778B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009018759A JP4621778B2 (ja) 2009-01-29 2009-01-29 電子機器及び回路基板
US12/622,193 US20100187672A1 (en) 2009-01-29 2009-11-19 Electronic apparatus and circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009018759A JP4621778B2 (ja) 2009-01-29 2009-01-29 電子機器及び回路基板

Publications (2)

Publication Number Publication Date
JP2010177470A true JP2010177470A (ja) 2010-08-12
JP4621778B2 JP4621778B2 (ja) 2011-01-26

Family

ID=42353500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009018759A Expired - Fee Related JP4621778B2 (ja) 2009-01-29 2009-01-29 電子機器及び回路基板

Country Status (2)

Country Link
US (1) US20100187672A1 (ja)
JP (1) JP4621778B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012054417A (ja) * 2010-09-01 2012-03-15 Panasonic Corp 電子部品の実装構造体及びその製造方法
JP2012182362A (ja) * 2011-03-02 2012-09-20 Dainippon Printing Co Ltd 電子部品、及びその製造方法
JP2014072469A (ja) * 2012-09-29 2014-04-21 Kyocer Slc Technologies Corp 半導体素子収納用配線基板およびその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010122757A1 (ja) * 2009-04-24 2010-10-28 パナソニック株式会社 半導体パッケージ部品の実装方法と実装構造体
JP5058355B1 (ja) * 2011-04-20 2012-10-24 株式会社東芝 テレビおよび電子機器
JP5342034B2 (ja) * 2012-04-17 2013-11-13 株式会社東芝 電子部品および電子機器
EP3706171A4 (en) * 2017-11-01 2021-04-21 Sony Semiconductor Solutions Corporation IMAGING ELEMENT, IMAGING DEVICE, ELECTRONIC APPARATUS, AND IMAGING ELEMENT MANUFACTURING METHOD
US10796976B2 (en) * 2018-10-31 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291741A (ja) * 2000-04-06 2001-10-19 Nec Corp 半導体集積回路実装方法及び半導体集積回路装置
JP2007048976A (ja) * 2005-08-10 2007-02-22 Toshiba Corp プリント回路板、およびプリント回路板を備えた電子機器
JP2007129058A (ja) * 2005-11-04 2007-05-24 Pc Print Kk 電子部品搭載基板およびその製造方法
JP2008226876A (ja) * 2007-03-08 2008-09-25 Olympus Corp 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY112145A (en) * 1994-07-11 2001-04-30 Ibm Direct attachment of heat sink attached directly to flip chip using flexible epoxy
US6344526B1 (en) * 1998-03-10 2002-02-05 Canon Kabushiki Kaisha Fluorine-containing epoxy resin composition, and surface modification process, ink jet recording head and ink jet recording apparatus using same
CN1460293A (zh) * 2001-04-09 2003-12-03 株式会社住友金属电设备 散热型bga封装及其制造方法
TWI246760B (en) * 2004-12-22 2006-01-01 Siliconware Precision Industries Co Ltd Heat dissipating semiconductor package and fabrication method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291741A (ja) * 2000-04-06 2001-10-19 Nec Corp 半導体集積回路実装方法及び半導体集積回路装置
JP2007048976A (ja) * 2005-08-10 2007-02-22 Toshiba Corp プリント回路板、およびプリント回路板を備えた電子機器
JP2007129058A (ja) * 2005-11-04 2007-05-24 Pc Print Kk 電子部品搭載基板およびその製造方法
JP2008226876A (ja) * 2007-03-08 2008-09-25 Olympus Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012054417A (ja) * 2010-09-01 2012-03-15 Panasonic Corp 電子部品の実装構造体及びその製造方法
JP2012182362A (ja) * 2011-03-02 2012-09-20 Dainippon Printing Co Ltd 電子部品、及びその製造方法
JP2014072469A (ja) * 2012-09-29 2014-04-21 Kyocer Slc Technologies Corp 半導体素子収納用配線基板およびその製造方法

Also Published As

Publication number Publication date
US20100187672A1 (en) 2010-07-29
JP4621778B2 (ja) 2011-01-26

Similar Documents

Publication Publication Date Title
JP4621778B2 (ja) 電子機器及び回路基板
JP5107959B2 (ja) 基板
US20070035021A1 (en) Printed circuit board and electronic apparatus including printed circuit board
JP7074409B2 (ja) 素子内蔵型印刷回路基板
KR20160099381A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
US20050121310A1 (en) Method and substrate to control flow of underfill
JP2006339316A (ja) 半導体装置、半導体装置実装基板、および半導体装置の実装方法
JP2012182274A (ja) モジュール部品、その製造方法、及びそれが実装された半導体パッケージ、電子モジュール、または電子機器
JP2007273564A (ja) プリント回路板、半導体パッケージ、および電子機器
KR100608610B1 (ko) 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지
JP2009135391A (ja) 電子装置およびその製造方法
JP5159750B2 (ja) 半田ボール及び半導体パッケージ
JP2009260165A (ja) 半導体装置
JP5213034B2 (ja) Ｂｇａパッケージ
JP5484705B2 (ja) 半導体モジュールおよび半導体モジュールを備える携帯機器
JP2009206286A (ja) プリント基板及びこれを用いた携帯電子機器
JP2005150417A (ja) 半導体装置用基板及びその製造方法並びに半導体装置
US20110240352A1 (en) Printed circuit board and method of fabricating printed circuit board
JPH0420279B2 (ja)
JP2013211497A (ja) 部品接合構造
US20210013155A1 (en) Multi-metal package stiffener
JP2015038899A (ja) 回路板及び電子機器
JP5372235B2 (ja) 半導体装置および半導体装置実装体
KR101184543B1 (ko) 인쇄회로기판과 그 제조방법, 및 이를 이용한 반도체 패키지
JP2009010201A (ja) プリント回路板、及び電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101101

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees