JP2010177466A - 半導体装置及びその作製方法 - Google Patents
半導体装置及びその作製方法 Download PDFInfo
- Publication number
- JP2010177466A JP2010177466A JP2009018627A JP2009018627A JP2010177466A JP 2010177466 A JP2010177466 A JP 2010177466A JP 2009018627 A JP2009018627 A JP 2009018627A JP 2009018627 A JP2009018627 A JP 2009018627A JP 2010177466 A JP2010177466 A JP 2010177466A
- Authority
- JP
- Japan
- Prior art keywords
- region
- film
- recess
- semiconductor film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】側面領域及び底面領域を有する凹部と、凹部以外の上面領域を有するゲート電極と、ゲート電極を覆って形成される、ゲート絶縁膜と、ゲート絶縁膜上に、チャネル形成領域を有する第1の半導体膜と、第1の半導体膜上に、ソース領域及びドレイン領域と、ソース領域及びドレイン領域上に、ソース電極及びドレイン電極とを有し、凹部の側面領域上に積層されたゲート絶縁膜及び第1の半導体膜の膜厚が、ゲート電極の上面領域上に積層されたゲート絶縁膜及び第1の半導体膜の膜厚よりも薄い半導体装置及びその作製方法に関する。
【選択図】図1
Description
本実施の形態を、図1(A)〜図1(B)、図2(A)〜図2(C)、図3(A)〜図3(B)、図4、図5、図6、図7(A)〜図7(B)、図8、図9(A)〜図9(B)、図10を用いて説明する。
102 導電膜
103 ゲート電極
104 ゲート絶縁膜
105 半導体膜
106 半導体膜
108a 領域
108b 領域
109 導電膜
110 凹部
111a 電極
111b 電極
112 チャネル形成領域
121 底面領域
122 側面領域
123 上面領域
125 側面領域
201 基板
203 ゲート電極
204 ゲート絶縁膜
205 半導体膜
208a 領域
208b 領域
210 凹部
211a 電極
211b 電極
215 領域
401 基板
403 ゲート電極
404 ゲート絶縁膜
405 半導体膜
408a 領域
408b 領域
411a 電極
411b 電極
Claims (7)
- 側面領域及び底面領域を有する凹部と、前記凹部以外の上面領域を有するゲート電極と、
前記ゲート電極を覆って形成される、ゲート絶縁膜と、
前記ゲート絶縁膜上に、チャネル形成領域を有する第1の半導体膜と、
前記第1の半導体膜上に、ソース領域及びドレイン領域と、
前記ソース領域及びドレイン領域上に、ソース電極及びドレイン電極と、
を有し、
前記凹部の側面領域上に積層された前記ゲート絶縁膜及び前記第1の半導体膜膜の膜厚が、前記ゲート電極の上面領域上に積層された前記ゲート絶縁膜及び前記第1の半導体膜の膜厚よりも薄いことを特徴とする半導体装置。 - 側面領域及び底面領域を有する凹部と、前記凹部以外の上面領域を有するゲート電極と、
前記ゲート電極を覆って形成される、ゲート絶縁膜と、
前記ゲート絶縁膜上に、チャネル形成領域を有する第1の半導体膜と、
前記第1の半導体膜上に、ソース領域及びドレイン領域と、
前記ソース領域及びドレイン領域上に、ソース電極及びドレイン電極と、
を有し、
前記凹部の側面領域上の前記ゲート絶縁膜の膜厚が、前記ゲート電極の上面領域上の前記ゲート絶縁膜の膜厚よりも薄いことを特徴とする半導体装置。 - 側面領域及び底面領域を有する凹部と、前記凹部以外の上面領域を有するゲート電極と、
前記ゲート電極を覆って形成される、ゲート絶縁膜と、
前記ゲート絶縁膜上に、チャネル形成領域を有する第1の半導体膜と、
前記第1の半導体膜上に、ソース領域及びドレイン領域と、
前記ソース領域及びドレイン領域上に、ソース電極及びドレイン電極と、
を有し、
前記凹部の側面領域上の前記第1の半導体膜膜の膜厚が、前記ゲート電極の上面領域上の前記第1の半導体膜の膜厚よりも薄いことを特徴とする半導体装置。 - 請求項1乃至請求項3のいずれか1項において、
前記ソース領域及びドレイン領域は、それぞれn型あるいはp型を付与する不純物元素を有する半導体膜であることを特徴とする半導体装置。 - 第1の導電膜を形成し、
前記第1の導電膜を用いて、底面領域と側面領域を有する凹部と、前記凹部以外の上面領域を有するゲート電極を形成し、
前記凹部を有するゲート電極を覆ってゲート絶縁膜を形成し、
前記ゲート絶縁膜上に、第1の半導体膜を形成し、
前記第1の半導体膜上に、n型あるいはp型を有する不純物元素を含む第2の半導体膜を形成し、
前記第2の半導体膜上に、第2の導電膜を形成し、
前記第2の導電膜の前記凹部上に積層された領域及び前記第2の半導体膜の前記凹部上に積層された領域をエッチングして、前記第2の半導体膜からソース領域及びドレイン領域、前記第2の導電膜からソース電極及びドレイン電極を形成し、
前記凹部の側面領域上に積層された前記ゲート絶縁膜及び前記第1の半導体膜の膜厚が、前記ゲート電極の上面領域上に積層された前記ゲート絶縁膜及び前記第1の半導体膜の膜厚よりも薄いことを特徴とする半導体装置の作製方法。 - 第1の導電膜を形成し、
前記第1の導電膜を用いて、底面領域と側面領域を有する凹部と、前記凹部以外の上面領域を有するゲート電極を形成し、
前記凹部を有するゲート電極を覆ってゲート絶縁膜を形成し、
前記ゲート絶縁膜上に、第1の半導体膜を形成し、
前記第1の半導体膜上に、n型あるいはp型を有する不純物元素を含む第2の半導体膜を形成し、
前記第2の半導体膜上に、第2の導電膜を形成し、
前記第2の導電膜の前記凹部上に積層された領域及び前記第2の半導体膜の前記凹部上に積層された領域をエッチングして、前記第2の半導体膜からソース領域及びドレイン領域、前記第2の導電膜からソース電極及びドレイン電極を形成し、
前記凹部の側面領域上の前記ゲート絶縁膜の膜厚が、前記ゲート電極の上面領域上の前記ゲート絶縁膜の膜厚よりも薄いことを特徴とする半導体装置の作製方法。 - 第1の導電膜を形成し、
前記第1の導電膜を用いて、底面領域と側面領域を有する凹部と、前記凹部以外の上面領域を有するゲート電極を形成し、
前記凹部を有するゲート電極を覆ってゲート絶縁膜を形成し、
前記ゲート絶縁膜上に、第1の半導体膜を形成し、
前記第1の半導体膜上に、n型あるいはp型を有する不純物元素を含む第2の半導体膜を形成し、
前記第2の半導体膜上に、第2の導電膜を形成し、
前記第2の導電膜の前記凹部上に積層された領域及び前記第2の半導体膜の前記凹部上に積層された領域をエッチングして、前記第2の半導体膜からソース領域及びドレイン領域、前記第2の導電膜からソース電極及びドレイン電極を形成し、
前記凹部の側面領域上の前記第1の半導体膜の膜厚が、前記ゲート電極の上面領域上の前記第1の半導体膜の膜厚よりも薄いことを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009018627A JP5543116B2 (ja) | 2009-01-29 | 2009-01-29 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009018627A JP5543116B2 (ja) | 2009-01-29 | 2009-01-29 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010177466A true JP2010177466A (ja) | 2010-08-12 |
JP2010177466A5 JP2010177466A5 (ja) | 2012-03-15 |
JP5543116B2 JP5543116B2 (ja) | 2014-07-09 |
Family
ID=42708111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009018627A Expired - Fee Related JP5543116B2 (ja) | 2009-01-29 | 2009-01-29 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5543116B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012199525A (ja) * | 2011-03-04 | 2012-10-18 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04214673A (ja) * | 1990-12-13 | 1992-08-05 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
JPH0621461A (ja) * | 1992-07-02 | 1994-01-28 | Nec Corp | 薄膜トランジスタ |
JPH0745542A (ja) * | 1993-08-03 | 1995-02-14 | Matsushita Electric Ind Co Ltd | プラズマcvd装置およびプラズマcvd方法 |
JPH10163192A (ja) * | 1996-10-03 | 1998-06-19 | Fujitsu Ltd | 半導体装置およびその製造方法 |
-
2009
- 2009-01-29 JP JP2009018627A patent/JP5543116B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04214673A (ja) * | 1990-12-13 | 1992-08-05 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
JPH0621461A (ja) * | 1992-07-02 | 1994-01-28 | Nec Corp | 薄膜トランジスタ |
JPH0745542A (ja) * | 1993-08-03 | 1995-02-14 | Matsushita Electric Ind Co Ltd | プラズマcvd装置およびプラズマcvd方法 |
JPH10163192A (ja) * | 1996-10-03 | 1998-06-19 | Fujitsu Ltd | 半導体装置およびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012199525A (ja) * | 2011-03-04 | 2012-10-18 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5543116B2 (ja) | 2014-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9793377B2 (en) | Thin film transistor, thin film transistor array panel including the same, and manufacturing method thereof | |
KR101991834B1 (ko) | 박막 트랜지스터, 디스플레이 기판 및 이를 가지는 디스플레이 패널, 및 그 제조 방법 | |
US8207538B2 (en) | Thin film transistor | |
TWI555200B (zh) | 偏移電極tft架構 | |
TWI604529B (zh) | 薄膜電晶體及其製造方法 | |
Cai et al. | High-performance transparent AZO TFTs fabricated on glass substrate | |
JP5820402B2 (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 | |
JP2012119664A (ja) | 配線構造 | |
JP2010123925A (ja) | 薄膜トランジスタ | |
US20180190490A1 (en) | Thin film transistor and method for fabricating the same | |
CN106847837B (zh) | 一种互补型薄膜晶体管及其制作方法和阵列基板 | |
JP5595004B2 (ja) | 表示装置 | |
JP2017228808A (ja) | 薄膜トランジスタ | |
US8598584B2 (en) | Thin-film transistor device and method of manufacturing the same | |
KR20170119294A (ko) | 완전 자기-정렬된 듀얼-게이트 박막 트랜지스터를 제조하기 위한 방법 | |
Lee et al. | A three-mask-processed coplanar a-IGZO TFT with source and drain offsets | |
JP2010113253A (ja) | 表示装置及び表示装置の製造方法 | |
US9252284B2 (en) | Display substrate and method of manufacturing a display substrate | |
JP5543116B2 (ja) | 半導体装置 | |
US20100207120A1 (en) | Production method of semiconductor device and semiconductor device | |
TW405269B (en) | Manufacture method of thin film transistor | |
JP2013105873A (ja) | 薄膜トランジスタ | |
JP2013055081A (ja) | 表示装置およびその製造方法 | |
JP2006245194A (ja) | 半導体装置 | |
CN115280515A (zh) | 薄膜晶体管、显示设备和制造薄膜晶体管的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120126 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140430 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140508 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5543116 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |