CN115280515A - 薄膜晶体管、显示设备和制造薄膜晶体管的方法 - Google Patents

薄膜晶体管、显示设备和制造薄膜晶体管的方法 Download PDF

Info

Publication number
CN115280515A
CN115280515A CN202080004004.0A CN202080004004A CN115280515A CN 115280515 A CN115280515 A CN 115280515A CN 202080004004 A CN202080004004 A CN 202080004004A CN 115280515 A CN115280515 A CN 115280515A
Authority
CN
China
Prior art keywords
amorphous silicon
layer
base substrate
polysilicon
etch stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080004004.0A
Other languages
English (en)
Inventor
关峰
张宜驰
吕杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN115280515A publication Critical patent/CN115280515A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种薄膜晶体管。薄膜晶体管包括：基底基板(BS)；在所述基底基板(BS)上的栅极(G)；在所述基底基板(BS)上的半导体层，所述半导体层包括多晶硅部(PS)和非晶硅部(ASP)，所述多晶硅部包括多晶硅材料且所述非晶硅部包括非晶硅材料；栅极绝缘层(GI)，其使所述栅极(G)与所述半导体层绝缘；在所述基底基板(BS)上的源极(S)和漏极(D)；以及刻蚀阻挡层(ESL)，其位于所述多晶硅部(PS)的远离所述基底基板(BS)的一侧。刻蚀阻挡层(ESL)在所述基底基板(BS)上的正投影覆盖所述多晶硅部(PS)在所述基底基板(BS)上的正投影以及所述非晶硅部(ASP)的至少一部分在所述基底基板(BS)上的正投影。

Description

薄膜晶体管、显示设备和制造薄膜晶体管的方法
技术领域
本发明涉及显示技术，更具体地，涉及一种薄膜晶体管、显示设备和制造薄膜晶体管的方法。
背景技术
诸如液晶显示器(LCD)和有机发光二极管(OLED)的显示装置已经被广泛使用。LCD和OLED显示装置使用薄膜晶体管(TFT)来控制显示面板中的像素。TFT的示例包括非晶硅TFT、多晶硅TFT、单晶硅TFT和金属氧化物TFT。多晶硅具有比非晶硅更高的迁移率和稳定性。低温多晶硅(LTPS)薄膜晶体管在显示器领域中已经得到了广泛的应用。在传统LTPS薄膜晶体管中，沟道区掺杂有第一类型的第一掺杂剂，并且源极和漏极接触区域掺杂有第二类型的第二掺杂剂。第一掺杂剂和第二掺杂剂是选自p型掺杂剂和n型掺杂剂的不同类型的掺杂剂。
发明内容
在一个方面，本公开提供了一种薄膜晶体管，包括：基底基板；在所述基底基板上的栅极；在所述基底基板上的有源层，所述有源层包括多晶硅部和非晶硅部，所述多晶硅部包括多晶硅材料且所述非晶硅部包括非晶硅材料；栅极绝缘层，其使所述栅极与所述有源层绝缘；在所述基底基板上的源极和漏极；以及蚀刻停止层，其位于所述多晶硅部的远离所述基底基板的一侧；其中，所述蚀刻停止层在所述基底基板上的正投影覆盖所述多晶硅部在所述基底基板上的正投影以及所述非晶硅部的至少一部分在所述基底基板上的正投影。
可选地，蚀刻停止层在所述基底基板上的正投影覆盖所述非晶硅部的第一部分和第二部分在所述基底基板上的正投影；所述第一部分和所述第二部分分别位于所述多晶硅部的相对两侧；以及所述第一部分、所述第二部分和所述多晶硅部在同一层中，与所述蚀刻停止层直接接触，并且位于所述蚀刻停止层的靠近所述基底基板的一侧。
可选地，非晶硅部包括第一非晶硅层和第二非晶硅层；所述第一非晶硅层与所述多晶硅部在同一层中，且包括所述第一部分和所述第二部分；以及所述第二非晶硅层位于所述蚀刻停止层的远离所述基底基板的一侧。
可选地，第二非晶硅层包括第三部分和第四部分；所述第三部分与所述第一部分直接接触；所述第四部分与所述第二部分直接接触；以及所述第一部分、所述第二部分、所述第三部分、所述第四部分和所述多晶硅部与所述栅极绝缘层直接接触。
可选地，第一非晶硅层由所述第一部分和所述第二部分组成；所述第一部分、所述多晶硅部和所述第二部分沿着沟道宽度方向依次布置；沿着沟道长度方向，所述多晶硅部、所述第一部分和所述第二部分中的每一个具有与所述蚀刻停止层的尺寸实质上相同的尺寸；沿着所述沟道宽度方向，所述多晶硅部、所述第一部分和所述第二部分的组合具有与所述蚀刻停止层的尺寸实质上相同的尺寸；以及所述蚀刻停止层在所述基底基板上的正投影与所述多晶硅部、所述第一部分和所述第二部分的组合在所述基底基板上的正投影实质上重叠。
可选地，第一非晶硅层还包括第五部分和第六部分；所述第五部分与所述第一部分直接接触；所述第六部分与所述第二部分直接接触；所述第一部分、所述第二部分、所述第五部分、所述第六部分和所述多晶硅部与所述栅极绝缘层直接接触；以及所述第二非晶硅层与所述第五部分直接接触，并且与所述第六部分直接接触。
可选地，第二非晶硅层包括第七部分和第八部分；所述第七部分位于所述蚀刻停止层的远离所述第一部分的一侧；所述第八部分位于所述蚀刻停止层的远离所述第二部分的一侧；所述第七部分在所述基底基板上的正投影与所述第一部分在所述基底基板上的正投影至少部分重叠；以及所述第八部分在所述基底基板上的正投影与所述第二部分在所述基底基板上的正投影至少部分重叠。
可选地，所述薄膜晶体管还包括位于所述蚀刻停止层的远离所述基底基板的一侧的掺杂非晶硅层；其中，所述掺杂非晶硅层位于所述源极与所述第二非晶硅层之间，以及所述漏极与所述第二非晶硅层之间。
可选地，非晶硅部由第一非晶硅层组成；所述第一非晶硅层与所述多晶硅部在同一层中，且包括所述第一部分、所述第二部分、第五部分和第六部分；所述第五部分与所述第一部分直接接触；所述第六部分与所述第二部分直接接触；以及所述第一部分、所述第二部分、所述第五部分、所述第六部分和所述多晶硅部与所述栅极绝缘层直接接触。
可选地，所述薄膜晶体管还包括位于所述蚀刻停止层的远离所述基底基板的一侧的掺杂非晶硅层；其中，所述掺杂非晶硅层位于所述源极与所述第一非晶硅层之间，以及位于所述漏极与所述第一非晶硅层之间。
可选地，非晶硅部位于所述多晶硅部的远离所述基底基板的一侧；所述蚀刻停止层位于所述非晶硅部的远离所述多晶硅部的一侧；以及所述非晶硅部将所述蚀刻停止层与所述多晶硅部间隔开。
可选地，所述薄膜晶体管还包括位于所述蚀刻停止层的远离所述基底基板的一侧的掺杂非晶硅层；其中，所述掺杂非晶硅层位于所述源极和所述非晶硅部之间、位于所述源极和所述多晶硅部之间、位于所述漏极和所述非晶硅部之间、以及位于所述漏极和所述多晶硅部之间；以及所述掺杂非晶硅层与所述非晶硅部直接接触，且与所述多晶硅部直接接触。
在另一方面，本公开提供了一种显示设备，包括显示基板和连接到所述显示基板的一个或多个集成电路，所述显示基板包括本文所述或通过本文所述方法制造的薄膜晶体管。
在另一方面，本公开提供了一种制造薄膜电晶体的方法，包括：在基底基板上形成栅极；在所述基底基板上形成有源层，形成所述有源层包括形成多晶硅部和形成非晶硅部，所述多晶硅部包括多晶硅材料且所述非晶硅部包括非晶硅材料；形成栅极绝缘层，所述栅极绝缘层被形成为使所述栅极与所述有源层绝缘；在所述基底基板上形成源极和漏极；以及形成蚀刻停止层，其位于所述多晶硅部的远离所述基底基板的一侧；其中，所述蚀刻停止层在所述基底基板上的正投影覆盖所述多晶硅部在所述基底基板上的正投影以及所述非晶硅部的至少一部分在所述基底基板上的正投影。
可选地，形成所述有源层包括：在所述基底基板上沉积第一非晶硅材料层；以及将所述第一非晶硅材料层的一部分结晶成多晶硅材料，从而形成所述多晶硅部；其中，所述蚀刻停止层在所述基底基板上的正投影覆盖所述多晶硅部以及所述第一非晶硅材料层的第一部分和第二部分在所述基底基板上的正投影；所述第一部分和所述第二部分分别位于所述多晶硅部的相对两侧；以及所述第一部分、所述第二部分和所述多晶硅部在同一层中，与所述蚀刻停止层直接接触，并且位于所述蚀刻停止层的靠近所述基底基板的一侧。
可选地，所述方法还包括在形成所述蚀刻停止层之后，形成第二非晶硅材料层，其位于所述蚀刻停止层的远离所述基底基板的一侧；以及图案化所述第二非晶硅材料层，以形成第二非晶硅层。
可选地，在使所述第一非晶硅材料层的所述部分结晶以及形成所述蚀刻停止层之后，所述方法还包括：图案化所述第一非晶硅材料层，以移除未被所述蚀刻停止层覆盖的部分，从而形成包括所述第一部分和所述第二部分的第一非晶硅层；其中，所述第二非晶硅层被形成为包括第三部分和第四部分；所述第三部分被形成为与所述第一部分直接接触；所述第四部分被形成为与所述第二部分直接接触；以及所述第一部分、所述第二部分、所述第三部分、所述第四部分和所述多晶硅部与所述栅极绝缘层直接接触。
可选地，图案化所述第一非晶硅材料层形成由所述第一部分和所述第二部分组成的所述第一非晶硅层；所述第一部分、所述多晶硅部和所述第二部分被形成为沿着沟道宽度方向依次布置；沿着沟道长度方向，所述多晶硅部、所述第一部分和所述第二部分中的每一个具有与所述蚀刻停止层的尺寸实质上相同的尺寸；沿着所述沟道宽度方向，所述多晶硅部、所述第一部分和所述第二部分的组合具有与所述蚀刻停止层的尺寸实质上相同的尺寸；以及所述蚀刻停止层在所述基底基板上的正投影与所述多晶硅部、所述第一部分和所述第二部分的组合在所述基底基板上的正投影实质上重叠。
可选地，所述方法还包括在使所述第一非晶硅材料层的所述部分结晶之后，图案化所述第一非晶硅材料层，以形成包括所述第一部分、所述第二部分、第五部分和第六部分的第一非晶硅层；其中，所述第五部分被形成为与所述第一部分直接接触；所述第六部分被形成为与所述第二部分直接接触；所述第一部分、所述第二部分、所述第五部分、所述第六部分和所述多晶硅部被形成为与所述栅极绝缘层直接接触；以及所述第二非晶硅层被形成为与所述第五部分直接接触，并与所述第六部分直接接触。
可选地，所述方法还包括形成掺杂非晶硅层，其位于所述蚀刻停止层的远离所述基底基板的一侧；其中，所述掺杂非晶硅层被形成在所述源极和所述第二非晶硅层之间，以及在所述漏极和所述第二非晶硅层之间。
可选地，所述方法还包括在使所述第一非晶硅材料层的所述部分结晶之后，图案化所述第一非晶硅材料层，以形成包括所述第一部分、所述第二部分、第五部分和第六部分的第一非晶硅层；其中，所述第五部分被形成为与所述第一部分直接接触；所述第六部分被形成为与所述第二部分直接接触；以及所述第一部分、所述第二部分、所述第五部分、所述第六部分和所述多晶硅部被形成为与所述栅极绝缘层直接接触；所述方法还包括形成掺杂非晶硅层，其位于所述蚀刻停止层和所述第一非晶硅层的远离所述基底基板的一侧；其中，所述掺杂非晶硅层被形成在所述源极和所述第五部分之间，以及在所述漏极和所述第六部分之间。
可选地，形成所述有源层包括：在所述基底基板上沉积第一非晶硅材料层；将所述第一非晶硅材料层的一部分结晶为所述多晶硅材料；在所述第一非晶硅材料层的远离所述基底基板的一侧沉积第二非晶硅材料层；形成蚀刻停止层，其位于所述第二非晶硅材料层的远离所述第一非晶硅材料层的结晶部分的一侧；以及使用所述蚀刻停止层作为掩模板，图案化所述第一非晶硅材料层和所述第二非晶硅材料层，从而形成所述多晶硅部和所述非晶硅部；其中，所述非晶硅部被形成为位于所述多晶硅部的远离所述基底基板的一侧；所述蚀刻停止层被形成为位于所述非晶硅部的远离所述多晶硅部的一侧；以及所述非晶硅部将所述蚀刻停止层与所述多晶硅部间隔开。
可选地，所述方法还包括形成掺杂非晶硅层，其位于所述蚀刻停止层的远离所述基底基板的一侧；其中，所述掺杂非晶硅层被形成在所述源极和所述非晶硅部之间、在所述源极和所述多晶硅部之间、在所述漏极和所述非晶硅部之间、以及在所述漏极和所述多晶硅部之间；以及所述掺杂非晶硅层被形成为与所述非晶硅部直接接触，并且与所述多晶硅部直接接触。
附图说明
根据各种公开的实施例，以下附图仅是用于说明目的的示例，并且不旨在限制本发明的范围。
图1是示出根据本公开的一些实施例中的薄膜晶体管的结构的示意图。
图2A至图2C示出了根据本公开的一些实施例中的薄膜晶体管的制造方法。
图3A至图3C以平面图示出了根据本公开的一些实施例中的薄膜晶体管的制造方法。
图4A至图4C以截面图示出了根据本公开的一些实施例中的薄膜晶体管的制造方法。
图5A是沿图3C中的A-A'线的截面图。
图5B是根据本公开的一些实施例中的多晶硅部和第一非晶硅层的平面图。
图6A至图6C以平面图示出了根据本公开的一些实施例中的薄膜晶体管的制造方法。
图7A至图7C以截面图示出了根据本公开的一些实施例中的薄膜晶体管的制造方法。
图8A是沿图6C中的B-B'线的截面图。
图8B是根据本公开的一些实施例中的多晶硅部和第一非晶硅层的平面图。
图9是示出根据本公开的一些实施例中的薄膜晶体管的结构的示意图。
图10是示出根据本公开的一些实施例中的薄膜晶体管的结构的示意图。
图11是示出根据本公开的一些实施例中的薄膜晶体管的结构的示意图。
图12A至图12B示出了根据本公开的一些实施例中的薄膜晶体管的制造方法。
具体实施方式
现在将参考以下实施例更具体地描述本公开。应当注意，本文中呈现的一些实施例的以下描述仅用于说明和描述的目的。其不是穷举的或限于所公开的精确形式。
本公开尤其提供了一种薄膜晶体管、显示设备和制造薄膜晶体管的方法，其基本上消除了由于现有技术的限制和缺点而导致的一个或多个问题。在一个方面，本公开提供了一种薄膜晶体管。在一些实施例中，薄膜晶体管包括：基底基板；在所述基底基板上的栅极；在所述基底基板上的有源层，所述有源层包括多晶硅部和非晶硅部，所述多晶硅部包括多晶硅材料且所述非晶硅部包括非晶硅材料；栅极绝缘层，其使所述栅极与所述有源层绝缘；在所述基底基板上的源极和漏极；以及蚀刻停止层，其位于所述多晶硅部的远离所述基底基板的一侧。可选地，所述蚀刻停止层在所述基底基板上的正投影覆盖所述多晶硅部在所述基底基板上的正投影以及所述非晶硅部的至少一部分在所述基底基板上的正投影。
图1是示出根据本公开的一些实施例中的薄膜晶体管的结构的示意图。参考图1，在一些实施例中，薄膜晶体管包括基底基板BS；在基底基板BS上的栅极G；栅极绝缘层GI，其位于栅极G的远离基底基板BS的一侧；有源层，其位于栅极绝缘层GI的远离基底基板BS的一侧，有源层包括具有多晶硅材料的多晶硅部PS和具有非晶硅材料的非晶硅部ASP；位于有源层的远离基底基板BS的一侧的源极S和漏极D；以及位于多晶硅部PS的远离基底基板BS的一侧的蚀刻停止层ESL。图1示出了底栅薄膜晶体管。根据本公开的薄膜晶体管可以是任何适当类型的薄膜晶体管，包括顶栅薄膜晶体管和底栅薄膜晶体管。
在一些实施例中，薄膜晶体管还包括位于源极S和有源层之间以及位于漏极D和有源层之间的欧姆接触层。金属材料和半导体材料具有不同的功函数。在薄膜晶体管中的金属材料和半导体材料之间的界面处，电子从具有较低功函数的材料流向具有较高功函数的另一材料，直到两种材料的两个费米(Femi)能级通过载流子的局部交换而平衡到同一能级。在平衡点，在界面处形成欧姆接触或肖特基(Schottky)接触。肖特基接触电阻限制了设备的频率响应。肖特基接触电阻的充电和放电导致额外的能量消耗。相反，欧姆接触不产生显著的附加阻抗，并且不以任何显著的方式改变有源层中的平衡载流子浓度。因此，欧姆接触是薄膜晶体管中的理想接触类型。
在一些实施例中，本薄膜晶体管使用掺杂非晶硅层作为欧姆接触层。参考图1，在一些实施例中，薄膜晶体管还包括位于蚀刻停止层ESL的远离基底基板BS的一侧的掺杂非晶硅层DAS。可选地，掺杂非晶硅层为重掺杂非晶硅层。通过使用掺杂非晶硅层作为欧姆接触层，本薄膜晶体管避免了复杂的离子注入工艺，还实现了良好的欧姆接触。
各种适当的掺杂剂可用于形成欧姆接触层，例如掺杂非晶硅层DAS。在一些实施例中，掺杂剂是P型掺杂剂，例如元素周期表的IIIA族元素，包括硼(B)、铝(Al)、镓(Ga)、铟(In)和铊(Tl)。在一些实施例中，掺杂剂是N型掺杂剂，例如元素周期表的VA族元素，包括氮(N)、磷(P)、砷(As)、锑(Sb)和铋(Bi)。各种适当的掺杂浓度可以用于形成第一掺杂剂层。在一个示例中，掺杂浓度在约1×1011atom/cm3至1×1013atom/cm3，如约1×1011atom/cm3至1×1012atom/cm3或约1×1012atom/cm3至1×1013atom/cm3。
在一些实施例中，蚀刻停止层ESL在基底基板BS上的正投影覆盖多晶硅部PS在基底基板BS上的正投影，如图1所示。有源层的被蚀刻停止层ESL覆盖的部分可被视为有源层的沟道部。非晶硅部ASP可以被认为是源极接触部(图1中非晶硅部ASP的左侧)和漏极接触部(图1中非晶硅部ASP的右侧)。如在此使用的，术语“源极接触部”指的是有源层的与源极接触的部分。如在此使用的，术语“漏极接触部”指的是有源层的与漏极接触的部分。如在此使用的，术语“沟道部”指的是有源层的在源极接触部和漏极接触部之间的部分。沟道部允许源极和漏极之间的电连通。
图2A至图2C示出了根据本公开的一些实施例中的薄膜晶体管的制造方法。如图2A所示，在基底基板上形成非晶硅材料，使其一部分结晶以形成多晶硅材料部分PSP。在多晶硅材料部分PSP上形成蚀刻停止层ESL。蚀刻停止层ESL小于多晶硅材料部分PSP，例如，多晶硅材料部分PSP在基底基板上的正投影覆盖蚀刻停止层ESL的正投影。使用蚀刻停止层ESL作为掩模板，图案化(例如，蚀刻)多晶硅材料部分PSP和周围的非晶硅材料部分SASP。参照图2B和图1，作为图案化的结果，形成多晶硅部PS。蚀刻停止层ESL在基底基板上的正投影与多晶硅部PS在基底基板上的正投影实质上重叠，蚀刻停止层ESL与多晶硅部PS具有基本上相同的尺寸。如在此使用的，术语“基本上相同”是指两个值之间的差不超过基值(例如，两个值中的一个)的10％，例如不超过基值的8％、不超过6％、不超过4％、不超过2％、不超过1％、不超过0.5％、不超过0.1％、不超过0.05％和不超过0.01％。参照图2C，在形成多晶硅部PS之后，形成第二非晶硅层、欧姆接触层、源极S和漏极D。
本公开的发明人发现，令人惊讶且出乎意料地，通过形成有源层的沟道部以包括多晶硅部和至少一部分非晶硅部，可以显著降低薄膜晶体管的漏电流。此外，通过本薄膜晶体管，还可以改善薄膜晶体管的迁移率等特性。
图3A至图3C以平面图示出了根据本公开的一些实施例中的薄膜晶体管的制造方法。图4A至图4C以截面图示出了根据本公开的一些实施例中的薄膜晶体管的制造方法。如图3A和图4A所示，在基底基板上形成非晶硅材料，使其一部分结晶以形成多晶硅材料部分PSP。参照图3A与图4B，在多晶硅材料部分PSP上形成蚀刻停止层ESL。蚀刻停止层ESL大于多晶硅材料部分PSP，例如，蚀刻停止层ESL在基底基板BS上的正投影覆盖多晶硅材料部分PSP的正投影。使用蚀刻停止层ESL作为掩模板，图案化(例如，蚀刻)多晶硅材料部分PSP和周围的非晶硅材料部分SASP。参照图3B和图4C，作为图案化的结果，形成多晶硅部PS。蚀刻停止层ESL在基底基板BS上的正投影基本上覆盖多晶硅部PS在基底基板BS上的正投影。图案化周围的非晶硅材料部分SASP以形成至少包括第一部分P1和第二部分P2的第一非晶硅层ASL1。多晶硅部PS和第一非晶硅层ASL1的组合具有与蚀刻停止层ESL基本相同的尺寸。参照图3C，在形成多晶硅部PS之后，形成第二非晶硅层、欧姆接触层、源极S和漏极D。
图5A是沿图3C中的A-A'线的截面图。图5B是根据本公开的一些实施例中的多晶硅部和第一非晶硅层的平面图。参考图5A和图5B，在一些实施例中，薄膜晶体管包括基底基板BS；在基底基板BS上的栅极G；栅极绝缘层GI，其位于栅极G的远离基底基板BS的一侧；有源层，其位于栅极绝缘层GI的远离基底基板BS的一侧，有源层包括具有多晶硅材料的多晶硅部PS和具有非晶硅材料的非晶硅部ASP；位于有源层的远离基底基板BS的一侧的源极S和漏极D；以及位于多晶硅部PS的远离基底基板BS的一侧的蚀刻停止层ESL。图5A示出了底栅薄膜晶体管。根据本公开的薄膜晶体管可以是任何适当类型的薄膜晶体管，包括顶栅薄膜晶体管和底栅薄膜晶体管。
在一些实施例中，蚀刻停止层ESL在基底基板BS上的正投影覆盖多晶硅部PS在基底基板BS上的正投影，以及至少一部分非晶硅部ASP在基底基板BS上的正投影。有源层的被蚀刻停止层ESL覆盖的部分可以被认为是有源层的沟道部。参考图5A、图5B和图3C，在一个示例中，有源层的沟道部包括多晶硅部PS、非晶硅部ASP的第一部分P1和第二部分P2。蚀刻停止层ESL在基底基板BS上的正投影覆盖非晶硅部的第一部分P1和第二部分P2在基底基板BS上的正投影，并覆盖多晶硅部PS在基底基板BS上的正投影。第一部分P1和第二部分P2分别位于多晶硅部PS的相对两侧。第一部分P1、第二部分P2、以及多晶硅部PS在同一层中，与蚀刻停止层ESL直接接触，且位于蚀刻停止层ESL的靠近基底基板BS的一侧。
在一些实施例中，非晶硅部ASP包括第一非晶硅层ASL1和第二非晶硅层ASL2。第一非晶硅层ASL1与多晶硅部PS在同一层中，且包括第一部分P1和第二部分P2。第二非晶硅层ASL2位于蚀刻停止层ESL的远离基底基板BS的一侧。如在此所使用，术语“同一层”是指在同一步骤中同时形成的层之间的关系。在一个示例中，当第一非晶硅层ASL1和多晶硅部PS由于在同一沉积工艺中沉积的材料中执行的同一图案化工艺的一个或多个步骤而形成时，它们在同一层中。在另一示例中，通过同时执行形成第一非晶硅层ASL1的步骤和形成多晶硅部PS的步骤，第一非晶硅层ASL1和多晶硅部PS可以形成在同一层中。术语“同一层”并不总是意味着在截面图中层的厚度或层的高度是相同的。
参考图5A和图5B，在一些实施例中，第一非晶硅层ASL1包括第一部分P1、第二部分P2、第一附加部分AP1和第二附加部分AP2。第一部分P1、第二部分P2、第一附加部分AP1和第二附加部分AP2的组合围绕多晶硅部PS。
在一些实施例中，第二非晶硅层ASL2包括第三部分P3和第四部分P4。第三部分P3与第一部分P1直接接触。第四部分P4与第二部分P2直接接触。可选地，第一部分P1、第二部分P2、第三部分P3、第四部分P4和多晶硅部PS直接与栅极绝缘层GI接触。可选地，第一部分P1、第二部分P2、第一附加部分AP1、第二附加部分AP2和多晶硅部PS中的每一个位于同一层的表面，例如位于栅极绝缘层GI的表面。
图6A至图6C以平面图示出了根据本公开的一些实施例中的薄膜晶体管的制造方法。图7A至图7C以截面图示出了根据本公开的一些实施例中的薄膜晶体管的制造方法。如图6A和图7A所示，在基底基板上形成非晶硅材料，使其一部分结晶以形成多晶硅材料部分PSP。参照图6A与图7B，在多晶硅材料部分PSP上形成蚀刻停止层ESL。蚀刻停止层ESL大于多晶硅材料部分PSP，例如，蚀刻停止层ESL在基底基板BS上的正投影覆盖多晶硅材料部分PSP的正投影。使用蚀刻停止层ESL作为掩模板，图案化(例如，蚀刻)多晶硅材料部分PSP和周围的非晶硅材料部分SASP。参照图6B和图7C，作为图案化的结果，形成多晶硅部PS。蚀刻停止层ESL在基底基板BS上的正投影基本上覆盖多晶硅部PS在基底基板BS上的正投影。图案化周围的非晶硅材料部分SASP以形成由第一部分P1和第二部分P2组成的第一非晶硅层ASL1。多晶硅部PS和第一非晶硅层ASL1的组合具有与蚀刻停止层ESL基本相同的尺寸。参照图6C，在形成多晶硅部PS之后，形成第二非晶硅层、欧姆接触层、源极S和漏极D。
参考图6A，沿着沟道长度方向CLD，蚀刻停止层ESL具有比多晶硅材料部分PSP的尺寸更小的尺寸。沿着沟道宽度方向CWD，蚀刻停止层ESL具有大于多晶硅材料部分PSP的尺寸的尺寸。可选地，沿着沟道长度方向CLD，多晶硅材料部分PSP的尺寸比蚀刻停止层ESL的尺寸大一边缘(margin)，该边缘在0.5μm至5.0μm范围内，例如，0.5μm至1.0μm、1.0μm至2.0μm、2.0μm至3.0μm、3.0μm至4.0μm、或4.0μm至5.0μm。可选地，沿着沟道宽度方向CWD，蚀刻停止层ESL的尺寸比多晶硅材料部分PSP的尺寸大一边缘，该边缘在0.5μm至5.0μm范围内，例如，0.5μm至1.0μm、1.0μm至2.0μm、2.0μm至3.0μm、3.0μm至4.0μm、或4.0μm至5.0μm。
参照图6B，在蚀刻之后，沿沟道长度方向CLD，蚀刻停止层ESL的尺寸与多晶硅部PS的尺寸基本相同。在蚀刻之后，沿着沟道宽度方向CWD，蚀刻停止层ESL的尺寸大于多晶硅材料部分PSP的尺寸。可选地，沿着沟道宽度方向CWD，蚀刻停止层ESL的尺寸比多晶硅材料部分PSP的尺寸大一边缘，该边缘在0.5μm至5.0μm范围内，例如，0.5μm至1.0μm、1.0μm至2.0μm、2.0μm至3.0μm、3.0μm至4.0μm、或4.0μm至5.0μm。
本公开的发明人发现，令人惊讶且出乎意料地，通过形成根据本公开的有源层不仅可以显著降低薄膜晶体管的漏电流，而且还可以显著改善薄膜晶体管的诸如迁移率的性质。图8A是沿图6C中的B-B'线的截面图。图8B是根据本公开的一些实施例中的多晶硅部和第一非晶硅层的平面图。参考图8A和图8B，在一些实施例中，薄膜晶体管包括基底基板BS；在基底基板BS上的栅极G；栅极绝缘层GI，其位于栅极G的远离基底基板BS的一侧；有源层，其位于栅极绝缘层GI的远离基底基板BS的一侧，有源层包括具有多晶硅材料的多晶硅部PS和具有非晶硅材料的非晶硅部ASP；位于有源层的远离基底基板BS的一侧的源极S和漏极D；以及位于多晶硅部PS的远离基底基板BS的一侧的蚀刻停止层ESL。图8A示出了底栅薄膜晶体管。根据本公开的薄膜晶体管可以是任何适当类型的薄膜晶体管，包括顶栅薄膜晶体管和底栅薄膜晶体管。
在一些实施例中，蚀刻停止层ESL在基底基板BS上的正投影覆盖多晶硅部PS在基底基板BS上的正投影，以及至少一部分非晶硅部ASP在基底基板BS上的正投影。有源层的被蚀刻停止层ESL覆盖的部分可以被认为是有源层的沟道部。参考图8A、图8B和图6C，在一个示例中，有源层的沟道部包括多晶硅部PS、非晶硅部ASP的第一部分P1和第二部分P2。蚀刻停止层ESL在基底基板BS上的正投影覆盖非晶硅部的第一部分P1和第二部分P2在基底基板BS上的正投影，并覆盖多晶硅部PS在基底基板BS上的正投影。第一部分P1和第二部分P2分别位于多晶硅部PS的相对两侧。第一部分P1、第二部分P2、以及多晶硅部PS在同一层中，与蚀刻停止层ESL直接接触，且位于蚀刻停止层ESL的靠近基底基板BS的一侧。
在一些实施例中，非晶硅部ASP包括第一非晶硅层ASL1和第二非晶硅层ASL2。第一非晶硅层ASL1与多晶硅部PS在同一层中，且由第一部分P1和第二部分P2组成。第二非晶硅层ASL2位于蚀刻停止层ESL的远离基底基板BS的一侧。
参考图8A和图8B，在一些实施例中，第一非晶硅层ASL1由第一部分P1和第二部分P2组成。可选地，第一部分P1、多晶硅部PS和第二部分P2沿沟道宽度方向CWD依次布置。沿着沟道长度方向CLD，多晶硅部PS、第一部分P1和第二部分P2中的每一个具有与蚀刻停止层ESL的尺寸基本相同的尺寸。沿着沟道宽度方向CWS，多晶硅部PS、第一部分P1和第二部分P2的组合具有与蚀刻停止层ESL的尺寸基本相同的尺寸。蚀刻停止层ESL在基底基板BS上的正投影与多晶硅部PS、第一部分P1和第二部分P2的组合在基底基板BS上的正投影实质上重叠。
如在此使用的，术语“沟道长度”旨在表示薄膜晶体管的沟道部的尺寸，其中该尺寸表示源极接触部和漏极接触部之间的最小距离。从顶视图看，沟道长度通常在基本上垂直于沟道源极界面、沟道漏极界面、沟道源极/漏极界面等的方向上。可选地，通道长度描述了当沟道部“开(on)”时，沟道部在平行于载流子流动的设计方向的方向上的尺寸。例如，沟道长度可以是从晶体管的一个源极/漏极区域到另一个源极/漏极区域的最短距离。如在此所使用的，术语“沟道宽度”旨在表示薄膜晶体管的沟道部的尺寸，其中该尺寸是在基本上垂直于沟道长度的方向上测量的。从顶视图看，沟道宽度通常从一个沟道区域场隔离区域界面(channel region-field isolation region interface)延伸到相对的沟道区域场隔离区域界面。可选地，通道宽度描述了当沟道部为“开”时，沟道部在垂直于载流子流动的设计方向的方向上的尺寸。
在一个示例中，沟道宽度方向CWD基本平行于第一部分P1、多晶硅部PS和第二部分P2顺序布置的方向。在另一示例中，沟道长度方向CLD实质上垂直于第一部分P1、多晶硅部PS和第二部分P2顺序布置的方向。在另一示例中，沟道长度方向CLD基本上平行于源极S和漏极D布置的方向。
在一些实施例中，第二非晶硅层ASL2包括第三部分P3和第四部分P4。第三部分P3与第一部分P1直接接触。第四部分P4与第二部分P2直接接触。可选地，第一部分P1、第二部分P2、第三部分P3、第四部分P4和多晶硅部PS直接与栅极绝缘层GI接触。可选地，第一部分P1、第二部分P2、第三部分P3、第四部分P4和多晶硅部PS中的每一个位于同一层的表面上，例如位于栅极绝缘层GI的表面上。
图9是示出根据本公开的一些实施例中的薄膜晶体管的结构的示意图。参考图9，在一些实施例中，非晶硅部ASP包括第一非晶硅层ASL1和第二非晶硅层ASL2。第一非晶硅层ASL1包括第一部分P1、第二部分P2、第一部分P5和第六部分P6。第五部分P5与第一部分P1直接接触。第六部分P6与第二部分P2直接接触。可选地，第一部分P1、第二部分P2、第五部分P5、第六部分P6和多晶硅部PS直接与栅极绝缘层GI接触。可选地，第二非晶硅层ASL2与第五部分P5直接接触，并且与第六部分P6直接接触。可选地，第一部分P1、第二部分P2、第五部分P5、第六部分P6和多晶硅部PS中的每一个位于同一层的表面上，例如位于栅极绝缘层GI的表面上。
参考图5A、图8A和图9，在一些实施例中，第二非晶硅层ASL2包括第七部分P7和第八部分P8。可选地，第七部分P7位于蚀刻停止层ESL的远离第一部分P1的一侧；且第八部分P8位于蚀刻停止层ESL的远离第二部分P2的一侧。可选地，第七部分P7在基底基板BS上的正投影与第一部分P1在基底基板BS上的正投影至少部分地重叠；以及第八部分P8在基底基板BS上的正投影与第二部分P2在基底基板BS上的正投影至少部分重叠。
参考图5A、图8A和图9，在一些实施例中，薄膜晶体管还包括位于蚀刻停止层ESL的远离基底基板BS的一侧的掺杂非晶硅层DAS。可选地，掺杂非晶硅层DAS位于源极S和第二非晶硅层ASL2之间，并且位于漏极D和第二非晶硅层ASL2之间。可选地，掺杂非晶硅层DAS是重掺杂非晶硅层。可选地，掺杂非晶硅层DAS与源极S直接接触，与漏极D直接接触，并且与第二非晶硅层ASL2直接接触。
可选地，在一些实施例中，薄膜晶体管还包括位于源极S和漏极D的远离基底基板BS的一侧的钝化层PVX。
图10是示出根据本公开的一些实施例中的薄膜晶体管的结构的示意图。参考图10，非晶硅部由第一非晶硅层ASL1组成(例如，薄膜晶体管不包括第二非晶硅层)。可选地，第一非晶硅层ASL1与多晶硅部PS在同一层中。第一非晶硅层ASL1包括第一部分P1、第二部分P2、第五部分P5和第六部分P6。可选地，第五部分P5与第一部分P1直接接触；以及第六部分P6与第二部分P2直接接触。可选地，第一部分P1、第二部分P2、第五部分P5、第六部分P6和多晶硅部PS直接与栅极绝缘层GI接触。可选地，第一部分P1、第二部分P2、第五部分P5、第六部分P6和多晶硅部PS中的每一个位于同一层的表面上，例如位于栅极绝缘层GI的表面上。
在一些实施例中，薄膜晶体管还包括位于蚀刻停止层ESL的远离基底基板BS的一侧的掺杂非晶硅层DAS。可选地，掺杂非晶硅层DAS位于源极S和第一非晶硅层ASL1之间，并且位于漏极D和第一非晶硅层ASL1之间。可选地，掺杂非晶硅层DAS是重掺杂非晶硅层。可选地，掺杂非晶硅层DAS与源极S直接接触，与漏极D直接接触，并且与第一非晶硅层ASL1直接接触。
图11是示出根据本公开的一些实施例中的薄膜晶体管的结构的示意图。参照图11，非晶硅部ASP位于多晶硅部PS的远离基底基板BS的一侧。图12A至图12B示出了根据本公开的一些实施例中的薄膜晶体管的制造方法。参考图12A，在基底基板BS上沉积第一非晶硅材料层ASM1；将第一非晶硅材料层ASM1的一部分结晶为多晶硅材料，以形成多晶硅材料部分PSP；在第一非晶硅材料层ASM1的远离基底基板BS的一侧沉积第二非晶硅材料层ASM2；在第二非晶硅材料层ASM2的远离多晶硅材料部分PSP的一侧形成蚀刻停止层ESL。参照图12B，使用蚀刻停止层ESL作为掩模板，图案化第一非晶硅材料层和第二非晶硅材料层，以形成多晶硅部PS和非晶硅部ASP。
参照图11、图12A和图12B，在多晶硅部PS的远离基底基板BS的一侧形成非晶硅部ASP；在非晶硅部ASP的远离多晶硅部PS的一侧形成蚀刻停止层ESL；并且非晶硅部ASP将蚀刻停止层ESL与多晶硅部PS间隔开。
参考图11，在一些实施例中，薄膜晶体管还包括位于蚀刻停止层ESL的远离基底基板BS的一侧的掺杂非晶硅层DAS。可选地，掺杂非晶硅层DAS位于源极S和非晶硅部ASP之间、位于源极S和多晶硅部PS之间、位于漏极D和非晶硅部ASP之间、以及位于漏极D和多晶硅部PS之间。可选地，掺杂非晶硅层DAS与非晶硅部ASP直接接触，并且与多晶硅部PS直接接触。
在另一方面，本公开提供了一种显示设备，包括具有本文所述的或通过本文所述的方法制造的薄膜晶体管的显示基板，以及连接到显示基板的一个或多个集成电路。显示基板包括以阵列布置的多个薄膜晶体管，多个薄膜晶体管中的每一个可以由本文所述的薄膜晶体管实现或由本文所述的方法制造。适当的显示设备的示例包括但不限于电子纸、移动电话、平板计算机、电视、监视器、笔记本计算机、数字相册、GPS等。可选地，显示设备是有机发光二极管显示设备。可选地，显示设备是液晶显示设备。
在另一方面，本公开提供了一种制造薄膜晶体管的方法。在一些实施例中，该方法包括：在基底基板上形成栅极；在所述基底基板上形成有源层，形成所述有源层包括形成多晶硅部和形成非晶硅部，所述多晶硅部包括多晶硅材料且所述非晶硅部包括非晶硅材料；形成栅极绝缘层，所述栅极绝缘层被形成为使所述栅极与所述有源层绝缘；在所述基底基板上形成源极和漏极；以及形成蚀刻停止层，其位于所述多晶硅部的远离所述基底基板的一侧。可选地，所述蚀刻停止层在所述基底基板上的正投影覆盖所述多晶硅部在所述基底基板上的正投影以及所述非晶硅部的至少一部分在所述基底基板上的正投影。
在一些实施例中，形成所述有源层包括：在所述基底基板上沉积第一非晶硅材料层；以及将所述第一非晶硅材料层的一部分结晶成多晶硅材料，从而形成所述多晶硅部。可选地，所述蚀刻停止层在所述基底基板上的正投影覆盖所述多晶硅部以及所述第一非晶硅材料层的第一部分和第二部分在所述基底基板上的正投影。可选地，所述第一部分和所述第二部分分别位于所述多晶硅部的相对两侧。可选地，所述第一部分、所述第二部分和所述多晶硅部在同一层中，与所述蚀刻停止层直接接触，并且位于所述蚀刻停止层的靠近所述基底基板的一侧。
可以使用各种适当的结晶方法来使第一非晶硅材料层的一部分结晶。结晶方法的示例包括准分子激光退火(ELA)、固相结晶(SPC)、连续横向固化(SLS)、金属诱导结晶(MIC)和金属诱导横向结晶(MILC)。可选地，使用激光照射进行结晶。在一个示例中，使用微激光阵列技术或微透镜阵列技术来执行结晶。微透镜阵列技术使得能够仅对非晶硅材料层的选定部分(例如，对应于有源层的沟道部)进行选择性退火。当采用微透镜阵列技术时，照射区域不受基板的尺寸限制。
在一些实施例中，所述方法还包括在形成所述蚀刻停止层之后，形成第二非晶硅材料层，其位于所述蚀刻停止层的远离所述基底基板的一侧；以及图案化所述第二非晶硅材料层，以形成第二非晶硅层。
在一些实施例中，在使所述第一非晶硅材料层的所述部分结晶以及形成所述蚀刻停止层之后，所述方法还包括：使用蚀刻停止层作为掩模板，图案化所述第一非晶硅材料层，以移除未被所述蚀刻停止层覆盖的部分，从而形成包括所述第一部分和所述第二部分的第一非晶硅层。可选地，第二非晶硅层被形成为包括第三部分和第四部分。可选地，第三部分被形成为与所述第一部分直接接触。可选地，第四部分被形成为与所述第二部分直接接触。可选地，第一部分、所述第二部分、所述第三部分、所述第四部分和所述多晶硅部与所述栅极绝缘层直接接触。
在一些实施例中，图案化所述第一非晶硅材料层形成由所述第一部分和所述第二部分组成的所述第一非晶硅层。可选地，第一部分、所述多晶硅部和所述第二部分被形成为沿着沟道宽度方向依次布置。可选地，沿着沟道长度方向，所述多晶硅部、所述第一部分和所述第二部分中的每一个具有与所述蚀刻停止层的尺寸实质上相同的尺寸。可选地，沿着所述沟道宽度方向，所述多晶硅部、所述第一部分和所述第二部分的组合具有与所述蚀刻停止层的尺寸实质上相同的尺寸。可选地，蚀刻停止层在所述基底基板上的正投影与所述多晶硅部、所述第一部分和所述第二部分的组合在所述基底基板上的正投影实质上重叠。
在一些实施例中，所述方法还包括在使所述第一非晶硅材料层的所述部分结晶之后，图案化所述第一非晶硅材料层，以形成包括所述第一部分、所述第二部分、第五部分和第六部分的第一非晶硅层。可选地，第五部分被形成为与所述第一部分直接接触。可选地，第六部分被形成为与所述第二部分直接接触。可选地，所述第一部分、所述第二部分、所述第五部分、所述第六部分和所述多晶硅部被形成为与所述栅极绝缘层直接接触。可选地，第二非晶硅层被形成为与所述第五部分直接接触，并与所述第六部分直接接触。
在一些实施例中，所述方法还包括形成掺杂非晶硅层，其位于所述蚀刻停止层的远离所述基底基板的一侧。可选地，掺杂非晶硅层被形成在所述源极和所述第二非晶硅层之间，以及在所述漏极和所述第二非晶硅层之间。
在一些实施例中，所述方法还包括在使所述第一非晶硅材料层的所述部分结晶之后，图案化所述第一非晶硅材料层，以形成包括所述第一部分、所述第二部分、第五部分和第六部分的第一非晶硅层。可选地，第五部分被形成为与所述第一部分直接接触。可选地，第六部分被形成为与所述第二部分直接接触。可选地，第一部分、所述第二部分、所述第五部分、所述第六部分和所述多晶硅部被形成为与所述栅极绝缘层直接接触。可选地，所述方法还包括形成掺杂非晶硅层，其位于所述蚀刻停止层和所述第一非晶硅层的远离所述基底基板的一侧。可选地，掺杂非晶硅层被形成在所述源极和所述第五部分之间，以及在所述漏极和所述第六部分之间。
在一些实施例中，形成所述有源层包括：在所述基底基板上沉积第一非晶硅材料层；将所述第一非晶硅材料层的一部分结晶为所述多晶硅材料；在所述第一非晶硅材料层的远离所述基底基板的一侧沉积第二非晶硅材料层；形成蚀刻停止层，其位于所述第二非晶硅材料层的远离所述第一非晶硅材料层的结晶部分的一侧；以及使用所述蚀刻停止层作为掩模板，图案化所述第一非晶硅材料层和所述第二非晶硅材料层，从而形成所述多晶硅部和所述非晶硅部。可选地，所述非晶硅部被形成为位于所述多晶硅部的远离所述基底基板的一侧。可选地，蚀刻停止层被形成为位于所述非晶硅部的远离所述多晶硅部的一侧。可选地，非晶硅部将所述蚀刻停止层与所述多晶硅部间隔开。
在一些实施例中，所述方法还包括形成掺杂非晶硅层，其位于所述蚀刻停止层的远离所述基底基板的一侧。可选地，掺杂非晶硅层被形成在所述源极和所述非晶硅部之间、在所述源极和所述多晶硅部之间、在所述漏极和所述非晶硅部之间、以及在所述漏极和所述多晶硅部之间。可选地，掺杂非晶硅层被形成为与所述非晶硅部直接接触，并且与所述多晶硅部直接接触。
各种适当的导电电极材料和各种适当制造方法可用来制造栅极G。例如，导电电极材料可以通过例如溅射或气相沉积来沉积在基板上，并且通过例如光刻(如湿法蚀刻工艺)图案化以形成栅极G。适当的导电电极材料的示例包括但不限于铝、铬、钨、钛、钽、钼、铜以及包含这些金属的合金或层压材料。可选地，栅极G具有10nm至1000nm范围内的厚度，例如10nm至100nm、100nm至200nm、200nm至300nm、300nm至400nm、400nm至500nm、500nm至600nm、600nm至700nm、700nm至800nm、800nm至900nm或900nm至1000nm。
各种适当的绝缘材料和各种适当的制造方法可以用于制造栅极绝缘层GI。例如，绝缘材料可以通过等离子体增强化学气相沉积工艺沉积在基板上。适于制造栅极绝缘层GI的材料的示例包括但不限于氧化硅(SiOx)、氮化硅(SiNy，例如Si3N4)、氮氧化硅(SiOxNy)和氧化铝。可选地，栅极绝缘层GI可以具有单层结构或包括两个或更多个子层的叠层结构(例如，包括氧化硅子层和氮化硅子层的叠层结构)。可选地，栅极绝缘层GI具有在10nm至1000nm范围内的厚度，例如10nm至100nm、100nm至200nm、200nm至300nm、300nm至400nm、400nm至500nm、500nm至600nm、600nm至700nm、700nm至800nm、800nm至900nm、或900nm至1000nm。
可选地，第一非晶硅层ASL1具有在10nm至1000nm范围内的厚度，例如10nm至100nm、100nm至200nm、200nm至300nm、300nm至400nm、400nm至500nm、500nm至600nm、600nm至700nm、700nm至800nm、800nm至900nm或900nm至1000nm。
可选地，第二非晶硅层ASL2具有在10nm至1000nm范围内的厚度，例如10nm至100nm、100nm至200nm、200nm至300nm、300nm至400nm、400nm至500nm、500nm至600nm、600nm至700nm、700nm至800nm、800nm至900nm或900nm至1000nm。
可选地，多晶硅部PS具有在10nm至1000nm范围内的厚度，例如10nm至100nm、100nm至200nm、200nm至300nm、300nm至400nm、400nm至500nm、500nm至600nm、600nm至700nm、700nm至800nm、800nm至900nm或900nm至1000nm。
可选地，掺杂非晶硅层DAS具有在10nm至1000nm范围内的厚度，例如10nm至100nm、100nm至200nm、200nm至300nm、300nm至400nm、400nm至500nm、500nm至600nm、600nm至700nm、700nm至800nm、800nm至900nm或900nm至1000nm。
各种适当的绝缘材料和各种适当的制造方法可用于制造蚀刻停止层ESL。例如，绝缘材料可以通过等离子体增强化学气相沉积工艺沉积在基板上。适于制造蚀刻停止层ESL的材料的示例包括但不限于氧化硅(SiOx)、氮化硅(SiNy，例如Si3N4)和氮氧化硅(SiOxNy)。可选地，蚀刻停止层ESL具有在10nm至1000nm范围内的厚度，例如10nm至100nm、100nm至200nm、200nm至300nm、300nm至400nm、400nm至500nm、500nm至600nm、600nm至700nm、700nm至800nm、800nm至900nm或900nm至1000nm。
各种适当的导电电极材料和各种适当的制造方法可以用于制造源极S和漏极D。在一些实施例中，导电电极材料包括金属材料。合适的金属材料的示例包括但不限于钼、铜和铝。可选地，源极S和漏极D具有在10nm至1000nm范围内的厚度，例如10nm至100nm、100nm至200nm、200nm至300nm、300nm至400nm、400nm至500nm、500nm至600nm、600nm至700nm、700nm至800nm、800nm至900nm或900nm至1000nm。
各种适当的绝缘材料和各种适当的制造方法可以用于制造钝化层PVX。例如，绝缘材料可以通过等离子体增强化学气相沉积工艺沉积在基板上。适于制造钝化层PVX的材料的示例包括但不限于氧化硅(SiOx)、氮化硅(SiNy，例如Si3N4)、氮氧化硅(SiOxNy)和氧化铝。可选地，钝化层PVX可以具有单层结构或包括两个或更多个子层的叠层结构(例如，包括氧化硅子层和氮化硅子层的叠层结构)。可选地，钝化层PVX具有在10nm至1000nm范围内的厚度，例如10nm至100nm、100nm至200nm、200nm至300nm、300nm至400nm、400nm至500nm、500nm至600nm、600nm至700nm、700nm至800nm、800nm至900nm或900nm至1000nm。
为了说明和描述的目的，已经给出了本发明的实施例的上述描述。其不是穷举的，也不是要将本发明限制为所公开的精确形式或示例性实施例。因此，前面的描述应当被认为是说明性的而不是限制性的。显然，许多修改和变化对于本领域技术人员将是显而易见的。选择和描述实施例是为了解释本发明的原理及其最佳模式实际应用，从而使得本领域技术人员能够理解本发明的各种实施例以及适合于所考虑的特定使用或实现的各种修改。本发明的范围旨在由所附权利要求及其等价物来限定，其中除非另有说明，否则所有术语都意味着其最广泛的合理意义。因此，术语“本发明(the invention、the presentinvention)”等不一定将权利要求范围限制为特定实施例，并且对本发明的示例性实施例的引用不意味着对本发明的限制，并且不应推断出这样的限制。本发明仅由所附权利要求的精神和范围来限定。此外，这些权利要求可能涉及使用“第一”、“第二”等，随后是名词或元素。这些术语应当被理解为命名法，并且不应当被解释为对由这些命名法所修改的元件的数量进行限制，除非已经给出了特定的数量。所描述的任何优点和益处可能不适用于本发明的所有实施例。应当理解，在不脱离由所附权利要求限定的本发明的范围的情况下，本领域技术人员可以对所描述的实施例进行改变。此外，本公开中的元件和组件都不是要贡献给公众，无论该元件或组件是否在所附权利要求中明确叙述。

Claims (23)

1.一种薄膜晶体管，包括：
基底基板；
在所述基底基板上的栅极；
在所述基底基板上的有源层，所述有源层包括多晶硅部和非晶硅部，所述多晶硅部包括多晶硅材料且所述非晶硅部包括非晶硅材料；
栅极绝缘层，其使所述栅极与所述有源层绝缘；
在所述基底基板上的源极和漏极；以及
蚀刻停止层，其位于所述多晶硅部的远离所述基底基板的一侧；
其中，所述蚀刻停止层在所述基底基板上的正投影覆盖所述多晶硅部在所述基底基板上的正投影以及所述非晶硅部的至少一部分在所述基底基板上的正投影。
2.根据权利要求1所述的薄膜晶体管，其中，所述蚀刻停止层在所述基底基板上的正投影覆盖所述非晶硅部的第一部分和第二部分在所述基底基板上的正投影；
所述第一部分和所述第二部分分别位于所述多晶硅部的相对两侧；以及
所述第一部分、所述第二部分和所述多晶硅部在同一层中，与所述蚀刻停止层直接接触，并且位于所述蚀刻停止层的靠近所述基底基板的一侧。
3.根据权利要求2所述的薄膜晶体管，其中，所述非晶硅部包括第一非晶硅层和第二非晶硅层；
所述第一非晶硅层与所述多晶硅部在同一层中，且包括所述第一部分和所述第二部分；以及
所述第二非晶硅层位于所述蚀刻停止层的远离所述基底基板的一侧。
4.根据权利要求3所述的薄膜晶体管，其中，所述第二非晶硅层包括第三部分和第四部分；
所述第三部分与所述第一部分直接接触；
所述第四部分与所述第二部分直接接触；以及
所述第一部分、所述第二部分、所述第三部分、所述第四部分和所述多晶硅部与所述栅极绝缘层直接接触。
5.根据权利要求3或4所述的薄膜晶体管，其中，所述第一非晶硅层由所述第一部分和所述第二部分组成；
所述第一部分、所述多晶硅部和所述第二部分沿着沟道宽度方向依次布置；
沿着沟道长度方向，所述多晶硅部、所述第一部分和所述第二部分中的每一个具有与所述蚀刻停止层的尺寸实质上相同的尺寸；
沿着所述沟道宽度方向，所述多晶硅部、所述第一部分和所述第二部分的组合具有与所述蚀刻停止层的尺寸实质上相同的尺寸；以及
所述蚀刻停止层在所述基底基板上的正投影与所述多晶硅部、所述第一部分和所述第二部分的组合在所述基底基板上的正投影实质上重叠。
6.根据权利要求3所述的薄膜晶体管，其中，所述第一非晶硅层还包括第五部分和第六部分；
所述第五部分与所述第一部分直接接触；
所述第六部分与所述第二部分直接接触；
所述第一部分、所述第二部分、所述第五部分、所述第六部分和所述多晶硅部与所述栅极绝缘层直接接触；以及
所述第二非晶硅层与所述第五部分直接接触，并且与所述第六部分直接接触。
7.根据权利要求3至6中任一项所述的薄膜晶体管，其中，所述第二非晶硅层包括第七部分和第八部分；
所述第七部分位于所述蚀刻停止层的远离所述第一部分的一侧；
所述第八部分位于所述蚀刻停止层的远离所述第二部分的一侧；
所述第七部分在所述基底基板上的正投影与所述第一部分在所述基底基板上的正投影至少部分重叠；以及
所述第八部分在所述基底基板上的正投影与所述第二部分在所述基底基板上的正投影至少部分重叠。
8.根据权利要求3至6中任一项所述的薄膜晶体管，还包括位于所述蚀刻停止层的远离所述基底基板的一侧的掺杂非晶硅层；
其中，所述掺杂非晶硅层位于所述源极与所述第二非晶硅层之间，以及所述漏极与所述第二非晶硅层之间。
9.根据权利要求2所述的薄膜晶体管，其中，所述非晶硅部由第一非晶硅层组成；
所述第一非晶硅层与所述多晶硅部在同一层中，且包括所述第一部分、所述第二部分、第五部分和第六部分；
所述第五部分与所述第一部分直接接触；
所述第六部分与所述第二部分直接接触；以及
所述第一部分、所述第二部分、所述第五部分、所述第六部分和所述多晶硅部与所述栅极绝缘层直接接触。
10.根据权利要求8所述的薄膜晶体管，还包括位于所述蚀刻停止层的远离所述基底基板的一侧的掺杂非晶硅层；
其中，所述掺杂非晶硅层位于所述源极与所述第一非晶硅层之间，以及位于所述漏极与所述第一非晶硅层之间。
11.根据权利要求1所述的薄膜晶体管，其中，所述非晶硅部位于所述多晶硅部的远离所述基底基板的一侧；
所述蚀刻停止层位于所述非晶硅部的远离所述多晶硅部的一侧；以及
所述非晶硅部将所述蚀刻停止层与所述多晶硅部间隔开。
12.根据权利要求11所述的薄膜晶体管，还包括位于所述蚀刻停止层的远离所述基底基板的一侧的掺杂非晶硅层；
其中，所述掺杂非晶硅层位于所述源极和所述非晶硅部之间、位于所述源极和所述多晶硅部之间、位于所述漏极和所述非晶硅部之间、以及位于所述漏极和所述多晶硅部之间；以及
所述掺杂非晶硅层与所述非晶硅部直接接触，且与所述多晶硅部直接接触。
13.一种显示设备，包括显示基板和连接到所述显示基板的一个或多个集成电路，所述显示基板包括根据权利要求1至12中任一项所述的薄膜晶体管。
14.一种制造薄膜电晶体的方法，包括：
在基底基板上形成栅极；
在所述基底基板上形成有源层，形成所述有源层包括形成多晶硅部和形成非晶硅部，所述多晶硅部包括多晶硅材料且所述非晶硅部包括非晶硅材料；
形成栅极绝缘层，所述栅极绝缘层被形成为使所述栅极与所述有源层绝缘；
在所述基底基板上形成源极和漏极；以及
形成蚀刻停止层，其位于所述多晶硅部的远离所述基底基板的一侧；
其中，所述蚀刻停止层在所述基底基板上的正投影覆盖所述多晶硅部在所述基底基板上的正投影以及所述非晶硅部的至少一部分在所述基底基板上的正投影。
15.根据权利要求14所述的方法，其中，形成所述有源层包括：
在所述基底基板上沉积第一非晶硅材料层；以及
将所述第一非晶硅材料层的一部分结晶成多晶硅材料，从而形成所述多晶硅部；
其中，所述蚀刻停止层在所述基底基板上的正投影覆盖所述多晶硅部以及所述第一非晶硅材料层的第一部分和第二部分在所述基底基板上的正投影；
所述第一部分和所述第二部分分别位于所述多晶硅部的相对两侧；以及
所述第一部分、所述第二部分和所述多晶硅部在同一层中，与所述蚀刻停止层直接接触，并且位于所述蚀刻停止层的靠近所述基底基板的一侧。
16.根据权利要求15所述的方法，还包括在形成所述蚀刻停止层之后，形成第二非晶硅材料层，其位于所述蚀刻停止层的远离所述基底基板的一侧；以及
图案化所述第二非晶硅材料层，以形成第二非晶硅层。
17.根据权利要求16所述的方法，在使所述第一非晶硅材料层的所述部分结晶以及形成所述蚀刻停止层之后，所述方法还包括：
图案化所述第一非晶硅材料层，以移除未被所述蚀刻停止层覆盖的部分，从而形成包括所述第一部分和所述第二部分的第一非晶硅层；
其中，所述第二非晶硅层被形成为包括第三部分和第四部分；
所述第三部分被形成为与所述第一部分直接接触；
所述第四部分被形成为与所述第二部分直接接触；以及
所述第一部分、所述第二部分、所述第三部分、所述第四部分和所述多晶硅部被形成为与所述栅极绝缘层直接接触。
18.根据权利要求16或17所述的方法，其中，图案化所述第一非晶硅材料层形成由所述第一部分和所述第二部分组成的所述第一非晶硅层；
所述第一部分、所述多晶硅部和所述第二部分被形成为沿着沟道宽度方向依次布置；
沿着沟道长度方向，所述多晶硅部、所述第一部分和所述第二部分中的每一个具有与所述蚀刻停止层的尺寸实质上相同的尺寸；
沿着所述沟道宽度方向，所述多晶硅部、所述第一部分和所述第二部分的组合具有与所述蚀刻停止层的尺寸实质上相同的尺寸；以及
所述蚀刻停止层在所述基底基板上的正投影与所述多晶硅部、所述第一部分和所述第二部分的组合在所述基底基板上的正投影实质上重叠。
19.根据权利要求16所述的方法，还包括在使所述第一非晶硅材料层的所述部分结晶之后，图案化所述第一非晶硅材料层，以形成包括所述第一部分、所述第二部分、第五部分和第六部分的第一非晶硅层；
其中，所述第五部分被形成为与所述第一部分直接接触；
所述第六部分被形成为与所述第二部分直接接触；
所述第一部分、所述第二部分、所述第五部分、所述第六部分和所述多晶硅部被形成为与所述栅极绝缘层直接接触；以及
所述第二非晶硅层被形成为与所述第五部分直接接触，并与所述第六部分直接接触。
20.根据权利要求16至19中任一项所述的方法，还包括形成掺杂非晶硅层，其位于所述蚀刻停止层的远离所述基底基板的一侧；
其中，所述掺杂非晶硅层被形成在所述源极和所述第二非晶硅层之间，以及在所述漏极和所述第二非晶硅层之间。
21.根据权利要求16所述的方法，还包括在使所述第一非晶硅材料层的所述部分结晶之后，图案化所述第一非晶硅材料层，以形成包括所述第一部分、所述第二部分、第五部分和第六部分的第一非晶硅层；
其中，所述第五部分被形成为与所述第一部分直接接触；
所述第六部分被形成为与所述第二部分直接接触；以及
所述第一部分、所述第二部分、所述第五部分、所述第六部分和所述多晶硅部被形成为与所述栅极绝缘层直接接触；
所述方法还包括形成掺杂非晶硅层，其位于所述蚀刻停止层和所述第一非晶硅层的远离所述基底基板的一侧；
其中，所述掺杂非晶硅层被形成在所述源极和所述第五部分之间，以及在所述漏极和所述第六部分之间。
22.根据权利要求15所述的方法，其中，形成所述有源层包括：
在所述基底基板上沉积第一非晶硅材料层；
将所述第一非晶硅材料层的一部分结晶为所述多晶硅材料；
在所述第一非晶硅材料层的远离所述基底基板的一侧沉积第二非晶硅材料层；
形成蚀刻停止层，其位于所述第二非晶硅材料层的远离所述第一非晶硅材料层的结晶部分的一侧；以及
使用所述蚀刻停止层作为掩模板，图案化所述第一非晶硅材料层和所述第二非晶硅材料层，从而形成所述多晶硅部和所述非晶硅部；
其中，所述非晶硅部被形成为位于所述多晶硅部的远离所述基底基板的一侧；
所述蚀刻停止层被形成为位于所述非晶硅部的远离所述多晶硅部的一侧；以及
所述非晶硅部将所述蚀刻停止层与所述多晶硅部间隔开。
23.根据权利要求22所述的方法，还包括形成掺杂非晶硅层，其位于所述蚀刻停止层的远离所述基底基板的一侧；
其中，所述掺杂非晶硅层被形成在所述源极和所述非晶硅部之间、在所述源极和所述多晶硅部之间、在所述漏极和所述非晶硅部之间、以及在所述漏极和所述多晶硅部之间；以及
所述掺杂非晶硅层被形成为与所述非晶硅部直接接触，并且与所述多晶硅部直接接触。
CN202080004004.0A 2020-12-21 2020-12-21 薄膜晶体管、显示设备和制造薄膜晶体管的方法 Pending CN115280515A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/137869 WO2022133631A1 (en) 2020-12-21 2020-12-21 Thin film transistor, display apparatus, and method of fabricating thin film transistor

Publications (1)

Publication Number Publication Date
CN115280515A true CN115280515A (zh) 2022-11-01

Family

ID=82157049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080004004.0A Pending CN115280515A (zh) 2020-12-21 2020-12-21 薄膜晶体管、显示设备和制造薄膜晶体管的方法

Country Status (4)

Country Link
US (1) US20220399465A1 (zh)
CN (1) CN115280515A (zh)
DE (1) DE112020007084T5 (zh)
WO (1) WO2022133631A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100982311B1 (ko) * 2008-05-26 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR102127235B1 (ko) * 2013-04-02 2020-06-29 엘지디스플레이 주식회사 디스플레이 장치의 박막 트랜지스터 기판과 이의 제조방법
CN108735819B (zh) * 2017-04-13 2020-07-14 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及其制造方法、显示基板
US11177386B2 (en) * 2017-11-22 2021-11-16 Boe Technology Group Co., Ltd. Thin film transistor and display apparatus
WO2019234890A1 (ja) * 2018-06-07 2019-12-12 堺ディスプレイプロダクト株式会社 薄膜トランジスタおよびその製造方法
CN109300916A (zh) * 2018-09-30 2019-02-01 重庆惠科金渝光电科技有限公司 阵列基板及其制备方法和显示器件
CN109390412A (zh) * 2018-10-24 2019-02-26 合肥鑫晟光电科技有限公司 晶体管及其制造方法、显示基板、显示装置

Also Published As

Publication number Publication date
WO2022133631A1 (en) 2022-06-30
DE112020007084T5 (de) 2023-01-26
US20220399465A1 (en) 2022-12-15

Similar Documents

Publication Publication Date Title
US10109647B2 (en) MOTFT with un-patterned etch-stop
US7800177B2 (en) Thin film transistor plate and method of fabricating the same
TWI578541B (zh) 薄膜電晶體、製造其之方法以及包括其的有機發光二極體顯示裝置
JP2006093715A (ja) 薄膜トランジスタの製造方法
US8766264B2 (en) Thin film transistor with concave region in the gate insulating layer thereof
US20180197901A1 (en) Thin film transistor, display substrate and display panel having the same, and fabricating method thereof
US20150102344A1 (en) Thin film transistor array substrate and method of manufacturing the same
WO2017070868A1 (zh) N型tft的制作方法
WO2018000478A1 (zh) 薄膜晶体管的制造方法及阵列基板的制造方法
US10115833B2 (en) Self-aligned heterojunction field effect transistor
WO2017166833A1 (en) Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus
CN110993697B (zh) 薄膜晶体管及其制造方法、显示面板
WO2019179137A1 (zh) 阵列基板及其制造方法、显示面板、电子装置
US20190371904A1 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
US9252284B2 (en) Display substrate and method of manufacturing a display substrate
WO2011141946A1 (ja) 薄膜トランジスタ装置及びその製造方法
WO2020088020A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
US10249763B2 (en) Array substrate, and display device, and fabrication methods
US20100207120A1 (en) Production method of semiconductor device and semiconductor device
WO2022133631A1 (en) Thin film transistor, display apparatus, and method of fabricating thin film transistor
JP6209918B2 (ja) 薄膜トランジスタ、及び薄膜トランジスタの製造方法
CN112071868A (zh) Ltps tft阵列基板及显示装置
JP6264015B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
WO2023134161A1 (zh) 晶体管及其制造方法
CN116544246A (zh) 阵列基板及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination