JP2010175687A - 表示装置及び表示方法 - Google Patents

Abstract

【課題】アドレス期間を短くして消費電力を削減すると共に、画質の劣化を抑える。
【解決手段】データ決定部３は、連続する複数行においてビットの重みが小さい側の一部のサブフィールドについて、これらの画像データ（ビット値）が同じになるように設定し、設定後の画像データと元の画像データとの間の誤差が最も小さくなるように、残りのサブフィールドの画像データ（ビット値）を設定し、このようにして設定した画像データを、サブフィールド毎の新たな画像データに決定する。データドライバ７及び維持ドライバ８は、連続する複数行を同時に走査するように、電極パルスをアドレス電極９及び走査電極１０に印加する。これにより、アドレス期間を短くすることができる。また、元の画像データとの誤差が最小になるから、画質の劣化を防ぐことができる。
【選択図】図５

Description

本発明は、プラズマディスプレイパネル（ＰＤＰ）等のマトリクス型表示装置及び表示方法において、特に、画像データを表示するフィールドを複数のサブフィールドに分割し、これらの複数のサブフィールドを足し合わせて階調表示する技術に関する。

従来、マトリクス状に配置された電極に電圧を印加することにより、水平方向（行方向）及び垂直方向（列方向）に多数配置された画素を選択して発光させるマトリクス型表示装置が知られている。この表示装置では、画像データを表示するフィールドを複数のサブフィールドに時間的に分割し、分割したそれぞれのサブフィールドの表示時間に重み付けをし、これらのサブフィールドを足し合わせて（時間積分して）画像表示する。これにより、人の眼に映る画像の時間的な積分作用によって、階調表示を実現することができる。

例えば、特許文献１には、表示パネルに２５６階調の画像表示を行うために、１フィールドを８つのサブフィールドに分割し、１，２，４，８，１６，３２，６４，１２８の重み付けを各サブフィールドに持たせ、これらのサブフィールドを足し合わせることにより画像表示を行う表示装置が記載されている。

この表示装置は、１画素あたり８ビットの画像データを、表示パネルに２５６階調表示するにあたり、８ビットの画像データをサブフィールド１（ＳＦ１）〜サブフィールド８（ＳＦ８）までの８種類の２値の画像データに変換する。そして、変換した２値の画像データに従って、ＳＦ１〜ＳＦ８の処理をそれぞれ行うことにより、２５６階調の画像表示を行う。

図８は、従来の表示装置におけるサブフィールド毎の画像データを説明する図である。図８に示すように、行及び列により特定される画素毎に、８ビットの画像データがＳＦ１〜ＳＦ８におけるサブフィールド毎の２値の画像データに変換され、変換された画像データが表示のためにそのまま用いられる。

図９は、従来の表示装置における駆動タイミングを説明する図である。図９に示すように、行及び列により特定される８ビットの画像データは、１フィールドの処理によって、２５６階調表示される。１フィールドは、ＳＦ１〜ＳＦ８の８つのサブフィールドに分割され、各サブフィールドは、アドレス期間ａ１〜ａ８及び表示期間ｂ１〜ｂ８により構成される。アドレス期間ａ１〜ａ８は、発光させる画素を選択するための処理が行われる期間であり、全て同じ時間長である。表示期間ｂ１〜ｂ８は、アドレス期間ａ１〜ａ８により選択された画素を、重みに応じて所定時間分発光させるための処理が行われる期間であり、表示期間ｂ１が最も短い時間長であり、表示期間ｂ８が最も長い時間長である。

８ビットの画像データが変換されたＳＦ１〜ＳＦ８の２値の画像データにより、その画素は、その重みに応じて表示期間ｂ１〜ｂ８の所定時間分発光する。例えば、８ビットの画像データがＳＦ１〜ＳＦ８の２値の画像データ（「１０１００１００」）：左側が下位ビット、右側が上位ビットとする。以下、同じ。）に変換された場合、その画素は、ＳＦ１のアドレス期間ａ１において選択され、表示期間ｂ１が実行されて、その時間分発光する。そして、ＳＦ３，６のアドレス期間ａ３，ａ６において選択され、同様に表示期間ｂ３，ｂ６が実行されて、その時間分発光する。ＳＦ２，ＳＦ４，ＳＦ５，ＳＦ７，ＳＦ８では画素は選択されないから発光しない。このようにして、その画素は、ＳＦ１，ＳＦ３，ＳＦ６における時間分発光することにより、階調表示がなされる。

図１０は、サブフィールドを構成するアドレス期間及び表示期間を説明する図である。横軸は経過時間を示しており、縦軸は、経過時間に対するアドレス電極パルス、走査電極パルス及び維持電極パルスを示しており、これらのパルスはそれぞれの電極に印加される。アドレス期間において、ｎ列の画素に対応するアドレス電極パルスが、所定のパルス幅にて、行毎に印加される。画素を発光させる場合にはアドレス電極パルスが印加され、発光させない場合には印加されない。また、行数Ｍの画素に対応する走査電極パルス１〜Ｍが、アドレス電極パルスと同じパルス幅にてそれぞれ印加される。アドレス電極パルスと走査電極パルスとが同時に印加された画素では、セルが放電して発光する。放電したセルでは、電極を覆う誘電体上に電荷が蓄積しており、その後の一定期間内であれば、再び放電を発生させることができる。

一方、表示期間において、行数Ｍの画素に対応する走査電極パルスと維持電極パルスが交互に印加される。これにより、セルでは放電と充電が繰り返されて発光が継続する。図９に示した表示期間ｂ１〜ｂ８は、この繰り返しの数によって時間長が異なっている。

しかしながら、このような特許文献１の表示装置では、行数が多くなると、サブフィールド内のアドレス期間が長くなってしまう。また、階調数を増やすために画像データのビット数が多くなると、１フィールド内のサブフィールドの数が増えてしまう。このような表示装置には１フィールドの時間に制限があるから、アドレス期間において、充分な幅のアドレス電極パルスを印加することができないという問題があった。また、サブフィールド数を増やすことができないから、階調数を増やすことができないという問題があり、さらに、アドレス電極パルスの電力が増加するという問題もあった。

また、特許文献２には、１フィールドを複数のサブフィールドに分割し、重み付けの大きい上位ビットに対応するサブフィールドをさらに分割し、これらのサブフィールドを足し合わせて画像表示を行う表示装置が記載されている。この表示装置によれば、本来の輝度差がほとんど無い画素間で相当の輝度差があるような不自然さを知覚する、いわゆる動画疑似輪郭による画質劣化の問題を解決することができる。

しかしながら、このような特許文献２の表示装置では、特許文献１と同様な問題があった。すなわち、１フィールドにおけるサブフィールドの数が増えてしまうから、アドレス電極パルスの電力が増加するという問題があった。また、充分な幅のアドレス電極パルスを印加することができないと共に、階調数を増やすことができないという問題もあった。

また、特許文献３には、１フィールドを複数のサブフィールドに分割し、これらのサブフィールドを足し合わせることにより画像表示を行う場合に、複数行の走査電極パルスをそれぞれの走査電極に同時に印加する表示装置が記載されている。この表示装置によれば、複数行を同時に走査するようにしたから、アドレス期間を短くすることができる。したがって、特許文献１，２における問題（アドレス電極パルスの電力が増加する、充分な幅のアドレス電極パルスを印加できない、階調数を増やすことができない）を解決することができる。

しかしながら、このような特許文献３の表示装置では、複数行の走査電極パルスが同時に印加されたそれぞれの画素において、本来は異なる画像データであるにもかかわらず、所定のサブフィールドでは同一の画像データに設定して画像表示を行うから、解像度が著しく低下して画質が劣化するという問題があった。

また、特許文献４には、第１のフィールドにおいて、奇数行の走査電極パルスをそれぞれの走査電極に同時に印加し、第２のフィールドにおいて、偶数行の走査電極パルスをそれぞれの走査電極に同時に印加する表示装置が記載されている。この表示装置によれば、アドレス期間を短くすることができ、特許文献１，２における問題を解決することができる。

しかしながら、このような特許文献４の表示装置では、特許文献３の表示装置と同様に、所定のサブフィールドでは同一の画像データに設定して画像表示を行うから、解像度が著しく低下して画質が劣化するという問題があった。

特許第３２５９２５３号公報 特許第３０７５３３５号公報 特開平９−３０５１４２号公報 国際公開第ＷＯ００／５７３９６号

そこで、本発明の目的は、行方向及び列方向に配列した複数の画素を備え、画素を選択するアドレス期間と画素を所定時間分発光させる表示期間とからなるサブフィールドの処理により階調表示を行うマトリクス型表示装置において、アドレス期間を短くして消費電力を削減すると共に、画質の劣化を抑えることが可能な表示装置及び表示方法を提供することにある。

前記課題を解決するため、本発明による表示装置は、行方向及び列方向に配列した複数の画素を備え、画像データをビット毎のデータに変換してサブフィールド毎のデータとし、前記画素を選択するアドレス期間と、前記選択した画素を前記ビットの重みに応じた時間分発光させる表示期間とからなるサブフィールドの処理により、前記画像データに従って階調表示を行う表示装置において、連続する複数行の画像データに対し、所定のサブフィールドにおける前記複数行のデータのそれぞれを同一のデータに設定し、前記画像データと、前記同一のデータを所定のサブフィールドに設定した後の画像データとの間の誤差が小さくなるように、残りのサブフィールドのデータを設定し、前記設定後の所定のサブフィールドのデータ及び残りのサブフィールドのデータにより新たな画像データを決定するデータ決定部と、前記所定のサブフィールドのアドレス期間において、前記連続する複数行の画素に対して同時に走査するドライバ部と、を備え、前記新たな画像データに従って階調表示を行うことを特徴とする。

また、本発明による表示装置は、前記データ決定部が、連続する複数行の画像データに対し、前記ビットの重みが最も小さいサブフィールドから所定のサブフィールドまでのデータを同一のデータに設定する、ことを特徴とする。

また、本発明による表示装置は、前記連続する複数行は、前記ビットの重みが小さいサブフィールドほど、多くの行が割り当てられるように設定されている、ことを特徴とする。

また、本発明による表示装置は、前記データ決定部が、連続する複数行の画像データに対し、所定のサブフィールドにおける前記複数行のデータのそれぞれを、前記複数行のデータのうちのいずれかのデータと同一になるように設定する、ことを特徴とする。

また、本発明による表示装置は、前記データ決定部が、前記残りのサブフィールドのデータに、１ずつ増加するカウント値を設定し、前記画像データと、前記同一のデータを所定のサブフィールドに設定すると共に前記カウント値を残りのサブフィールドに設定した後の画像データとを比較し、その誤差が最小となる新たな画像データを決定する、ことを特徴とする。

また、本発明による表示方法は、行方向及び列方向に配列した複数の画素から、画像データに従って画素を選択するアドレス期間と、前記選択した画素を前記画像データのビットの重みに応じた時間分発光させる表示期間とからなるサブフィールドの処理により、前記画像データに従って階調表示を行う表示方法において、前記画像データをビット毎のデータに変換し、前記サブフィールド毎のデータに設定するステップと、連続する複数行の画像データに対し、所定のサブフィールドにおける前記複数行のデータのそれぞれを、同一のデータに設定するステップと、前記画像データと、前記同一のデータを所定のサブフィールドに設定した後の画像データとの間の誤差が小さくなるように、残りのサブフィールドのデータを設定し、前記設定後の所定のサブフィールドのデータ及び残りのサブフィールドのデータにより新たな画像データを決定するステップと、前記所定のサブフィールドのアドレス期間において、前記連続する複数行の画素に対して同時に走査して画素を選択するステップと、前記表示期間において、前記選択した画素に対し、前記画像データのビットの重みに応じた時間分発光させるステップと、を備え、前記新たな画像データに従って階調表示を行うことを特徴とする。

以上のように、本発明によれば、サブフィールドの処理において、連続した複数行を同時に走査するようにした。これにより、アドレス期間を短くすることができ、消費電力を削減することができる。また、所定のサブフィールドのデータを同一のデータに設定した画像データと元の画像データとの間の誤差が最小になるように、新たな画像データを設定するようにしたから、画質の劣化を防ぐことができる。

本発明の実施形態による表示装置の構成を示すブロック図である。 データ決定部により決定される、サブフィールド毎の画像データを説明する図である。 データドライバ及び維持ドライバにより動作する表示パネルの駆動タイミングを説明する図である。 アドレスサイクルについて説明する図である。 データ決定部の構成を示すブロック図である。 データ決定部による処理の概略を示すフローチャートである。 データ決定部による処理の具体例を説明する図である。 従来の表示装置におけるサブフィールド毎の画像データを説明する図である。 従来の表示装置における駆動タイミングを説明する図である。 従来の表示装置におけるサブフィールドを構成するアドレス期間及び表示期間を説明する図である。

以下、本発明を実施するための形態について図面を用いて詳細に説明する。
〔表示装置の構成〕
まず、本発明の実施形態による表示装置の構成について説明する。図１は、本発明の実施形態による表示装置の構成を示すブロック図である。この表示装置１は、Ｍ行×Ｎ列に配列した画素を備えたプラズマディスプレイ等のマトリクス型表示装置であり、サブフィールド変換部２、データ決定部３、フレームメモリ４、タイミングパルス発生部５、表示パネル６、データドライバ７、維持ドライバ８、アドレス電極９、走査電極１０及び維持電極１１を備えている。尚、図１において、走査電極１０と維持電極１１とは別の電極であるが、説明を簡単にするために、便宜上同じ電極として示している。

サブフィールド変換部２は、１画素あたり８ビットの画像データを１画素毎に入力し、これを２^８＝２５６階調で表示するために、最下位ビットから最上位ビットまで、それぞれのビットのみからなる８種類の２値の画像データ（ビット値）に変換し、ＳＦ１〜ＳＦ８におけるサブフィールド毎の２値の画像データをデータ決定部３に出力する。サブフィールド変換部２による変換処理は、タイミングパルス発生部５により発生するタイミング信号に基づいて行われる。

データ決定部３は、サブフィールド変換部２から、１画素の画像データとしてＳＦ１〜ＳＦ８におけるサブフィールド毎の２値の画像データを入力する。そして、データ決定部３は、予め設定された規則に従って、連続する複数行においてビットの重みが小さい側のサブフィールドの画像データ（ビット値）に対し、これらの画像データ（ビット値）が同じになるように設定し、かつ、その行においてフィールドの画像データ（８ビットの値）と元の画像データ（８ビットの値）との間の誤差が最も小さくなるように、残りのサブフィールド（ビットの重みが大きい側のサブフィールド）の画像データ（ビット値）をそれぞれ設定する。このようにして設定した画像データを、ＳＦ１〜ＳＦ８におけるサブフィールド毎の２値の新たな画像データに決定し、フレームメモリ４に格納する。データ決定部３による決定処理は、タイミングパルス発生部５により発生するタイミング信号に基づいて行われる。

フレームメモリ４は、データ決定部３により、ＳＦ１〜ＳＦ８におけるサブフィールド毎の新たな２値の画像データ（１画素分の画像データ）が格納され、Ｍ行×Ｎ列の画素からなる１画面のフレームを単位にして画像データを記憶する。また、フレームメモリ４は、データドライバ７により、ＳＦ１〜ＳＦ８におけるサブフィールド毎の２値の画像データ（１画素分の画像データ）が１フレーム毎に読み出される。フレームメモリ４による処理は、タイミングパルス発生部５により発生するタイミング信号に基づいて行われる。

タイミングパルス発生部５は、１画素あたり８ビットの画像データを入力し、その入力タイミングに従って、サブフィールド変換部２、データ決定部３、フレームメモリ４、データドライバ７及び維持ドライバ８がそれぞれの処理を行うためのタイミング信号を発生する。

表示パネル６は、２枚のガラス板、アドレス電極９、走査電極１０、維持電極１１等を備えており、２枚のガラス板及び隔壁で仕切られた空間の放電セルが、水平方向（行方向）及び垂直方向（列方向）に配列された複数の画素として構成されている。放電セルには希ガスが封入されている。サブフィールドのアドレス期間において、データドライバ７によりアドレス電極９に電圧が加わると共に、維持ドライバ８により走査電極１０に電圧が加わると、放電が起こって紫外線が発生する。隔壁には蛍光体が塗布されており、紫外線によって蛍光体が励起され、画素が発光する。また、表示期間において、維持ドライバ８により走査電極１０及び維持電極１１に交互に電圧が加わると、放電と充電とを繰り返し、画素の発光が表示期間の時間分継続する。尚、蛍光体の発光色は放電セル毎に赤、緑及び青に塗り分けられており、画像データに応じて放電セルの画素を選択することによって、カラー表示が行われる。

データドライバ７は、フレームメモリ４から、ＳＦ１〜ＳＦ８におけるサブフィールド毎の２値の画像データを１フレーム分読み出す。そして、サブフィールドを構成するアドレス期間において、サブフィールド毎の２値の画像データに従い、行毎かつサブフィールド毎に、駆動パルス（アドレス電極パルス）をアドレス電極９に印加する。具体的には、データドライバ７は、ＳＦ１のアドレス期間において、ＳＦ１の１行目／各列の画像データに従い、それぞれのアドレス電極パルスをアドレス電極９に印加する。そして、ＳＦ１の２行目〜Ｍ行目についても同様の処理を順次行う。また、ＳＦ２〜ＳＦ８のアドレス期間においても、１行目〜Ｍ行目について同様の処理を順次行う。アドレス電極パルスの印加により、発光させる画素が選択される。

本発明の実施形態では、データドライバ７は、データ決定部３において予め設定された規則に従って同じ２値の画像データが設定されたサブフィールドにおける複数行に対し、同じタイミングのアドレス電極パルスをアドレス電極９に印加する。これにより、複数行を同時に走査するから、アドレス電極９に印加するアドレス電極パルスの数を減らすことができる。すなわち、アドレス走査の数を減らすことができ、アドレス期間を短くすることができる。

維持ドライバ８は、サブフィールドを構成するアドレス期間において、予め設定されたタイミングにて、行毎に駆動パルス（走査電極パルス）を走査電極１０に印加する。これにより、データドライバ７からのアドレス電極パルスが同時に印加された場合、発光させる画素が選択される。また、維持ドライバ８は、サブフィールドを構成する表示期間において、サブフィールド毎に異なる回数の走査電極パルスを走査電極１０に印加すると共に、走査電極パルスと対になる駆動パルス（維持電極パルス）を維持電極１１に印加する。走査電極パルス及び維持電極パルスは、交互に繰り返して印加され、図９に示したように、ビットの重みが小さい側のサブフィールドほど繰り返し回数が少なく、表示期間の時間が短くなる。

本発明の実施形態では、維持ドライバ８は、データ決定部３において予め設定された規則に従って同じ２値の画像データが設定されたサブフィールドにおける複数行に対し、それぞれの走査電極パルスを同じタイミングで走査電極１０に印加する。これにより、複数行を同時に走査するから、アドレス走査の数を減らすことができ、アドレス期間を短くすることができる。

データドライバ７により印加されるアドレス電極パルス、及び維持ドライバ８により印加される走査電極パルスが同時に放電セルに与えられると、放電が起こって蛍光体が励起され、画素が発光する。これにより、アドレス期間が実行される。そして、表示期間において、維持ドライバ８により印加される走査電極パルス及び維持電極パルスが交互に放電セルに与えられると、放電と充電とが繰り返され、画素の発光が継続する。これにより、表示期間が実行される。このように、サブフィールドの２値の画像データに従ってアドレス期間が実行され、アドレス期間が実行されて選択された画素は、サブフィールドの重みに応じた時間長の表示期間を実行して発光する。そして、ＳＦ１からＳＦ８までのサブフィールドを実行することにより、画像データに応じた２５６階調の表示を行うことができる。

〔画像データ〕
次に、画像データについて説明する。図２は、図１に示したデータ決定部３により決定される、サブフィールド毎の画像データを説明する図である。前述のとおり、データ決定部３は、元の画像データに対し、予め設定された規則に従って、所定の複数行におけるサブフィールドの２値の画像データが同じになるように設定し、かつ、その行におけるフィールドの画像データと元の画像データとの間の誤差が最も小さくなるように、残りのサブフィールドの２値の画像データを設定する。

図２に示すように、データ決定部３において予め設定された規則は、４ｍ〜４ｍ＋３行におけるＳＦ１の画像データを同一の画像データＤ１に設定し、４ｍ〜４ｍ＋３行におけるＳＦ２の画像データを同一の画像データＤ２に設定し、４ｍ，４ｍ＋１行におけるＳＦ３の画像データを同一の画像データＤ３に設定し、４ｍ，４ｍ＋１行におけるＳＦ４の画像データを同一の画像データＤ４に設定し、４ｍ＋２，４ｍ＋３行におけるＳＦ３の画像データを同一の画像データＤ１３に設定し、４ｍ＋２，４ｍ＋３行におけるＳＦ４の画像データを同一の画像データＤ１４に設定するものである。具体的には、データ決定部３は、４ｍ行におけるＳＦ１の画像データＤ１を４ｍ＋１〜４ｍ＋３行におけるＳＦ１の画像データにコピーする。同様に、４ｍ行におけるＳＦ２の画像データＤ２を４ｍ＋１〜４ｍ＋３行におけるＳＦ２の画像データに、４ｍ行におけるＳＦ３の画像データＤ３を４ｍ＋１行におけるＳＦ３の画像データに、４ｍ行におけるＳＦ４の画像データＤ４を４ｍ＋１行におけるＳＦ４の画像データに、４ｍ＋２行におけるＳＦ３の画像データＤ１３を４ｍ＋３行におけるＳＦ３の画像データに、４ｍ＋２行におけるＳＦ４の画像データＤ１４を４ｍ＋３行におけるＳＦ４の画像データにそれぞれコピーする。

データ決定部３は、例えば、４ｍ行の画素におけるＳＦ１〜ＳＦ８の画像データ（「Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，Ｄ７，Ｄ８」／元の画像データ）を入力し、この画像データはそのまま出力する。そして、データ決定部３は、４ｍ＋１行の画素におけるＳＦ１〜ＳＦ８の画像データ（「ｄ１，ｄ２，ｄ３，ｄ４，ｄ５，ｄ６，ｄ７，ｄ８」／元の画像データ）を入力し、図２に示した規則に従って、ＳＦ１〜ＳＦ４の画像データが４ｍ行の画像におけるＳＦ１〜ＳＦ４の画像データＤ１〜Ｄ４と同じになるように設定する。すなわち、「ｄ１」の代わりに「Ｄ１」を設定（コピー）し、「ｄ２，ｄ３，ｄ４」の代わりに「Ｄ２，Ｄ３，Ｄ４」を設定（コピー）する。そして、データ決定部３は、４ｍ＋１行について、画像データ「Ｄ１，Ｄ２，Ｄ３，Ｄ４，＊，＊，＊，＊」と元の画像データ「ｄ１，ｄ２，ｄ３，ｄ４，ｄ５，ｄ６，ｄ７，ｄ８」との間の誤差が最小になるように、「＊，＊，＊，＊」＝「Ｄ９，Ｄ１０，Ｄ１１，Ｄ１２」を算出し、「＊，＊，＊，＊」に設定（挿入）する。このようにして設定した画像データ「Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ９，Ｄ１０，Ｄ１１，Ｄ１２」を新たな画像データとして決定する。

また、データ決定部３は、４ｍ＋２行の画素におけるＳＦ１〜ＳＦ８の画像データ（「ｄ２１，ｄ２２，ｄ２３，ｄ２４，ｄ２５，ｄ２６，ｄ２７，ｄ２８」／元の画像データ）を入力し、図２に示した規則に従って、ＳＦ１，ＳＦ２の画像データが４ｍ列の画像におけるＳＦ１，ＳＦ２の画像データＤ１，Ｄ２と同じになるように設定する。すなわち、「ｄ２１」の代わりに「Ｄ１」を設定し、「ｄ２２」の代わりに「Ｄ２」を設定する。そして、データ決定部３は、画像データ「Ｄ１，Ｄ２，＊，＊，＊，＊，＊，＊」と元の画像データ「ｄ２１，ｄ２２，ｄ２３，ｄ２４，ｄ２５，ｄ２６，ｄ２７，ｄ２８」との間の誤差が最小になるように、「＊，＊，＊，＊，＊，＊」＝「Ｄ１３，Ｄ１４，Ｄ１５，Ｄ１６，Ｄ１７，Ｄ１８」を算出し、「＊，＊，＊，＊，＊，＊」に設定する。このようにして設定した画像データ「Ｄ１，Ｄ２，Ｄ１３，Ｄ１４，Ｄ１５，Ｄ１６，Ｄ１７，Ｄ１８」を新たな画像データとして決定する。同様にして、データ決定部３は、４ｍ＋３行の画素におけるＳＦ１〜ＳＦ８の画像データに対し、画像データ「Ｄ１，Ｄ２，Ｄ１３，Ｄ１４，Ｄ１９，Ｄ２０，Ｄ２１，Ｄ２２」を新たな画像データとして決定する。

尚、図２に示した規則では、ＳＦ１，ＳＦ２において、４ｍ行の画像データを基準にして、４ｍ＋１〜４ｍ＋３行にそれと同一の画像データを設定するようにしたが、４ｍ＋１行〜４ｍ＋３行のいずれかの画像データを基準にして、他の行にそれと同一の画像データを設定するようにしてもよい。同様に、ＳＦ３，ＳＦ４において、４ｍ行の画像データを基準にして、４ｍ＋１行にそれと同一の画像データを設定するようにしたが、４ｍ＋１行の画像データを基準にして、４ｍ行にそれと同一の画像データを設定するようにしてもよい。４ｍ＋２行及び４ｍ＋３行についても同様である。

また、図２に示した規則では、ＳＦ１，ＳＦ２において、４つの行の画像データが同一になるように設定し、ＳＦ３，ＳＦ４において、２つの行の画像データが同じになるように設定した。すなわち、ビットの重みが小さいＳＦほど、画像データが同一に設定される行数が多くなるようにした。ビットの重みが小さいＳＦの画像データを変更しても、画質に与える影響がさほど大きくないから、画質劣化を抑えることができる。

〔駆動タイミング〕
次に、駆動タイミングについて説明する。図３は、図１に示した表示装置１における駆動タイミングを説明する図であり、図４は、図１に示した表示装置１におけるサブフィールドを構成するアドレスサイクルについて説明する図である。図３及び図４は、図２に示した、同一の画像データが設定される規則に対応している。前述のとおり、データドライバ７は、サブフィールドを構成するアドレス期間において、サブフィールド毎の２値の画像データに従い、行毎かつサブフィールド毎に、アドレス電極パルスをアドレス電極９に印加する。また、維持ドライバ８は、サブフィールドを構成するアドレス期間において、走査電極パルスを走査電極１０に印加し、サブフィールドを構成する表示期間において、走査電極パルスを走査電極１０に印加すると共に、走査電極パルスと対になる駆動パルス（維持電極パルス）を維持電極１１に印加し、走査電極パルス及び維持電極パルスの印加を繰り返す。

図３を参照して、１フィールドは、図９と同様に、ＳＦ１〜ＳＦ８の８つのサブフィールドに分割され、各サブフィールドは、アドレス期間ａ１〜ａ８及び表示期間ｂ１〜ｂ８により構成される。アドレス期間ａ１〜ａ８は、図９とは異なり全てが同じ時間長ではなく、ａ５〜ａ８の時間長が図９に示したａ１〜ａ８の時間長に等しく、ａ３，ａ４の時間長がａ５〜ａ８の時間長の１／２であり、ａ１，ａ２の時間長がａ５〜ａ８の時間長の１／４である。これにより、図９に示した従来の表示装置に比べると、１フィールド内のアドレス期間の総時間長を、約７／１０に短くすることができる。表示期間ｂ１〜ｂ８は、図９と同様に、表示期間ｂ１が最も短い時間長であり、表示期間ｂ８が最も長い時間長である。

図４を参照して、アドレス期間について詳細に説明する。横軸は経過時間を示しており、縦軸は、経過時間に対するアドレス電極パルス及び走査電極パルス４ｍ〜４ｍ＋３を示しており、これらのパルスはそれぞれの電極に印加される。ＳＦ１のアドレス期間ａ１では、ｎ列のアドレス電極パルスが連続した４行毎に同じタイミングでアドレス電極９に印加され、走査電極パルスも連続した４行毎に同じタイミングで走査電極１０に印加される。ＳＦ２のアドレス期間ａ２についても同様である。具体的には、ｎ列のアドレス電極パルスと連続した４行分の走査電極パルス４ｍ〜４ｍ＋３とが、同時にそれぞれの電極に印加される。これにより、アドレス期間ａ１，ａ２の時間長は、通常の時間長ｔ（図９、図１０に示したアドレス期間の時間長）の１／４に短くすることができる。

また、ＳＦ３のアドレス期間ａ３では、ｎ列のアドレス電極パルスが連続した２行毎に同じタイミングでアドレス電極９に印加され、走査電極パルスも連続した２行毎に同じタイミングで走査電極１０に印加される。ＳＦ４のアドレス期間ａ４についても同様である。具体的には、ｎ列の第１のアドレス電極パルスと連続した２行分の走査電極パルス４ｍ，４ｍ＋１とが、同時にそれぞれの電極に印加され、ｎ列の第２のアドレス電極パルスと連続した２行分の走査電極パルス４ｍ＋２，４ｍ＋３とが、同時にそれぞれの電極に印加される。これにより、アドレス期間ａ３，ａ４の時間長は、通常の時間長ｔの１／２に短くすることができる。

また、ＳＦ５のアドレス期間ａ５では、ｎ列のアドレス電極パルスが１行毎にアドレス電極９に印加され、走査電極パルスも１行毎に走査電極１０に印加される。ＳＦ６〜ＳＦ８のアドレス期間ａ６〜ａ８についても同様である。具体的には、アドレス電極パルスと走査電極パルス４ｍとが同時に電極に印加され、引き続き、アドレス電極パルスと走査電極パルス４ｍ＋１とが同時に印加される。走査電極パルス４ｍ＋２，４ｍ＋３についても同様である。これらのアドレス期間ａ５〜ａ８の時間長は、通常の時間長ｔと同じである。

このように、データドライバ７は、ＳＦ１及びＳＦ２において、データ決定部３により所定の規則にて決定された同一の画像データに従い、その所定の規則に従って隣接する４行毎に、アドレス電極パルスをアドレス電極９に印加する。また、維持ドライバ８は、ＳＦ１及びＳＦ２において、所定の規則に従って隣接する４行毎に同じタイミングで走査電極パルスを走査電極１０に印加する。これにより、アドレス電極９に印加するアドレス電極パルスの数を１／４に減らすことができ、アドレス期間を１／４に短くすることができる。

同様に、データドライバ７は、ＳＦ３及びＳＦ４において、データ決定部３により所定の規則にて決定された同一の画像データに従い、その所定の規則に従って隣接する２行毎に、アドレス電極パルスをアドレス電極９に印加する。また、維持ドライバ８は、ＳＦ３及びＳＦ４において、所定の規則に従って隣接する２行毎に同じタイミングで走査電極パルスを走査電極１０に印加する。これにより、アドレス電極９に印加するアドレス電極パルスの数を１／２に減らすことができ、アドレス期間を１／２に短くすることができる。

〔データ決定部の構成、処理〕
次に、図１に示した表示装置１のデータ決定部３について説明する。図５は、データ決定部３の構成を示すブロック図であり、図６は、データ決定部３による処理の概略を示すフローチャートである。また、図７は、データ決定部３による処理の具体例を説明する図である。図５を参照して、このデータ決定部３は、メモリ２１、遅延器２２、フラグ変換器２３、高速カウンタ２４、加算器２５、遅延器２６、差分器２７、遅延器２８及び比較器２９を備えている。前述のとおり、データ決定部３は、１画素の画像データとしてＳＦ１〜ＳＦ８におけるサブフィールド毎の２値の画像データを入力し、予め設定された規則に従って、連続する複数行においてビットの重みが小さい側のサブフィールドの２値の画像データに対し、これらの２値の画像データが同じになるように設定し、かつ、その行においてフィールドの画像データと元の画像データ（入力した画像データ）との間の誤差が最も小さくなるように、残りのサブフィールド（ビットの重みが大きい側のサブフィールド）の２値の画像データを設定して出力する。ここで、データ決定部３が入力する画像データをＹ、出力する画像データをＸＤとする。

画像データＸＤは、予め設定された規則に従って処理が行われたデータであり、メモリ２１から出力されるものとする。ここでは、データ決定部３が、ある行の画像データＹを入力し、予め設定された規則に従って、１行前の画像データ（メモリ２１に格納された画像データ）を用いて新たな画像データＸＤを決定する処理について説明する。

まず、データ決定部３は、予め設定された規則に従って、同一の画像データ（ビット値）が設定される連続する複数行のうち、先頭の行の画像データＸＤを決定するのか否かを判定する（ステップＳ１）。データ決定部３は、先頭の行でないと判定した場合（ステップＳ１：Ｎ）、ステップＳ２〜ステップＳ５の処理を行う。一方、データ決定部３は、先頭の行であると判定した場合（ステップＳ１：Ｙ）、入力した画像データＹを画像データＸＤ（＝Ｙ’）に設定して出力する（ステップＳ６）。

遅延器２２は、メモリ２１から画像データＸＤを入力し、１行の遅延処理を行い、画像データＸＡをフラグ変換器２３に出力する。フラグ変換器２３は、遅延器２２から画像データＸＡを入力し、同一の画像データ（ビット値）を所定ビットに設定してフラグ変換を行い、画像データＸＢを生成し、加算器２５に出力する（ステップＳ２）。例えば、図２に示したように、ＳＦ１〜ＳＦ４について同一の画像データが設定される規則（画像データの１〜４ビット目に同一の固定ビット値が設定される規則）に従うとする。図７の例では、４ｍ行における元の画像データＹ（４ｍ）＝「００００００００」、４ｍ＋１行における元の画像データＹ（４ｍ＋１）＝「１１１１０１００」とする。データ決定部３により、４ｍ行の画像データＸＤ＝Ｙ’（４ｍ）＝Ｙ（４ｍ）＝「００００００００」が決定されたとすると、４ｍ＋１行の画像データＸＤ＝Ｙ’（４ｍ＋１）の決定にあたり、フラグ変換器２３は、画像データＸＡ＝「００００００００」を入力し、フラグ変換によって画像データＸＢ「００００＊＊＊＊」を生成して出力する（ステップＳ２−１）。

高速カウンタ２４、加算器２５、遅延器２６、差分器２７、遅延器２８、比較器２９及びメモリ２１は、元の画像データＹ（図７では、Ｙ（４ｍ＋１）＝「１１１１０１００」）と画像データＸＢ「００００＊＊＊＊」との間の誤差を最小にする「＊＊＊＊」を、高速カウンタ２４のカウント値を用いて求め、そのときの画像データＸＢ＝「００００＊＊＊＊」（ＸＣ）を画像データＸＤ（図７では、Ｙ’（４ｍ＋１）＝「００００１１００」）に設定する。

高速カウンタ２４は、図１に示したタイミングパルス発生部５よりも高速に動作するカウンタであり、フラグ変換器２３に画像データＸＡが入力された時点でカウント値がリセットされ、所定のタイミングでカウントしたカウント値を加算器２５に出力する。図１に示したタイミングパルス発生部５は、１画素の画像データの処理単位に、タイミング信号をデータ決定部３に出力するのに対し、高速カウンタ２４は、１画素の画像データＸＤを決定するために必要な回数分を、１画素の画像データの処理単位時間内でカウントし、そのカウント値を加算器２５に出力する。

加算器２５は、フラグ変換器２３から画像データＸＢを入力すると共に、高速カウンタ２４からカウント値を入力し、画像データＸＢのうちの所定ビット（同一の画像データ（ビット値）が設定されたビット）以外のビットの部分に、入力したカウント値を加算（挿入）する。そして、加算（挿入）結果として画像データＸＣを生成し、遅延器２６及び差分器２７に出力する（ステップＳ３）。

データ決定部３は、遅延器２６、差分器２７、遅延器２８、比較器２９及びメモリ２１によって、加算器２５により生成された画像データＸＣと元の画像データＹとの間の誤差が最小であるか否かを判定する（ステップＳ４）。具体的には、データ決定部３は、画像データＸＣ（１）を、遅延器２６において１カウント分遅延させて格納しておき、この画像データＸＣ（１）と、加算器２５において次のカウント値により生成された画像データＸＣ（２）と、元の画像データＹとを用いて、ステップＳ４において、画像データＸＣ（１）と元の画像データＹとの間の誤差が最小であるか否かを判定する。

データ決定部３は、誤差が最小でないと判定した場合（ステップＳ４：Ｎ）、ステップＳ３及びステップＳ４を繰り返す。一方、データ決定部３は、誤差が最小であると判定した場合（ステップＳ４：Ｙ）、画像データＸＣを画像データＸＤ（＝Ｙ’）に設定する（ステップＳ５）。図５では、メモリ２１から画像データＸＤが読み出される。

ステップＳ３〜ステップＳ５の処理について詳細に説明する。差分器２７は、画像データＹを入力すると共に、加算器２５から画像データＸＣ（２）を入力し、画像データＸＣ（２）と画像データＹとの間の差分を算出し、その絶対値ｄを遅延器２８及び比較器２９に出力する。遅延器２６は、既に、加算器２５から画像データＸＣ（１）を入力しており、高速カウンタ２４がカウント値を出力するタイミングで、高速カウンタ２４による１カウントの遅延処理を行い、画像データＸＣ（１）をメモリ２１に出力する。また、遅延器２８は、既に、差分器２７から絶対値ｄ（画像データＸＣ（１）と画像データＹとの間の差分の絶対値）を入力しており、高速カウンタ２４がカウント値を出力するタイミングで、高速カウンタ２４による１カウントの遅延処理を行い、絶対値ｄｄとして比較器２９に出力する。

比較器２９は、差分器２７から差分の絶対値ｄを入力すると共に、遅延器２８から差分の絶対値ｄｄを入力し、絶対値ｄと絶対値ｄｄとを比較する（ステップＳ４）。比較器２９は、絶対値ｄｄが絶対値ｄよりも大きい場合（ステップＳ４：Ｎ）、ステップＳ３及びステップＳ４の処理を繰り返す。一方、比較器２９は、絶対値ｄｄが絶対値ｄ以下であると判定した場合（ステップＳ４：Ｙ）、画像データＸＣ（１）が最小であることを示す最小制御信号をメモリ２１に出力し、ステップＳ５へ移行する。

メモリ２１は、ステップＳ４において最小であると判定されたことにより、比較器２９から最小制御信号を入力し、遅延器２６から入力した画像データＸＣ（１）を画像データＸＤ（＝Ｙ’）として出力する（ステップＳ５）。

図７の例では、加算器２５は、フラグ変換器２３から画像データＸＢ＝「００００＊＊＊＊」を入力すると共に、高速カウンタ２４からカウント値０を入力し、カウント値０を「＊＊＊＊」に挿入し、画像データＸＣ＝「００００００００」を生成して出力する（ステップＳ３−１）。

そして、遅延器２６、差分器２７、遅延器２８、比較器２９及びメモリ２１によって、加算器２５により生成された画像データＸＣ＝「００００００００」と元の画像データＹ（４ｍ＋１）＝「１１１１０１００」との間の誤差が最小であるか否かが判定される（ステップＳ４−１）。

加算器２５は、ステップＳ４−１において最小でないと判定されたことを受けて、高速カウンタ２４からカウント値１を入力し、カウント値１を「＊＊＊＊」に挿入し、画像データＸＣ＝「００００１０００」を生成して出力する（ステップＳ３−２）。そして、画像データＹ（４ｍ＋１）＝「１１１１０１００」と画像データＸＣ＝「００００１０００」との間の誤差が最小であるか否かが判定される（ステップＳ４−２）。加算器２５は、ステップＳ４−２において最小でないと判定されたことを受けて、高速カウンタ２４からカウント値２を入力し、カウント値２を「＊＊＊＊」に挿入し、画像データＸＣ「０００００１００」を生成して出力する。

このような処理を繰り返して、加算器２５は、高速カウンタ２４からカウント値３を入力し、カウント値３を「＊＊＊＊」に挿入し、画像データＸＣ＝「００００１１００」を生成して出力する（ステップＳ３−３）。そして、画像データＹ（４ｍ＋１）＝「１１１１０１００」と画像データＸＣ＝「００００１１００」との間の誤差が最小であるか否かが判定され（ステップＳ４−３）、最小であると判定される。そして、画像データＸＣ＝「００００１１００」が画像データＸＤ（＝Ｙ’（４ｍ＋１））に設定される（ステップＳ５−１）。図５では、メモリ２１から画像データＸＤ＝「００００１１００」が読み出される。

尚、図６のステップＳ１において、データ決定部３は、複数行のうちの先頭の行の画像データＸＤを決定すると判定した場合であっても、ステップＳ２〜ステップＳ５の処理を行うことにより、入力した画像データＹを画像データＸＤ（＝Ｙ’）に設定して出力することができる。この場合、ステップＳ２において、フラグ変換器２３は、同一の画像データ（ビット値）が設定されるビットが存在しないとして、フラグ変換を行い、画像データＸＢ「＊＊＊＊＊＊＊＊」を生成して加算器２５に出力する。ステップＳ３〜ステップＳ５においては、前述した同様の処理を行えばよい。

以上のように、本発明の実施形態による表示装置１によれば、データ決定部３は、ＳＦ１〜ＳＦ８におけるサブフィールド毎の２値の画像データに対し、予め設定された規則に従って、連続する複数行においてビットの重みが小さい側の一部のサブフィールドについて、これらの画像データ（ビット値）が同じになるように設定し、かつ、その行においてフィールドの画像データ（同じ画像データ（ビット値）が設定された画像データ）と元の画像データとの間の誤差が最も小さくなるように、残りのサブフィールド（ビットの重みが大きい側のサブフィールド）の２値の画像データを設定し、このようにして設定した画像データを、ＳＦ１〜ＳＦ８におけるサブフィールド毎の新たな画像データとして決定するようにした。また、データドライバ７及び維持ドライバ８は、予め設定された規則に従って、連続する複数行を同時に走査するように、アドレス電極パルスをアドレス電極９に印加し、走査電極パルスを走査電極１０に印加するようにした。

これにより、サブフィールドの処理において、全ての行に対するアドレス電極パルスの走査回数が減り、走査電極パルスは所定の複数行において同時に印加される。したがって、アドレス期間が短くなり、フィールド全体でアドレス走査の回数を低減することができるから、消費電力を削減することができる。本発明者らの実験結果によれば、本発明の実施形態における消費電力は、図８〜図１０に示した従来の方式に比べて、約１５％削減することができる。また、画像データと元の画像データとの間の誤差が最も小さくなるように、新たな画像データを決定するようにしたから、画質の劣化を防ぐことができる。

また、本発明の実施形態による表示装置１によれば、アドレス期間が短くなるから、１フィールド内のサブフィールド数を増やすことができる。したがって、動画疑似輪郭による画質劣化の問題を解決することができ、階調数を増やすことができる。具体的には、図２〜図４に示した例では、前述したとおり、１フィールド内のアドレス期間の総時間長を、約７／１０に短くすることができるから、従来の約６ビット相当のアドレス走査回数で、８ビットの階調を表示することができる。

また、本発明の実施形態による表示装置１によれば、重みの小さい下位ビットの複数のサブフィールドではアドレス期間が短くなるから、全行の走査のために要する時間が短くなる。したがって、従来の表示装置よりも短い時間で表示が行われるから、動画疑似輪郭が見え難くなり、画質劣化を低減することができる。

以上、実施形態を挙げて本発明を説明したが、本発明は前記実施形態に限定されるものではなく、その技術思想を逸脱しない範囲で種々変形可能である。例えば、前記実施形態では、８ビットの階調数により２５６階調表示を行うようにしたが、これは一例であり、本発明はこの階調数に限定されるものではない。また、前記実施形態では、１フィールドは、図３に示したように、ビットの重みが小さいサブフィールドから大きいサブフィールドへ順番に並べて構成するようにしたが、本発明はこれに限定されるものではなく、自由な順番で構成するようにしてもよい。また、前記実施形態では、合計Ｍ行のうち連続する４行分を単位にして、複数行の走査電極パルスを同時に印加することにより、アドレス期間が短くなるようにしたが、本発明は、４行分を単位とすることに限定されるものではない。また、前記実施形態では、元の画像データとの間の誤差が最小になるように新たな画像データを決定するようにしたが、その誤差は必ずしも最小である必要はなく、所定値よりも誤差が小さくなるように、新たな画像データを決定するようにしてもよい。この場合、複数行で同じ画像データ（ビット値）を設定した所定のサブフィールド、及び元の画像データのビット値をそのまま設定したときの残りのサブフィールドからなる画像データと、元の画像データとの間で第１の誤差を求める。また、前記所定のサブフィールド、及び任意の画像データ（ビット値）を設定した残りのサブフィールドからなる画像データと、元の画像データとの間で第２の誤差を求める。そして、第１の誤差を所定値とし、第２の誤差が第１の誤差（所定値）よりも小さくなるように、新たな画像データを決定するようにしてもよい。これによって、所定のサブフィールドの複数行に同じ画像データ（ビット値）を設定し、及び残りのサブフィールドに元の画像データのビット値をそのまま設定した画像データに対してよりも画質劣化を抑え、かつアドレス期間を短くする効果が期待できる。

また、図５に示したデータ決定部３の構成は一例であり、本発明はこれに限定されるものではない。例えば、データ決定部３は、複数行で同じ画像データ（ビット値）になるように設定した所定のサブフィールド、及び、元の画像データと同じ並びのビット値をそのまま設定した残りのサブフィールドからなる第１の画像データを生成する。また、所定のサブフィールド、及び、元の画像データと同じ並びのビット値のデータに１を加算したサブフィールドからなる第２の画像データを生成する。また、所定のサブフィールド、及び、元の画像データと同じ並びのビット値のデータから１を減算したサブフィールドからなる第３の画像データを生成する。そして、第１〜第３の画像データと元の画像データとの間の誤差をそれぞれ比較し、その誤差が最も小さくなるときの画像データを、第１〜第３の画像データから特定し、それを新たな画像データとして決定するようにしてもよい。

１ 表示装置
２ サブフィールド変換部
３ データ決定部
４ フレームメモリ
５ タイミングパルス発生部
６ 表示パネル
７ データドライバ
８ 維持ドライバ
９ アドレス電極
１０ 走査電極
１１ 維持電極
２１ メモリ
２２，２６，２８ 遅延器
２３ フラグ変換器
２４ 高速カウンタ
２５ 加算器
２７ 差分器
２９ 比較器

Claims (6)

1. 行方向及び列方向に配列した複数の画素を備え、画像データをビット毎のデータに変換してサブフィールド毎のデータとし、前記画素を選択するアドレス期間と、前記選択した画素を前記ビットの重みに応じた時間分発光させる表示期間とからなるサブフィールドの処理により、前記画像データに従って階調表示を行う表示装置において、
   連続する複数行の画像データに対し、所定のサブフィールドにおける前記複数行のデータのそれぞれを同一のデータに設定し、前記画像データと、前記同一のデータを所定のサブフィールドに設定した後の画像データとの間の誤差が小さくなるように、残りのサブフィールドのデータを設定し、前記設定後の所定のサブフィールドのデータ及び残りのサブフィールドのデータにより新たな画像データを決定するデータ決定部と、
   前記所定のサブフィールドのアドレス期間において、前記連続する複数行の画素に対して同時に走査するドライバ部と、を備え、
   前記新たな画像データに従って階調表示を行うことを特徴とする表示装置。
2. 請求項１に記載の表示装置において、
   前記データ決定部は、連続する複数行の画像データに対し、前記ビットの重みが最も小さいサブフィールドから所定のサブフィールドまでのデータを同一のデータに設定する、ことを特徴とする表示装置。
3. 請求項２に記載の表示装置において、
   前記連続する複数行は、前記ビットの重みが小さいサブフィールドほど、多くの行が割り当てられるように設定されている、ことを特徴とする表示装置。
4. 請求項１から３までのいずれか一項に記載の表示装置において、
   前記データ決定部は、連続する複数行の画像データに対し、所定のサブフィールドにおける前記複数行のデータのそれぞれを、前記複数行のデータのうちのいずれかのデータと同一になるように設定する、ことを特徴とする表示装置。
5. 請求項１から４までのいずれか一項に記載の表示装置において、
   前記データ決定部は、前記残りのサブフィールドのデータに、１ずつ増加するカウント値を設定し、前記画像データと、前記同一のデータを所定のサブフィールドに設定すると共に前記カウント値を残りのサブフィールドに設定した後の画像データとを比較し、その誤差が最小となる新たな画像データを決定する、ことを特徴とする表示装置。
6. 行方向及び列方向に配列した複数の画素から、画像データに従って画素を選択するアドレス期間と、前記選択した画素を前記画像データのビットの重みに応じた時間分発光させる表示期間とからなるサブフィールドの処理により、前記画像データに従って階調表示を行う表示方法において、
   前記画像データをビット毎のデータに変換し、前記サブフィールド毎のデータに設定するステップと、
   連続する複数行の画像データに対し、所定のサブフィールドにおける前記複数行のデータのそれぞれを、同一のデータに設定するステップと、
   前記画像データと、前記同一のデータを所定のサブフィールドに設定した後の画像データとの間の誤差が小さくなるように、残りのサブフィールドのデータを設定し、前記設定後の所定のサブフィールドのデータ及び残りのサブフィールドのデータにより新たな画像データを決定するステップと、
   前記所定のサブフィールドのアドレス期間において、前記連続する複数行の画素に対して同時に走査して画素を選択するステップと、
   前記表示期間において、前記選択した画素に対し、前記画像データのビットの重みに応じた時間分発光させるステップと、を備え、
   前記新たな画像データに従って階調表示を行うことを特徴とする表示方法。

Images