JP2010171644A

JP2010171644A - 定電流駆動発振回路

Info

Publication number: JP2010171644A
Application number: JP2009011272A
Authority: JP
Inventors: Koji Nasu; 康次奈須
Original assignee: Oki Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2009-01-21
Filing date: 2009-01-21
Publication date: 2010-08-05
Anticipated expiration: 2029-01-21
Also published as: JP5318592B2; US20100182094A1; US8067993B2

Abstract

【課題】簡単な構成でかつ、少ない消費電流で発振器の発振余裕を維持することができる。
【解決手段】ＶＸＴ＞Ｖｔｎの場合、コンデンサ２２に充電されていた電荷が放電され、放電電流の一方がＰ−ＭＯＳＦＥＴを流れるドレイン電流Ｉｂｈと共にグランドに流れ、放電電流の他方が帰還抵抗３４を介して水晶振動子２０の他方の極に流れる。水晶振動子２０の他方の極に流れた放電電流は、水晶振動子２０の発振周波数に基いて発振される。発振された信号は、帰還抵抗３４によって水晶振動子２０の他方の極へ帰還されて発振を継続する。バック電位ＶＤは、ＶＤ＝ＶＤ２−（−ＶＸＴ）となる。バック電位ＶＤの値が大きくなるとＰ−ＭＯＳＦＥＴ２６のＮ型基板の空乏層が広がるため、Ｐ−ＭＯＳＦＥＴ２６の閾値電圧は小さくなり、ドレイン電流Ｉｂｈの量が少なくなる。
【選択図】図１

Description

本発明は、定電流を用いて駆動する発振回路（定電流駆動発振回路）に係り、特にＬＳＩのクロック等に用いられる定電流駆動発振回路に関する。

従来の定電流水晶発振回路では、低消費電力化を行うために、発振停止制御信号を用いて、発振停止モード時に発振回路の発振動作を停止させることが行われている（特許文献１）。

また、低消費電力化を行うために、切替回路を用いて電源投入時にＣＭＯＳインバータのＮチャンネル型電界効果トランジスタ（以下、Ｎ−ＭＯＳＦＥＴという。）のバックゲート電圧を低くして閾値電圧を低くすることで、水晶発振回路を電源投入時に安定した発振状態まで速やかに立ち上げると共に、Ｎ−ＭＯＳＦＥＴのバックゲート電圧を高くして閾値電圧を高くすることで、水晶発振回路の発振安定後に消費電力を下げることが行われている水晶発振回路もある（特許文献２）。

更に、低電源電圧で発振動作を行うために、ＣＭＯＳインバータのＰチャンネル型電界効果トランジスタ（以下、Ｐ−ＭＯＳＦＥＴという。）のゲート端子に入力されるゲート電圧を電圧降下回路によって下げ、ドレイン電流を大きくすることが行われている発振回路もある（特許文献３）。

また、ＣＭＯＳインバータのＰ−ＭＯＳＦＥＴのゲート端子へ入力されるゲート信号を一定にし、常にＰ−ＭＯＳＦＥＴを導通状態にすることで、Ｐ−ＭＯＳＦＥＴを流れるドレイン電流を一定にし、Ｐ−ＭＯＳＦＥＴ及びＮ−ＭＯＳＦＥＴが同時に導通した場合に発生する貫通電流を抑制することが行われている定電流駆動水晶発振回路もある（特許文献４）。

特開昭６１−２２５９０４号公報特開２００１−２９８３２６号公報特開平６−９７７３２号公報特開２００８−２１９３８７号公報

しかしながら、特許文献１に記載の定電流水晶発振回路では、発振動作不要時に発振回路を停止させて低消費電力化を行っているにすぎず、発振動作時に低消費電力化を行うことはできない、という問題がある。

また、特許文献２に記載の水晶発振回路では、切替回路によってＣＭＯＳインバータのＮ−ＭＯＳＦＥＴのバックゲート電圧を高くして、Ｎ−ＭＯＳＦＥＴの閾値電圧を高くしているため回路構成が複雑になる、という問題がある。

更に、特許文献３に記載の発振回路では、低電源電圧で発振動作を行っているにすぎず、ＣＭＯＳインバータのＮ−ＭＯＳＦＥＴがオン状態のときにＰ−ＭＯＳＦＥＴを介してＮ−ＭＯＳＦＥＴに流れるドレイン電流が無駄になってしまう、という問題がある。

また、特許文献４に記載の定電流駆動水晶発振回路では、ＣＭＯＳインバータのＰ−ＭＯＳＦＥＴに流れるドレイン電流を一定にし、貫通電流を抑制しているにすぎず、特許文献３と同様に、Ｎ−ＭＯＳＦＥＴがオン状態のときにＰ−ＭＯＳＦＥＴを介してＮ−ＭＯＳＦＥＴに流れるドレイン電流が無駄になってしまう、という問題がある。

本発明は、上記の問題点を解決するためになされたもので、発振器から出力される信号のレベルに基いて電界効果トランジスタの閾値電圧を調整することで、簡単な構成で、かつ少ない消費電流で発振器の発振余裕を維持することができる定電流駆動発振回路を提供することを目的とする。

上記目的を達成するために請求項１記載の発明に係る定電流駆動発振回路は、一端と他端とを有する発振器と、ゲート端子に第１の閾値電圧より低いレベルの信号が入力されてオンしたときに、第１の端子から流入した電流を第２の端子から流出する第１の電界効果トランジスタと、前記第２の端子及び前記発振器の一端に接続された第３の端子、及び前記発振器の他端に接続されたゲート端子を備え、該ゲート端子に前記発振器から出力され、かつ第２の閾値電圧より高いレベルの信号が入力されてオンしたときに、前記第３の端子から流入した電流を第４の端子から流出する第２の電界効果トランジスタと、前記第１の電界効果トランジスタがオンする際の前記第１の閾値電圧を前記発振器から出力された信号のレベルに応じて調整する調整手段と、を備えている。

請求項１の発明によれば、発振器から出力される信号のレベルが第２の閾値電圧より高くなると第２の電界効果トランジスタがオンすると共に、調整手段によって、第１の電界効果トランジスタの第１の閾値電圧が小さくなるように調整され、第２の電界効果トランジスタに流れる電流が少なくなるので、第２の電界効果トランジスタの消費電力が少なくなる。

また、請求項２記載の発明に係る定電流駆動発振回路は、前記調整手段を、一端が電源に接続され、かつ他端が前記第１の電界効果トランジスタのバックゲート端子に接続された抵抗、及び一方の極が前記抵抗の他端に接続され、かつ他方の極が前記第２の電界効果トランジスタのゲート端子に接続されたコンデンサで構成している。

請求項２の発明によれば、調整手段を、一端が電源に接続され、かつ他端が第１の電界効果トランジスタのバックゲート端子に接続された抵抗、及び一方の極が抵抗の他端に接続され、かつ他方の極が第２の電界効果トランジスタのゲート端子に接続されたコンデンサで構成したので、回路構成を簡単にすることができる。

また、請求項３記載の発明に係る定電流駆動発振回路は、一端が前記第２の電界効果トランジスタのゲート端子に接続され、かつ他端が前記第２の電界効果トランジスタの前記第３の端子に接続された帰還抵抗を設けている。

請求項３の発明によれば、発振器の出力端から出力された信号が、帰還抵抗を介して発振器の入力端へ入力されるため、継続して発振を行うことができる。

また、請求項４記載の発明に係る定電流駆動発振回路は、前記第１の電界効果トランジスタをＰチャンネル型電界効果トランジスタで構成し、かつ前記第２の電界効果トランジスタをＮチャンネル型電界効果トランジスタで構成している。

請求項４の発明によれば、第１の電界効果トランジスタをＰチャンネル型電界効果トランジスタで構成し、かつ第２の電界効果トランジスタをＮチャンネル型電界効果トランジスタで構成しているため、消費電力を低くすることができる。

また、請求項５記載の発明に係る定電流駆動発振回路は、前記発振器を、水晶振動子と、前記水晶振動子の一方の極に接続された第１のコンデンサと、前記水晶振動子の他方の極に接続された第２のコンデンサとで構成している。

請求項５の発明によれば、発振器を水晶振動子と、水晶振動子の一方の極に接続された第１のコンデンサと、水晶振動子の他方の極に接続された第２のコンデンサとで構成しているため、発振周波数の異なる水晶振動子を用いた場合にも対応することができる。

以上説明したように本発明によれば、発振器から出力される信号のレベルが高くなるに従って第１の電界効果トランジスタの閾値電圧を小さくしているので、第２の電界効果トランジスタがオンしたときに第２の電界効果トランジスタへ流れる電流が少なくなり、簡単な回路構成で、かつ少ない消費電流で発振余裕を維持することができる、という効果が得られる。

本実施の形態に係る定電流駆動発振回路の回路図である。本実施の形態に係る定電流駆動発振回路の波形図である。

以下、図面を参照して本発明の実施の形態を詳細に説明する。

図１に示すように、本実施の形態に係る定電流駆動型の発振回路１０は、発振器１２と増幅部１４とバイアス回路１６と出力部１８とで構成されている。

発振器１２は、ノードＸＴＢ（入力端）から入力された信号を所定の周波数の信号になるように発振させる水晶振動子２０、水晶振動子２０から出力される信号の発振周波数を調整する２つのコンデンサ２２、及びコンデンサ２４で構成されている。

水晶振動子２０の一方の極は、ノードＸＴＢに接続されるとともに、コンデンサ２２を介してグランドに接続され、水晶振動子２０の他方の極は、ノードＸＴ（出力端）に接続されるとともに、コンデンサ２４を介してグランドに接続されている。

増幅部１４は、Ｐ−ＭＯＳＦＥＴ２６、Ｎ−ＭＯＳＦＥＴ２８、抵抗３０、直流成分を除去するコンデンサ３２、及び帰還抵抗３４で構成されている。

Ｐ−ＭＯＳＦＥＴ２６のゲート端子は、バイアス回路１６と接続され、ソース端子は、電源ＶＤ１と接続され、ドレイン端子は、Ｎ−ＭＯＳＦＥＴ２８のドレイン端子と接続され、バックゲート端子は、抵抗３０を介して電源ＶＤ２と接続されると共に、コンデンサ３２を介してＮ−ＭＯＳＦＥＴ２８のゲート端子と接続されている。

Ｎ−ＭＯＳＦＥＴ２８のゲート端子は、水晶振動子２０の他方の極及びコンデンサ２４と接続されると共に、帰還抵抗３４の一端と接続され、ドレイン端子は、水晶振動子２０の一方の極及びコンデンサ２２と接続されると共に、帰還抵抗３４の他端と接続され、ソース端子及びバックゲート端子は、グランドに接続されている。

出力部１８は、Ｐ−ＭＯＳＦＥＴ３６及びＮ−ＭＯＳＦＥＴ３８で構成されている。

Ｐ−ＭＯＳＦＥＴ３６のゲート端子は、Ｎ−ＭＯＳＦＥＴ３８のゲート端子と接続されると共に、水晶振動子２０の一方の極、コンデンサ２２、Ｐ−ＭＯＳＦＥＴ２６のドレイン端子、Ｎ−ＭＯＳＦＥＴ２８のドレイン端子、及び帰還抵抗３４の他端と接続され、ソース端子は、電源ＶＤ３と接続され、ドレイン端子は、Ｎ−ＭＯＳＦＥＴ３８のドレイン端子と接続されると共に、出力端子と接続されている。

Ｎ−ＭＯＳＦＥＴ３８のソース端子は、グランドに接続されている。

ここで、Ｐ−ＭＯＳＦＥＴ２６のバックゲート端子に入力される電圧をＶＤとし、Ｐ−ＭＯＳＦＥＴ２６のソース端子に印加される電圧をＶＤ１とし、Ｐ−ＭＯＳＦＥＴ２６のソース端子とバックゲート端子との間のダイオード成分の閾値をＶｆとすると、ＶＤ＜０でかつ、ＶＤ＜（ＶＤ１−Ｖｆ）となった場合に、Ｐ−ＭＯＳＦＥＴ２６のソース端子とバックゲート端子との間に電流が流れることを防ぐために、ＶＤ１＜ＶＤ２とする。

また、ノードＸＴの電位ＶＸＴを電源の電圧ＶＤ２を基準にしてＶＤとして出力するために、抵抗３０の抵抗値を高く、例えば１００（ＭΩ）とする。

次に、定電流駆動発振回路１０の動作について説明する。

以下、Ｎ−ＭＯＳＦＥＴ２８の閾値電圧を所定電圧Ｖｔｎ、Ｐ−ＭＯＳＦＥＴ３６及びＮ−ＭＯＳＦＥＴ３８のゲート端子へ入力されるゲート信号をＶｇ、Ｐ−ＭＯＳＦＥＴ３６及びＮ−ＭＯＳＦＥＴ３８の閾値電圧をＶ’ｔｈとして説明する。

バイアス回路１６からＰ−ＭＯＳＦＥＴ２６のゲート端子にＰ−ＭＯＳＦＥＴ２６の閾値電圧より低いレベルの信号ＢＨ（以下、バイアス信号という。）が入力されると、Ｐ−ＭＯＳＦＥＴ２６は、オン状態となり、ソース端子に流入した電流がドレイン端子から流出し、ソース端子からドレイン端子にドレイン電流Ｉｂｈが流れる。

バイアス回路１６は、Ｐ−ＭＯＳＦＥＴ２６のゲート端子へ常に一定レベルのバイアス信号ＢＨを入力するので、閾値電圧が所定電圧Ｖｔｎの状態では、Ｐ−ＭＯＳＦＥＴ２６は常にオン状態となり、常にドレイン電流Ｉｂｈが流れる。

ドレイン電流Ｉｂｈは、コンデンサ２２へ流れてコンデンサ２２を充電すると共に、水晶振動子２０の一方の極に流れる。

水晶振動子２０の一方の極に流れたドレイン電流Ｉｂｈは、水晶振動子２０の発振周波数に基いて発振される。

水晶振動子２０によって発振された信号は、図２に示すように正弦波となり、ＶＸＴ≦Ｖｔｎ（Ｉｂｈ＝増加区間）の信号又はＶＸＴ＞Ｖｔｎ（Ｉｂｈ＝減少区間）の信号となってノードＸＴから出力され、帰還抵抗３４によって水晶振動子２０の一方の極へ帰還されて発振を継続すると共に、Ｐ−ＭＯＳＦＥＴ３６及びＮ−ＭＯＳＦＥＴ３８のゲート端子へ入力される。

ＶＸＴ≦Ｖｔｎの場合、すなわちＩｂｈの増加区間では、コンデンサ３２に充電された電荷は、抵抗３０と接続された極が正の極性になるので、バック電位ＶＤは、ＶＤ＝ＶＤ２−（＋ＶＸＴ）となる。

バック電位ＶＤの値が小さくなるとＰ−ＭＯＳＦＥＴ２６のＮ型基板の空乏層が狭くなるため、Ｐ−ＭＯＳＦＥＴ２６の閾値電圧は大きくなり、図２に示すようにＰ−ＭＯＳＦＥＴ２６を流れるドレイン電流Ｉｂｈの量が多くなる。

ノードＸＴの電位ＶＸＴが帰還抵抗３４で反転増幅されてＰ−ＭＯＳＦＥＴ３６及びＮ−ＭＯＳＦＥＴ３８のゲート端子に入力されるので、Ｖｇ＞Ｖ’ｔｈとなり、Ｐ−ＭＯＳＦＥＴ３６がオフ状態になると共に、Ｎ−ＭＯＳＦＥＴ３８がオン状態になり、出力端子（ｏｕｔ）へ出力される信号は、ローレベルとなる。

ＶＸＴ＞Ｖｔｎの場合、すなわちＩｂｈの減少区間では、Ｎ−ＭＯＳＦＥＴ２８がオン状態となり、コンデンサ２２に充電されていた電荷が放電され、放電電流の一方がＰ−ＭＯＳＦＥＴを流れるドレイン電流Ｉｂｈと共にグランドに流れ、放電電流の他方が帰還抵抗３４を介して水晶振動子２０の他方の極に流れる。

水晶振動子２０の他方の極に流れた放電電流は、水晶振動子２０の発振周波数に基いて発振される。

発振された信号は、帰還抵抗３４によって水晶振動子２０の他方の極へ帰還されて発振を継続する。

コンデンサ３２に充電された電荷は、抵抗３０と接続された極が負の極性になるので、バック電位ＶＤは、ＶＤ＝ＶＤ２−（−ＶＸＴ）となる。

バック電位ＶＤの値が大きくなるとＰ−ＭＯＳＦＥＴ２６のＮ型基板の空乏層が広がるため、Ｐ−ＭＯＳＦＥＴ２６の閾値電圧は小さくなり、図２に示すように、Ｐ−ＭＯＳＦＥＴ２６を流れるドレイン電流Ｉｂｈの量が少なくなる。

ノードＸＴＢの電位ＶＸＴＢがＰ−ＭＯＳＦＥＴ３６及びＮ−ＭＯＳＦＥＴ３８のゲート端子に入力されるので、Ｖ’ｔｈ＞Ｖｇとなり、Ｐ−ＭＯＳＦＥＴ３６がオン状態になると共に、Ｎ−ＭＯＳＦＥＴ３８がオフ状態になり、出力端子から出力される信号は、ハイレベルになる。

以上説明したように、本実施の形態に係る定電流駆動発振回路は、増幅部のＰチャンネル型電界効果トランジスタの閾値電圧を発振器から出力される信号のレベルが高くなるに従って小さくしているので、簡単な回路構成で、かつ少ない消費電流で発振器の発振余裕を維持することができる。

なお、本実施の形態では、水晶振動子２０を用いた場合を説明したが、セラミック振動子、ＣＲ発振回路、及びＬＣ発振回路を用いてもよい。

１０定電流駆動発振回路
１２発振器
１４増幅部
１６バイアス回路
１８出力部
２０水晶振動子
２２コンデンサ
２４コンデンサ
２６Ｐチャンネル型ＭＯＳ−ＦＥＴ
２８Ｎチャンネル型ＭＯＳ−ＦＥＴ
３０抵抗
３２コンデンサ
３４帰還抵抗
３６Ｐチャンネル型ＭＯＳ−ＦＥＴ
３８Ｎチャンネル型ＭＯＳ−ＦＥＴ

Claims

一端と他端とを有する発振器と、
ゲート端子に第１の閾値電圧より低いレベルの信号が入力されてオンしたときに、第１の端子から流入した電流を第２の端子から流出する第１の電界効果トランジスタと、
前記第２の端子及び前記発振器の一端に接続された第３の端子、及び前記発振器の他端に接続されたゲート端子を備え、該ゲート端子に前記発振器から出力され、かつ第２の閾値電圧より高いレベルの信号が入力されてオンしたときに、前記第３の端子から流入した電流を第４の端子から流出する第２の電界効果トランジスタと、
前記第１の電界効果トランジスタがオンする際の前記第１の閾値電圧を前記発振器から出力された信号のレベルに応じて調整する調整手段と、
を備えた定電流駆動発振回路。
前記調整手段を、一端が電源に接続され、かつ他端が前記第１の電界効果トランジスタのバックゲート端子に接続された抵抗、及び一方の極が前記抵抗の他端に接続され、かつ他方の極が前記第２の電界効果トランジスタのゲート端子に接続されたコンデンサで構成した請求項１記載の定電流駆動発振回路。
一端が前記第２の電界効果トランジスタのゲート端子に接続され、かつ他端が前記第２の電界効果トランジスタの前記第３の端子に接続された帰還抵抗を設けた請求項１又は請求項２記載の定電流駆動発振回路。
前記第１の電界効果トランジスタをＰチャンネル型電界効果トランジスタで構成し、かつ前記第２の電界効果トランジスタをＮチャンネル型電界効果トランジスタで構成した請求項１〜請求項３のいずれか１項記載の定電流駆動発振回路。
前記発振器を、水晶振動子と、前記水晶振動子の一方の極に接続された第１のコンデンサと、前記水晶振動子の他方の極に接続された第２のコンデンサとで構成した請求項１〜請求項４のいずれか１項記載の定電流駆動発振回路。