JP2010166125A - 半導体装置 - Google Patents

Abstract

【課題】ヒューズの切断と検出を安定的に高い信頼性で行う。
【解決手段】半導体集積回路にトリミング用のヒューズＦ３と参照用のヒューズＦ１、Ｆ２を設ける。ヒューズＦ３の切断時には、外部端子Ｖ２にヒューズ切断用の高電圧Ｖｈｈを印加しながら、トランジスタＮ６をオン状態に制御してノードＶ５に接地電圧ＧＮＤを印加する。ヒューズＦ３の検出時には、トランジスタＮ１で構成されたクランプ回路と抵抗Ｒ１を用いてヒューズＦ１に流れる電流Ｉ１の量を決定し、カレントミラー回路Ｍ１〜Ｍ３を用いて電流Ｉ１を電流Ｉ２〜Ｉ４にコピーする。好適なカレントミラー比を設定し、ヒューズＦ３に流れる電流をヒューズＦ１に流れる電流よりも少なくする。
【選択図】図１

Description

本発明は、半導体装置に関し、特に、回路の動作を調整するためにヒューズを備えた半導体装置に関する。

ヒューズを用いた回路技術として、ヒューズが切断されているか否かを検出し、検出結果を受け取る後段回路の動作を調整するトリミング回路（冗長回路とも呼ばれる）が知られている。トリミング回路は、各種の半導体集積回路（例えば、ロジックＩＣやメモリＩＣなど）に内蔵して使用される。

例として、トリミング回路を内蔵した電源ＩＣについて説明する。電源ＩＣでは、製造ばらつきによって出力電圧が設計値から大きく乖離することがある。例えば、出力電圧が４．９〜５．１Ｖの範囲内に入るように設計した電源ＩＣでも、実際の出力電圧が４．５Ｖや５．５Ｖになることがある。このような場合でも電源ＩＣがトリミング回路を内蔵していれば、トリミング回路を用いて電源ＩＣ内部の回路の動作を調整することにより、出力電圧を５Ｖに近づけることができる。

出力電圧の調整は、トリミング回路と同じ信号を出力するメモリＩＣを用いても実現できる。しかしながら、出力電圧の調整に必要なデータ量（メモリ容量）は、数ビットから１０数ビットに過ぎない。このような少量のデータを記憶するためにメモリＩＣを使用すると、コストや実装の点で問題が生じる。電源ＩＣにメモリＩＣを外付けするよりも、電源ＩＣにトリミング回路を内蔵するほうが、コストや実装の点で有利である場合が多い。

図５は、従来のトリミング回路の回路図である。図５において、トリミングヒューズＦ０が切断されていないときには、ノードＶ０の電圧は電源電圧Ｖｃｃにほぼ等しくなり、出力電圧ＯＵＴ０はインバータＣ０の作用によってローレベルになる。トリミングヒューズＦ０が切断されているときには、ノードＶ０の電圧は接地電圧ＧＮＤに等しくなり、出力電圧ＯＵＴ０はインバータＣ０の作用によってハイレベルになる。トリミングヒューズＦ０は、スイッチＳ０をオン状態にしてノードＶ０にヒューズ切断用の高電圧Ｖｈｈを印加することにより切断される。

ヒューズの切断には、上記のようにヒューズの一端に外部から高電圧を直接印加して、ヒューズに大きな電流を流す方法（例えば、特許文献１参照）や、ヒューズにレーザーを照射する方法（例えば、特許文献２参照）などが用いられる。後者の方法は、ＤＲＡＭなど各種のメモリＩＣの欠陥救済にも利用されている。ヒューズが切断されているか否かを検出するためには、例えばインバータを含む検出回路が利用される（例えば、特許文献３参照）。

特開平６−２４３６９３号公報 特開平１１−２０３８８８号公報 特開平１０−２８９５７１号公報

ヒューズを含むトリミング回路には、以下の３つの課題がある。第１の課題は、ヒューズの切断を確実に行うことである。外部から高電圧を印加してヒューズを切断する場合、印加電圧や電源制御のばらつきがヒューズ切断の歩留まりに影響を与える。このため、ヒューズを確実に切断するためには、外部からヒューズに高電圧を高い精度で印加すると共に、大電流を瞬時に流す電源制御を行う必要がある。また、周辺回路への印加電圧をトランジスタ耐圧以下に保ちながらレイアウト面積の増大を抑えるためには、ヒューズ切断時の電圧を低く、電流を少なくすることが好ましい。このためには、例えばヒューズの線幅を細くするなど、少ない電流でヒューズを切断できるように回路を工夫する必要がある。

第２の課題は、ヒューズ自身の信頼性を高くすることである。例えば、検出回路の起動時などに予期しない電流がヒューズに流れた場合、切断電圧に近い電圧がヒューズに印加された場合、あるいは、そのような状態が続いた場合には、検出時に切断電圧よりも低い電圧を印加しただけでも、ヒューズが切断されることがある。このようなヒューズの誤切断が起こると、トリミング回路の信頼性は著しく損なわれる。

第３の課題は、ヒューズの検出を確実に行うことである。例えば、ヒューズを確実に検出するためにヒューズの線幅を細くすると、ヒューズを検出するときの電流ばらつきが大きくなり、ヒューズを正しく検出できなくなることがある。

それ故に、本発明は、ヒューズの切断と検出を安定的に高い信頼性で行える半導体装置を提供することを目的とする。

第１の発明は、半導体基板上に形成された１以上のヒューズと、
前記ヒューズの一端に接続され、前記ヒューズの切断時にヒューズ切断用の第１の電圧が印加される切断電圧印加用の外部端子と、
前記ヒューズに対応して設けられ、前記ヒューズの切断時に前記ヒューズの他端にヒューズ切断用の第２の電圧を選択的に印加する切断制御トランジスタと、
前記ヒューズが切断されているか否かを電気的に検出し、検出結果を示す論理信号を出力する検出回路とを備える。

第２の発明は、第１の発明において、
前記切断制御トランジスタは、対応するヒューズの他端と前記第２の電圧を有する節点との間に設けられ、当該ヒューズの切断時にオン状態になることを特徴とする。

第３の発明は、第２の発明において、
前記切断制御トランジスタの制御端子は、外部端子に接続されていることを特徴とする。

第４の発明は、第２の発明において、
前記切断制御トランジスタを選択的にオン状態に制御する選択回路をさらに備える。

第５の発明は、第１の発明において、
前記検出回路は、
前記ヒューズと共に前記半導体基板上に形成された参照用ヒューズと、
前記参照用ヒューズに流れる電流の量を決定する電流量決定回路と、
前記参照用ヒューズに流れる電流をコピーして、前記ヒューズに流れる電流を生成するカレントミラー回路とを含み、
前記カレントミラー回路のカレントミラー比で、前記ヒューズに流れる電流の量を調整できることを特徴とする。

第６の発明は、第５の発明において、
前記電流量決定回路は、前記参照用ヒューズの両端の電位差を制限するクランプ回路を含み、
前記ヒューズの両端には、前記参照用ヒューズの両端とほぼ同じ電位差が与えられることを特徴とする。

第７の発明は、第６の発明において、
前記クランプ回路は、ゲートとドレインが互いに接続され、ソースが前記参照用ヒューズの一端に接続されたＮＭＯＳトランジスタを含む。

第８の発明は、第５の発明において、
前記電流量決定回路は、前記参照用ヒューズに流れる電流の量を制限する抵抗を含む。

第９の発明は、第５の発明において、
前記ヒューズには、前記カレントミラー回路のカレントミラー比に応じて、前記参照用ヒューズに流れる電流よりも少ない電流が流れることを特徴とする。

第１０の発明は、第５の発明において、
前記検出回路は、最終段にインバータを含むことを特徴とする。

第１１の発明は、第５の発明において、
前記検出回路は、最終段にラッチ構成を含むことを特徴とする。

上記第１の発明によれば、ヒューズに対応して切断制御トランジスタを設け、切断電圧印加用の外部端子を用いてヒューズの一端に第１の電圧を印加しながら、切断制御トランジスタを用いてヒューズの他端に第２の電圧を選択的に印加することにより、切断すべきヒューズのみに切断ストレスを与えてこれを確実に切断すると共に、切断すべきでないヒューズの誤切断を防止することができる。また、検出回路を用いて、ヒューズが切断されているか否かを電気的に検出することができる。したがって、ヒューズの切断と検出を安定的に高い信頼性で行うことができる。

上記第２の発明によれば、ヒューズの他端と第２の電圧を有する節点との間にトランジスタを設けることにより、ヒューズの他端に第２の電圧を選択的に印加する切断制御トランジスタを容易に構成し、これを用いてヒューズの切断を安定的に高い信頼性で行うことができる。また、切断制御トランジスタをオン状態に制御するだけでヒューズを切断できるので、ヒューズの切断を簡単な制御で行うことができる。

上記第３の発明によれば、外部端子を用いて切断制御トランジスタの状態を直接制御することにより、ヒューズの切断を簡単な制御で安定的に高い信頼性で行うことができる。

上記第４の発明によれば、選択回路を用いて切断制御トランジスタを選択的にオン状態に制御することにより、ヒューズの切断を安定的に高い信頼性で行いながら、切断制御トランジスタの状態制御に必要な外部端子の個数を減らすことができる。

上記第５の発明によれば、切断対象となり得るヒューズ（以下、トリミングヒューズという）とは別に参照用ヒューズを設け、電流量決定回路を用いて参照用ヒューズに流れる電流の量を決定し、カレントミラー回路を用いて参照用ヒューズに流れる電流に基づきトリミングヒューズに流れる電流を生成することにより、トリミングヒューズに流れる電流の量を好適に制御することができる。これにより、トリミングヒューズの検出を安定的に高い信頼性で行うことができる。また、電流量決定回路とカレントミラー回路を用いてトリミングヒューズに流れる電流の量を好適に制御することにより、トリミングヒューズへのストレスを緩和して、低電圧動作を可能とし、使用可能な電源電圧範囲を広くすることができる。また、参照用ヒューズを設けることにより、検出時のヒューズ抵抗値の絶対ばらつきを吸収し、ヒューズ抵抗値のばらつきによる回路調整を不要とすることができる。

上記第６の発明によれば、クランプ回路を用いて、トリミングヒューズと参照用ヒューズの両端の電位差を好適に制限することができる。これにより、電源電圧が変動したときでも、これらヒューズの両端の電位差の変動を抑制し、トリミングヒューズの検出を安定的に高い信頼性で行うことができる。

上記第７の発明によれば、ＮＭＯＳトランジスタを用いて参照用ヒューズの両端の電位差を制限するクランプ回路を構成し、これを用いてトリミングヒューズの検出を安定的に高い信頼性で行うことができる。

上記第８の発明によれば、抵抗を用いて参照用ヒューズに流れる電流の量を制限し、カレントミラー回路を用いて参照用ヒューズに流れる電流に基づきトリミングヒューズに流れる電流を生成することにより、トリミングヒューズに流れる電流の量を好適に制御し、トリミングヒューズの検出を安定的に高い信頼性で行うことができる。

上記第９の発明によれば、好適なカレントミラー比を有するカレントミラー回路を用いてトリミングヒューズに流れる電流を生成することにより、当該電流の量をカレントミラー比に応じて減らすことができる。したがって、製造ばらつきを考慮してトリミングヒューズに流れる電流の量を減らし、トリミングヒューズの検出を安定的に高い信頼性で行うことができる。また、製造プロセスを変更するときでも、カレントミラー比だけを変更すれば、同じ構成の回路を用いてトリミングヒューズの検出を安定的に高い信頼性で行うことができる。

上記第１０の発明によれば、検出回路の最終段にインバータを設けることにより、ヒューズが切断されているか否かを示す論理信号を容易に生成することができる。

上記第１１の発明によれば、検出回路の最終段にラッチ構成を設けることにより、ヒューズが切断されているか否かを示す論理信号を容易にデータ保持することができる。これにより、例えばヒューズ切断状態の検出後に検出回路の電源をオフにする、あるいは、スイッチングトランジスタなどを非検出状態にしたときに、ラッチ構成部分で論理信号をデータ保持して出力しながら、検出回路における消費電流を削減することができる。

本発明の実施形態に係るトリミング回路の回路図である。 本発明の実施形態の第１変形例に係るトリミング回路の回路図である。 本発明の実施形態の第２変形例に係るトリミング回路の回路図である。 本発明の実施形態の第３変形例に係るトリミング回路の一部を示す回路図である。 従来のトリミング回路の回路図である。

図１は、本発明の実施形態に係るトリミング回路の回路図である。図１に示すトリミング回路は、ヒューズＦ１〜Ｆ３、ＰＭＯＳトランジスタＰ１〜Ｐ３、ＮＭＯＳトランジスタＮ１〜Ｎ６、ＣＭＯＳインバータＣ１、抵抗Ｒ１、および、スイッチＳ１〜Ｓ４を備えている。このトリミング回路は、回路の動作を調整するために、各種の半導体集積回路に内蔵して使用される。

ヒューズＦ１〜Ｆ３は、半導体集積回路に含まれる他の回路と同じ半導体基板上に形成される。このうちヒューズＦ３は切断対象となり得るヒューズであり、ヒューズＦ１、Ｆ２はヒューズＦ３と抵抗値を比較するために設けられたヒューズ（切断対象となり得ないヒューズ）である。以下、前者をトリミングヒューズ、後者をリファレンスヒューズという。

トランジスタＰ３、Ｎ３、Ｎ５、Ｎ６およびインバータＣ１は、トリミングヒューズＦ３に対応して設けられる。トランジスタＮ６（以下、切断制御トランジスタという）は、トリミングヒューズＦ３の切断に利用される。トランジスタＰ１〜Ｐ３、Ｎ１〜Ｎ５は、クランプ回路とカレントミラー回路を構成し、トリミングヒューズＦ３の検出に利用される。図１において、トリミングヒューズＦ３、切断制御トランジスタＮ６および外部端子Ｖ２、Ｖ９以外の構成要素は、トリミングヒューズＦ３が切断されているか否かを電気的に検出し、検出結果を示す論理信号を出力する検出回路として機能する。検出回路の最終段には、インバータＣ１が設けられている。

ヒューズＦ１〜Ｆ３の一端は、外部端子Ｖ２に接続される。トリミングヒューズＦ３の他端は、トランジスタＮ６のドレインとトランジスタＮ３のソースに接続される（この接続点をノードＶ５という。以下同じ）。トランジスタＮ６のゲートは外部端子Ｖ９に接続され、ソースには接地電圧ＧＮＤが印加される。切断制御トランジスタＮ６は、トリミングヒューズＦ３の一端に接地電圧ＧＮＤを印加するか否かを切り替える。

リファレンスヒューズＦ１の他端は、トランジスタＮ１のソースに接続される（ノードＶ３）。トランジスタＮ１のドレインとゲートは互いに接続され（ノードＶ１）、スイッチＳ１を介して抵抗Ｒ１の一端に接続される。このように接続されたトランジスタＮ１は、クランプ回路として機能する。抵抗Ｒ１の他端には、電源電圧Ｖｃｃが印加される。ノードＶ１はスイッチＳ２の一端に接続され、スイッチＳ２の他端には接地電圧ＧＮＤが印加される。

リファレンスヒューズＦ２の他端は、トランジスタＮ２のソースに接続される（ノードＶ４）。トランジスタＮ２のゲートはノードＶ１に接続され、ドレインはトランジスタＰ１のドレインに接続される（ノードＶ７）。トランジスタＰ１〜Ｐ３のゲートはノードＶ７に接続され、ソースには電源電圧Ｖｃｃが印加される。ノードＶ７はスイッチＳ３の一端に接続され、スイッチＳ３の他端には電源電圧Ｖｃｃが印加される。このように接続されたトランジスタＰ１〜Ｐ３は、カレントミラー回路Ｍ２を構成する。

トランジスタＰ２のドレインは、トランジスタＮ４のドレインに接続される（ノードＶ８）。トランジスタＰ３のドレインは、トランジスタＮ５のドレインに接続される（ノードＶ６）。トランジスタＮ４、Ｎ５のゲートはノードＶ８に接続され、ソースには接地電圧ＧＮＤが印加される。ノードＶ８はスイッチＳ４の一端に接続され、スイッチＳ４の他端には接地電圧ＧＮＤが印加される。このように接続されたトランジスタＮ４、Ｎ５は、カレントミラー回路Ｍ３を構成する。

トランジスタＮ３のゲートはノードＶ１に接続され、ドレインはノードＶ６に接続される。ノードＶ６はインバータＣ１の入力端子に接続され、インバータＣ１の出力端子からは出力電圧ＯＵＴ１が出力される。このように接続されたトランジスタＮ１〜Ｎ３は、カレントミラー回路Ｍ１を構成する。なお、スイッチＳ１、Ｓ３は例えばＰＭＯＳトランジスタで構成され、スイッチＳ２、Ｓ４は例えばＮＭＯＳトランジスタで構成される。

図１に示すトリミング回路は１個のトリミングヒューズを含むが、同様の方法で、２個のトリミングヒューズを含むトリミング回路を構成することができる（第１変形例；図２を参照）。図２に示すトリミング回路は、図１に示すトリミング回路に破線部内の素子（トリミングヒューズＦ３ａ、ＰＭＯＳトランジスタＰ３ａ、ＮＭＯＳトランジスタＮ３ａ、Ｎ５ａ、Ｎ６ａおよびＣＭＯＳインバータＣ１ａ）を追加したものである。これらの素子は、図１に示すトリミング回路内の対応する素子（トリミングヒューズＦ３、ＰＭＯＳトランジスタＰ３、ＮＭＯＳトランジスタＮ３、Ｎ５、Ｎ６およびＣＭＯＳインバータＣ１）と同様の形態に接続される。また、破線部内の素子を必要な個数だけ同様の形態に接続することにより、３個以上のトリミングヒューズ含むトリミング回路を構成することもできる。

以下、図１に示すトリミング回路の動作を説明する。トリミング回路は、トリミングヒューズＦ３を切断するとき（以下、切断時という）と、トリミングヒューズＦ３が切断されているか否かを検出するとき（以下、検出時という）とで異なる動作を行う。切断時には、スイッチＳ１はオフ状態に、スイッチＳ２〜Ｓ４はオン状態に制御され、外部端子Ｖ２にはヒューズ切断用の高電圧Ｖｈｈが印加される。外部端子Ｖ９には、最初は接地電圧ＧＮＤが印加され、その後に切断制御トランジスタＮ６の閾値電圧よりも高い電圧（ハイレベル電圧）が印加される。検出時には、スイッチＳ１はオン状態に、スイッチＳ２〜Ｓ４はオフ状態に制御され、外部端子Ｖ２、Ｖ９には接地電圧ＧＮＤが印加される。

まず、切断時の動作を説明する。切断時にはスイッチＳ２〜Ｓ４はオン状態であるので、ノードＶ１、Ｖ８には接地電圧ＧＮＤが印加され、ノードＶ７には電源電圧Ｖｃｃが印加される。このため、トランジスタＰ１〜Ｐ３、Ｎ１〜Ｎ５はすべてオフ状態となり、これらのトランジスタで構成される回路に電流は流れない。

外部端子Ｖ９に接地電圧ＧＮＤが印加されている間、切断制御トランジスタＮ６はオフ状態にある。また、外部端子Ｖ２にはヒューズ切断用の高電圧Ｖｈｈが印加されるので、ヒューズＦ１〜Ｆ３の両端にはいずれも高電圧Ｖｈｈが印加される。この時点でヒューズＦ１〜Ｆ３の両端の電位差はゼロであるので、いずれのヒューズにも電流は流れず、いずれのヒューズも切断されない。

外部端子Ｖ２に高電圧Ｖｈｈが印加された後に、外部端子Ｖ９にハイレベル電圧が印加される。外部端子Ｖ９にはパルス状に瞬間的にハイレベル電圧を印加してもよく、所定の時間だけ固定的にハイレベル電圧を印加してもよい。外部端子Ｖ９にハイレベル電圧が印加されている間、切断制御トランジスタＮ６はオン状態になり、ノードＶ５には接地電圧ＧＮＤが印加される。このとき、外部端子Ｖ２からトリミングヒューズＦ３と切断制御トランジスタＮ６を経由して接地に至る経路が形成され、この経路に大電流が流れる。この大電流によって、トリミングヒューズＦ３は熱溶断する。このようにトリミングヒューズＦ３の一端に高電圧Ｖｈｈを印加しながら、切断制御トランジスタＮ６をオン状態に制御してトリミングヒューズＦ３の他端に接地電圧ＧＮＤを印加することにより、トリミングヒューズＦ３に大電流を流して、トリミングヒューズＦ３を切断することができる。

なお、複数のトリミングヒューズを含むトリミング回路においてトリミングヒューズを切断するときには、切断すべきでないトリミングヒューズに対応した切断制御トランジスタをオフ状態にしたままで、切断すべきトリミングヒューズに対応した切断制御トランジスタをオン状態に制御すればよい。例えば図２に示すトリミング回路においてトリミングヒューズＦ３を切断するときには、外部端子Ｖ９ａに接地電圧ＧＮＤを印加したままで、外部端子Ｖ９にハイレベル電圧を印加すればよい。

次に、検出時の動作を説明する。検出時にはスイッチＳ２〜Ｓ４はオフ状態であるので、ノードＶ１、Ｖ７、Ｖ８に固定電圧は印加されない。また、外部端子Ｖ２、Ｖ９には接地電圧ＧＮＤが印加される。このため、切断制御トランジスタＮ６が誤ってオン状態になっても、トリミングヒューズＦ３の両端には接地電圧ＧＮＤが印加されるだけで、トリミングヒューズＦ３は切断されない。このように外部端子Ｖ２と切断制御トランジスタＮ６のソースに検出時に同じ電圧を印加することにより、検出時におけるトリミングヒューズＦ３の誤切断を防止することができる。

検出時にはスイッチＳ１がオン状態になり、電源電圧Ｖｃｃが供給されるので、ノードＶ１は接地電圧ＧＮＤから充電される。ノードＶ１の電圧が上昇してトランジスタＮ１の閾値電圧ＶｔｈＮ１に等しくなると、トランジスタＮ１はオン状態になり、ノードＶ１の電圧は概ねそれ以上昇しなくなる。このようにトランジスタＮ１で構成されたクランプ回路によって、ノードＶ１の電圧は概ねトランジスタＮ１の閾値電圧ＶｔｈＮ１にクランプされる。このときリファレンスヒューズＦ１には、抵抗Ｒ１の抵抗値に応じた量の電流Ｉ１が流れる。また、トランジスタＮ１〜Ｎ３のゲートは同電位であるので、トランジスタＮ２、Ｎ３もオン状態になる。このときリファレンスヒューズＦ２とトリミングヒューズＦ３には、電流Ｉ１と同量の電流を流すことができる。

この時点でのヒューズＦ１〜Ｆ３の両端の電位差は、いずれもＶｔｈＮ１程度である。トランジスタＮ１の閾値電圧ＶｔｈＮ１は、半導体集積回路に供給される電源電圧Ｖｃｃよりも低く、ヒューズ切断用の高電圧Ｖｈｈよりも十分に低い。このため、ヒューズＦ１〜Ｆ３の両端の電位差がＶｔｈＮ１になっても、ヒューズＦ１〜Ｆ３は切断されない。また、抵抗Ｒ１はトランジスタＮ１に流れる電流Ｉ１の量を制限するために設けられており、抵抗Ｒ１の抵抗値は電流Ｉ１が流れてもリファレンスヒューズＦ１が切断されないように決定される。

トランジスタＮ２がオン状態になると、ノードＶ７からトランジスタＮ２を経由して電流が流れ出し、ノードＶ７の電圧は下降する。ノードＶ７の電圧は概ね、最終的には電源電圧ＶｃｃよりもトランジスタＰ１の閾値電圧ＶｔｈＰ１だけ低い電圧に等しくなる。このため、トランジスタＰ１〜Ｐ３はオン状態になる。

トランジスタＮ１〜Ｎ３で構成されたカレントミラー回路Ｍ１によって、トランジスタＮ１に流れる電流Ｉ１は、トランジスタＰ１に流れる電流Ｉ２にコピーされる。また、トランジスタＰ１〜Ｐ３で構成されたカレントミラー回路Ｍ２によって、電流Ｉ２は、トランジスタＰ２に流れる電流Ｉ３とトランジスタＰ３に流れる電流Ｉ４にさらにコピーされる。

トランジスタＰ２がオン状態になると、トランジスタＰ２を経由してノードＶ８に電流が流れ込み、ノードＶ８の電圧は上昇する。ノードＶ８の電圧は概ね、最終的には接地電圧ＧＮＤよりもトランジスタＮ４の閾値電圧ＶｔｈＮ４だけ高い電圧（すなわち、トランジスタＮ４の閾値電圧）になる。このため、トランジスタＮ４、Ｎ５はオン状態になる。

トランジスタＮ４、Ｎ５のゲートはいずれもノードＶ８に接続されているので、トランジスタＮ５にはトランジスタＮ４に流れる電流Ｉ３と同量の電流が流れる。トランジスタＮ５は、トリミングヒューズＦ３が切断されているときに、ノードＶ６がハイインピーダンス状態になり、ノードＶ６の電圧が変動することを防止するために設けられる。

カレントミラー回路Ｍ１〜Ｍ３を構成する８個のトランジスタＰ１〜Ｐ３、Ｎ１〜Ｎ５のうち、トランジスタＰ２、Ｐ３には他のトランジスタよりも能力が低いものが使用される。ここでは、トランジスタＰ１〜Ｐ３の能力比を１０：１：２とする。上述したように、電流Ｉ１の量は抵抗Ｒ１の抵抗値に応じて定まり、電流Ｉ１と電流Ｉ２は同量である。したがって、能力比を上記のように定めた場合、電流Ｉ１〜Ｉ４の比はＩ１：Ｉ２：Ｉ３：Ｉ４＝１０：１０：１：２となる。このようにトリミングヒューズＦ３には、カレントミラー回路Ｍ１〜Ｍ３のカレントミラー比に応じて、リファレンスヒューズＦ１に流れる電流よりも少ない電流が流れる。なお、トランジスタＰ１〜Ｐ３の能力比は、ヒューズＦ１〜Ｆ３の特性のばらつきなどを考慮して任意に決定される。

トリミングヒューズＦ３の一端は、トランジスタＮ３を介してトランジスタＰ３、Ｎ５のドレインに接続されている。また、トランジスタＮ３は電流Ｉ１と同量の電流を流す能力を有し、この能力はトランジスタＰ３の能力の５倍である。このようにトランジスタＮ３は、トランジスタＰ３を通過した電流のすべてを十分に流すだけの能力を有する。したがって、トリミングヒューズＦ３が切断されていない場合、トランジスタＰ３を通過した電流はすべてトランジスタＮ３、Ｎ５に流れるので、ノードＶ６の電圧は安定的に接地電圧ＧＮＤに等しくなり、インバータＣ１の出力電圧ＯＵＴ１はハイレベルになる。

これに対してトリミングヒューズＦ３が切断されている場合、トランジスタＮ３を通過した電流を接地に流す経路は存在しない。このため、トランジスタＰ３を通過した電流は、トランジスタＮ５のみに流れる。ところが、トランジスタＮ５に流れる電流の量は、トランジスタＰ２、Ｎ４に流れる電流Ｉ３の量に等しく、トランジスタＰ３に流れる電流の量の半分である。このため、トランジスタＰ３がノードＶ６の電圧を上昇させる能力は、トランジスタＮ５がノードＶ６の電圧を下降させる能力よりも大きい。したがって、ノードＶ６の電圧は上昇して最終的には電源電圧Ｖｃｃに等しくなり、インバータＣ１の出力電圧ＯＵＴ１はローレベルになる。

このようにインバータＣ１の出力電圧ＯＵＴ１は、トリミングヒューズＦ３が切断されていない場合にはハイレベルになり、トリミングヒューズＦ３が切断されている場合にはローレベルになる。したがって、図１に示すトリミング回路によれば、リファレンスヒューズＦ１、Ｆ２、トランジスタＰ１〜Ｐ３、Ｎ１〜Ｎ５およびインバータＣ１などで構成された検出回路を用いて、トリミングヒューズＦ３が切断されているか否かを検出し、検出結果を示す論理信号を出力することができる。

以下、本実施形態に係るトリミング回路の効果を説明する。上述したように、本実施形態に係るトリミング回路は、トリミングヒューズＦ３と、トリミングヒューズＦ３の一端に接続され、トリミングヒューズＦ３の切断時にヒューズ切断用の高電圧Ｖｈｈが印加される外部端子Ｖ２と、トリミングヒューズＦ３に対応して設けられ、トリミングヒューズＦ３の切断時にトリミングヒューズＦ３の他端に接地電圧ＧＮＤを選択的に印加する切断制御トランジスタＮ６と、トリミングヒューズＦ３が切断されているか否かを電気的に検出し、検出結果を示す論理信号を出力する検出回路とを備えている。

したがって、外部端子Ｖ２を用いてトリミングヒューズＦ３の一端にヒューズ切断用の高電圧Ｖｈｈを印加しながら、切断制御トランジスタＮ６を用いてトリミングヒューズＦ３の他端に接地電圧ＧＮＤを選択的に印加することにより、切断すべきときには切断ストレスを与えてトリミングヒューズＦ３を確実に切断すると共に、切断すべきでないときにはトリミングヒューズＦ３の誤切断を防止することができる。一般的に言うと、切断すべきトリミングヒューズのみに切断ストレスを与えてこれを確実に切断すると共に、切断すべきでないトリミングヒューズの誤切断を防止することができる。

また、トリミングヒューズＦ３の一端と接地電圧ＧＮＤを有する節点との間にトランジスタを設けることにより、切断制御トランジスタＮ６を容易に構成することができる。また、切断制御トランジスタＮ６をオン状態に制御するだけでトリミングヒューズＦ３を切断できるので、トリミングヒューズＦ３の切断を簡単な制御で行うことができる。なお、切断制御トランジスタＮ６のサイズが大きく、ヒューズ切断用の高電圧Ｖｈｈが高いほど、トリミングヒューズＦ３の切断を安定的に行うことができる。

また、切断制御トランジスタＮ６のゲート（制御端子）は、外部端子Ｖ９に接続されている。したがって、外部端子Ｖ９を用いて切断制御トランジスタＮ６の状態を直接制御することにより、トリミングヒューズＦ３の切断を簡単な制御で安定的に高い信頼性で行うことができる。

また、検出回路は、リファレンスヒューズＦ１、Ｆ２と、リファレンスヒューズＦ１に流れる電流の量を決定する電流量決定回路（抵抗Ｒ１とトランジスタＮ１）と、リファレンスヒューズＦ１に流れる電流Ｉ１をコピーしてトリミングヒューズＦ３に流れる電流を生成するカレントミラー回路Ｍ１〜Ｍ３とを含んでいる。したがって、電流量決定回路を用いてリファレンスヒューズＦ１に流れる電流の量を決定し、カレントミラー回路Ｍ１〜Ｍ３を用いてリファレンスヒューズＦ１に流れる電流に基づきトリミングヒューズＦ３に流れる電流を生成することにより、トリミングヒューズＦ３に流れる電流の量を好適に制御することができる。これにより、トリミングヒューズＦ３の検出を安定的に高い信頼性で行うことができる。また、電流量決定回路とカレントミラー回路Ｍ１〜Ｍ３を用いてトリミングヒューズＦ３に流れる電流の量を好適に制御することにより、トリミングヒューズＦ３へのストレスを緩和して、低電圧動作を可能とし、使用可能な電源電圧範囲を広くすることができる。また、リファレンスヒューズＦ１、Ｆ２を設けることにより、検出時のヒューズ抵抗値の絶対ばらつきを吸収し、ヒューズ抵抗値のばらつきによる回路調整を不要とすることができる。

また、電流量決定回路はリファレンスヒューズＦ１の両端の電位差を制限するクランプ回路（トランジスタＮ１）を含み、トリミングヒューズＦ３の両端にはリファレンスヒューズＦ１の両端とほぼ同じ電位差が与えられる。したがって、クランプ回路を用いて、トリミングヒューズＦ３とリファレンスヒューズＦ１、Ｆ２の両端の電位差を好適に制限することができる。これにより、電源電圧が変動したときでも、ヒューズＦ１〜Ｆ３の両端の電位差の変動を抑制し、トリミングヒューズＦ３の検出を安定的に高い信頼性で行うことができる。

また、電流量決定回路は、リファレンスヒューズＦ１に流れる電流Ｉ１の量を制限する抵抗Ｒ１を含んでいる。したがって、抵抗Ｒ１を用いてリファレンスヒューズＦ１に流れる電流の量を制限し、カレントミラー回路Ｍ１〜Ｍ３を用いてリファレンスヒューズＦ１に流れる電流に基づきトリミングヒューズＦ３に流れる電流を生成することにより、トリミングヒューズＦ３に流れる電流の量を好適に制御し、トリミングヒューズＦ３の検出を安定的に高い信頼性で行うことができる。

また、トリミングヒューズＦ３には、カレントミラー回路Ｍ１〜Ｍ３のカレントミラー比に応じて、リファレンスヒューズＦ１に流れる電流Ｉ１よりも少ない電流（電流Ｉ４の一部）が流れる。したがって、好適なカレントミラー比を有するカレントミラー回路Ｍ１〜Ｍ３を用いて、リファレンスヒューズＦ１に流れる電流に基づきトリミングヒューズＦ３に流れる電流を生成することにより、トリミングヒューズＦ３に流れる電流の量をカレントミラー比に応じて減らすことができる。よって、製造ばらつきがある場合でも、製造ばらつきを考慮してトリミングヒューズＦ３に流れる電流の量を減らし、トリミングヒューズＦ３の検出を安定的に高い信頼性で行うことができる。また、製造プロセスを変更するときでも、カレントミラー比だけを変更すれば、同じ構成の回路を用いてトリミングヒューズＦ３の検出を安定的に高い信頼性で行うことができる。

また、外部端子Ｖ２に印加する電圧を切り換えることにより、トリミングヒューズＦ３に対して切断用の電圧（高電圧Ｖｈｈ）と検出用の電圧（接地電圧ＧＮＤ）を同じ経路を用いて供給することができる。また、トリミングヒューズＦ３の検出を低電圧で行うことにより、トリミングヒューズＦ３に対するストレスを緩和し、信頼性をさらに高めることができる。また、トリミングヒューズを１個ずつ増減可能な構成を有するので、回路全体のコストを低減し、信頼性と安定性を向上させることができる。

また、検出回路の最終段にインバータＣ１を設けることにより、トリミングヒューズＦ３が切断されているかを示す論理信号（出力電圧ＯＵＴ１）を容易に生成することができる。

なお、検出回路の最終段にインバータＣ１に代えてラッチ構成を設けてもよい（第２変形例；図３を参照）。図３に示すトリミング回路は、図１に示すトリミング回路にＣＭＯＳインバータＣ２を追加したものである。インバータＣ２の入力はインバータＣ１の出力に接続され、インバータＣ２の出力はインバータＣ１の入力に接続される。このように接続されたインバータＣ１、Ｃ２はラッチ回路ＬＡＴを構成する。このように検出回路の最終段にラッチ構成を設けることにより、トリミングヒューズＦ３が切断されているか否かを示す論理信号（出力電圧ＯＵＴ１）を容易にデータ保持することができる。これにより、例えばヒューズ切断状態の検出後に検出回路の電源をオフにする、あるいは、トランジスタＰ１〜Ｐ３、Ｎ１〜Ｎ５を非検出状態にしたときに、ラッチ構成部分で論理信号をデータ保持して出力しながら、検出回路における消費電流を削減することができる。

また、トリミングヒューズの個数が多いときには、トリミング回路に切断制御トランジスタを選択的にオン状態に制御する選択回路を設けてもよい（第３変形例；図４を参照）。図４は、本発明の実施形態の第３変形例に係るトリミング回路の一部を示す回路図である。図４に示す選択回路ＳＥＬは、外部端子Ｖ１２にハイレベル電圧が印加されたときに、外部端子Ｖ１０、Ｖ１１から入力された２ビットの信号をデコードし、デコード結果に応じて切断制御トランジスタＮ６、Ｎ６ａ〜Ｎ６ｃの中から１個のトランジスタをオン状態に制御する。外部端子Ｖ２にヒューズ切断用の高電圧Ｖｈｈを印加しながら、切断制御トランジスタＮ６、Ｎ６ａ〜Ｎ６ｃのうちいずれかをオン状態に制御することにより、トリミングヒューズＦ３、Ｆ３ａ〜Ｆ３ｃのうちいずれかを切断することができる。このような選択回路を用いることにより、トリミングヒューズの切断を安定的に高い信頼性で行いながら、切断制御トランジスタの状態制御に必要な外部端子の個数を減らすことができる。

また、製造プロセスを変更したときに、ヒューズの特性に大きなばらつきが発生する場合には、トリミング回路にヒューズの特性の差を検出する回路を追加し、追加した回路におけるヒューズの特性の差の許容値を自動的に変更することとしてもよい。

以上に示すように、本発明の半導体装置によれば、ヒューズの切断と検出を安定的に高い信頼性で行うことができる。

Ｆ１、Ｆ２…リファレンスヒューズ
Ｆ３、Ｆ３ａ〜Ｆ３ｃ…トリミングヒューズ
Ｐ１〜Ｐ３、Ｐ３ａ〜Ｐ３ｃ…ＰＭＯＳトランジスタ
Ｎ１〜Ｎ６、Ｎ３ａ、Ｎ５ａ、Ｎ６ａ〜Ｎ６ｃ…ＮＭＯＳトランジスタ
Ｃ１〜Ｃ２、Ｃ１ａ…ＣＭＯＳインバータ
Ｒ１…抵抗
Ｓ１〜Ｓ４…スイッチ
Ｖ２、Ｖ９〜Ｖ１２…外部端子
Ｍ１〜Ｍ３…カレントミラー回路
ＬＡＴ…ラッチ回路
ＳＥＬ…選択回路

Claims (11)

1. 半導体基板上に形成された１以上のヒューズと、
   前記ヒューズの一端に接続され、前記ヒューズの切断時にヒューズ切断用の第１の電圧が印加される切断電圧印加用の外部端子と、
   前記ヒューズに対応して設けられ、前記ヒューズの切断時に前記ヒューズの他端にヒューズ切断用の第２の電圧を選択的に印加する切断制御トランジスタと、
   前記ヒューズが切断されているか否かを電気的に検出し、検出結果を示す論理信号を出力する検出回路とを備えた、半導体装置。
2. 前記切断制御トランジスタは、対応するヒューズの他端と前記第２の電圧を有する節点との間に設けられ、当該ヒューズの切断時にオン状態になることを特徴とする、請求項１に記載の半導体装置。
3. 前記切断制御トランジスタの制御端子は、外部端子に接続されていることを特徴とする、請求項２に記載の半導体装置。
4. 前記切断制御トランジスタを選択的にオン状態に制御する選択回路をさらに備えた、請求項２に記載の半導体装置。
5. 前記検出回路は、
   前記ヒューズと共に前記半導体基板上に形成された参照用ヒューズと、
   前記参照用ヒューズに流れる電流の量を決定する電流量決定回路と、
   前記参照用ヒューズに流れる電流をコピーして、前記ヒューズに流れる電流を生成するカレントミラー回路とを含み、
   前記カレントミラー回路のカレントミラー比で、前記ヒューズに流れる電流の量を調整できることを特徴とする、請求項１に記載の半導体装置。
6. 前記電流量決定回路は、前記参照用ヒューズの両端の電位差を制限するクランプ回路を含み、
   前記ヒューズの両端には、前記参照用ヒューズの両端とほぼ同じ電位差が与えられることを特徴とする、請求項５に記載の半導体装置。
7. 前記クランプ回路は、ゲートとドレインが互いに接続され、ソースが前記参照用ヒューズの一端に接続されたＮＭＯＳトランジスタを含む、請求項６に記載の半導体装置。
8. 前記電流量決定回路は、前記参照用ヒューズに流れる電流の量を制限する抵抗を含む、請求項５に記載の半導体装置。
9. 前記ヒューズには、前記カレントミラー回路のカレントミラー比に応じて、前記参照用ヒューズに流れる電流よりも少ない電流が流れることを特徴とする、請求項５に記載の半導体装置。
10. 前記検出回路は、最終段にインバータを含むことを特徴とする、請求項５に記載の半導体装置。
11. 前記検出回路は、最終段にラッチ構成を含むことを特徴とする、請求項５に記載の半導体装置。

Images