JP2010159469A - 電子部品のめっき方法、及び電子部品 - Google Patents
電子部品のめっき方法、及び電子部品 Download PDFInfo
- Publication number
- JP2010159469A JP2010159469A JP2009003407A JP2009003407A JP2010159469A JP 2010159469 A JP2010159469 A JP 2010159469A JP 2009003407 A JP2009003407 A JP 2009003407A JP 2009003407 A JP2009003407 A JP 2009003407A JP 2010159469 A JP2010159469 A JP 2010159469A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- electronic parts
- water
- electronic component
- plated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Chemically Coating (AREA)
Abstract
【課題】長期間経過してもめっき形成された導電膜が変色せず、良好な外観を維持することができる電子部品のめっき方法、及びこのめっき方法を使用して製造されたセラミック多層基板等の電子部品を実現する。
【解決手段】部品素体の表面にめっき処理を行い、少なくとも一層以上の導電膜を形成した後、水洗し、その後、水分除去処理を行う電子部品のめっき方法において、前記水分除去処理は、前記水洗された電子部品を凍結させた後、減圧して水分を昇華させる。
【選択図】なし
【解決手段】部品素体の表面にめっき処理を行い、少なくとも一層以上の導電膜を形成した後、水洗し、その後、水分除去処理を行う電子部品のめっき方法において、前記水分除去処理は、前記水洗された電子部品を凍結させた後、減圧して水分を昇華させる。
【選択図】なし
Description
本発明はセラミック多層基板等の電子部品のめっき方法、及び該めっき方法を使用して製造された電子部品に関する。
従来より、セラミック多層基板等の各種電子部品では、通常、部品素体の表面に形成された下地電極上にめっき処理を行い、少なくとも一層以上の導電膜を形成した後、めっき液等を除去するために水洗し、その後乾燥させて水分を除去している。
例えば、特許文献1には、基板素体の表面に形成された導電部にNiを主成分としたNi系皮膜を被着した後、該Ni系皮膜との間の置換反応によってAu皮膜を前記Ni系皮膜に被着し、その後、水分除去処理を行う電子部品の製造方法において、前記水分除去処理は、25℃以下の低温であって、かつ13.3Pa以下に減圧された真空下で乾燥処理を施し、前記Ni系皮膜と前記Au皮膜との界面に残存する水分を除去するようにした電子部品の製造方法が提案されている。
また、特許文献2には、洗浄後の被洗浄物の表面に付着した残渣を減圧下で凍らせ、凍結した残渣を加圧熱風で吹き飛ばして除去するようにした洗浄方法が提案されている。
しかしながら、特許文献1では、25℃以下の低温で減圧乾燥することにより、水分は除去できるものの、SiO2等の水分中に含まれる不純物を完全には除去することができず、乾燥後には電子部品の表面に残渣が残ってしまうおそれがある。
また、特許文献2では、凍結した残渣を熱風で吹き飛ばしているため、残渣が溶解し、斯かる溶解した残渣が被洗浄物の表面に付着して残ってしまう。
このように特許文献1及び2記載の従来の方法では、水洗後の残渣を完全には除去することができず、このため経時変化により導電膜の一部が変色し、外観を損なうという問題点があった。
本発明はこのような事情に鑑みなされたものであって、長期間経過してもめっき形成された導電膜が変色せず、良好な外観を維持することができる電子部品のめっき方法、及び該めっき方法を使用して製造された電子部品を提供することを目的とする。
上記目的を達成するために本発明に係る電子部品のめっき方法は、部品素体の表面にめっき処理を行い、少なくとも一層以上の導電膜を形成した後、水洗し、その後水分除去処理を行う電子部品の製造方法において、前記水分除去処理は、水洗された電子部品を凍結させた後、減圧して水分を昇華させることを特徴としている。
本発明の電子部品のめっき方法は、前記めっき処理は、前記部品素体の表面に形成された下地電極上に行なうことを特徴としている。
本発明に係る電子部品は、上記めっき方法を使用して製造されたことを特徴としている。
上記電子部品のめっき方法及び電子部品によれば、前記水分除去処理を、水洗されためっき物を凍結させた後、減圧して水分を昇華させるので、水分に含まれるSiO2などの不純物も水分と共にめっき物の表面から除去することができ、長期間経過しても導電膜の変色が生じず、外観を損なうことのない電子部品を得ることができる。
次に、本発明の実施の形態を詳説する。
図1は本発明のめっき方法を使用して製造された電子部品としてのセラミック多層基板の一実施の形態を示す断面図である。
すなわち、このセラミック多層基板は、複数のセラミックシート(第1〜第5のセラミックシート1a〜1e)が積層されてなるセラミック素体(部品素体)1を有している。
第1〜第4のセラミックシート1a〜1dは、各々シート素体2a〜2dの表面に内部導体3a〜3hが形成されており、また、第5のセラミックシート1eは、シート素体2eの表面に外部導体4a〜4cが形成されている。さらに、第2〜第5のセラミックシート1b〜1eには導体接続部5a〜5kが設けられ、各々導体接続部5a〜5kを介して各内部導体3a〜3h間、又は外部導体4a〜4cと内部導体3a〜3hとの間が電気的に接続されている。そして、本実施の形態では、第4のシート素体2dを介して内部導体3gと内部導体3eとが対向状に配されてコンデンサ部を形成し、外部導体4c及び内部導体3h、3f、3d、3bは導電接続部5k、5g、5e、5cを介して電気的に接続されインダクタ部を形成している。
また、外部導体4(4a〜4c)は、図2に示すように、下地電極7の表面に第1及び第2のめっき皮膜8、9が形成されている。
上記セラミック多層基板は、以下のようにして製造される。
すなわち、まず、所定形状に成形されたガラスセラミックスからなるシート素体2a〜2eに対し必要に応じて適宜微細孔を設け、次いで、該微細孔を導電性ペーストで閉塞して導体接続部5a〜5kを形成し、さらに該導電性ペーストを使用し、印刷法、転写法、薄膜法等任意の方法でシート素体2a〜2e上に所定の電極パターン(配線パターン)を形成する。次いで、シート素体2a〜2e上に電極パターンが形成された第1〜第5のセラミックシート1a〜1eを積層し、所定温度で焼成処理を行い、これにより内部導体3a〜3hが埋設されたセラミック素体1が製造される。
次に、セラミック素体1を被めっき物とし、第1のめっき皮膜8としてNi−P皮膜、第2のめっき皮膜9としてAu皮膜を形成する場合について、そのめっき方法を詳述する。
まず、前処理工程で、被めっき物から有機物質や無機物質による汚染を除去すると共に、めっき液と下地電極7との濡れ性を向上させるべく、被めっき物に脱脂処理を施す、尚、脱脂処理はアセトン等の非水系溶液で実施することが望ましいが、pH4〜10のエマルジョン系脱脂液や水を使用してもよい。
次いで、被めっき物を硫酸塩やクエン酸等の酸性水溶液に浸漬して下地電極7の表面に固着している酸化物をエッチング除去し、さらに下地電極7の表面に形成されたスマットを酸性処理液で除去する。
次に、自己触媒Niめっきを行なう。すなわち、被めっき物をPd触媒液に浸漬し、下地電極7にPd触媒を付与する。そして、還元剤として、Niに対し優れた還元性を有するホスフィン酸塩を使用し、浴温60〜90℃の無電解Niめっき液に被めっき物を浸漬して無電解Niめっきを施し、下地電極7上にNi−P皮膜8を形成する。
尚、ホスフィン酸塩としては、ホスフィン酸ナトリウム(NaH2PO2)、ホスフィン酸カリウム(KH2PO2)、ホスフィン酸カルシウム(Ca(H2PO2)2)等の可溶性塩を使用することができる。
また、無電解Niめっき液のNi2+の供給源としては、各種ニッケル塩を使用することができ、例えば水酸化ニッケル(Ni(OH)2)、炭酸ニッケル(NiCO3)、硫酸ニッケル(NiSO4)、塩化ニッケル(NiCl2)、スルファミン酸ニッケル(Ni(NH2SO3)2)、硫酸ニッケルアンモニウム((NH4)2Ni(SO4)2・6H2O)等を使用することができ、また無電解Niめっき液には、クエン酸やグルタミン酸等の錯化剤、その他の添加剤が含有され、pHが4〜10に調製されている。
次いで、Au+或いはAu3+を含有した浴温55〜90℃のめっき液(Auめっき液)に被めっき物を浸漬してNi−P皮膜8上にAuめっきを施す。
すなわち、Ni−P皮膜8が形成された被めっき物をAuめっき液に浸漬すると、電気化学的に卑な金属であるNiが溶出して電子(e−)を放出し、該放出された電子(e−)によって電気化学的に貴なAu+或いはAu3+が還元され、AuがNi−P皮膜8上に析出し、これによりAu皮膜9が形成される。
尚、Auめっき液のAu+或いはAu3+の供給源としては、塩化金ナトリウムや亜硫酸金ナトリウムなどの金塩を使用することができ、またAuめっき液には、前記金塩の他、シアン化ナトリウムや亜硫酸ナトリウム、チオ硫酸などの錯化剤、その他の添加剤が含有され、pHが5〜9に調製されている。
そしてこの後、Au皮膜9の形成されためっき物を水洗した後、水洗されためっき物を被処理物として水分除去処理を行なう。
すなわち、被処理物を0℃以下の温度に所定時間維持して凍結させ、その後、10Pa以下の圧力に減圧し、水分を昇華させる。そしてこれにより被処理物に付着した残渣を除去することができる。すなわち、被処理物を0℃以下に維持して凍結させることにより、SiO2などの不純物(残渣)が水分中に閉じ込められる。そして10Pa以下に減圧して水分を昇華させることにより、水分中のSiO2などの不純物も水分と共にめっき物の表面から除去することができる。
このように本実施の形態では、前記水分除去処理は、水洗されためっき物を0℃以下の温度で凍結させた後、10Pa以下の圧力で減圧させて水分を昇華させるので、水分中に含まれるSiO2などの不純物も水分と共にめっき物の表面から除去することができ、これにより長期間経過しても変色が生じず、外観を損なうことのない電子部品を得ることができる。
尚、本発明は上記実施の形態に限定されるものではない。シート素体2に使用されるガラスセラミックのガラス成分としては、低温焼結性の観点からアルカリ金属(Li、Na、K、Rb、Cs、Fr)又はアルカリ土類金属(Be、Mg、Ca、Sr、Ba、Ra)を1種以上含有するものを使用することができる。
また、下地電極7及び内部導体3は、低抵抗導電材料を含有した導電性ペーストを使用することができ、具体的にはCu、Ag、Pd、Pt、Au、Ag−Pd、Ag−Ptを使用することができる。
また、第1及び第2のめっき皮膜8、9についても、上記実施の形態では、Ni−P皮膜、及びAu皮膜を使用したが、種々の用途に応じ、Cu、Ag、Pd、Pt、Au、Ag−Pd、Ag−Ptを使用することができる。
また、上記実施の形態では、電極パターンの形成されたセラミックシート1a〜1eを同時焼成しているが、電極パターンの形成されたセラミックシート1a〜1dと電極パターンの形成されていないシート素体2eとを積層して同時焼成した後、導電性ペーストを塗布して焼付処理を施すことにより下地電極7を形成し、その後下地電極7に第1及び第2のめっき皮膜8、9を被着して外部導体4を形成するようにしてもよい。
また、上記実施の形態では、下地電極7上にめっき皮膜8、9を形成しているが、シート素体2e上に直接めっき処理を行うことにより、下地電極7をめっき形成する場合も、本発明の水分除去処理を適用することができる。
また、上記実施の形態では、電子部品としてセラミック多層基板を例示したが、他の電子部品、例えばLC複合回路やチップ型電子部品等にも適用可能であり、また、無電解めっきのみならず電解めっきにも同様に適用できる。
次に、本発明の実施例を具体的に説明する。
被めっき物として、セラミック素体が低温焼成セラミックで形成され、かつ内部導体及び下地電極がAgで形成された100mm角のセラミック多層基板用試料を用意した。
そして、奥野製薬社製エースクリーンを使用し、温度60℃の下、1分間、被めっき物を処理し、該被めっき物に水濡れ性を付与した。
次いで、被めっき物を水洗した後、奥野製薬社製ICPアクセラを使用し、温度25℃の下、3分間、被めっき物を処理し、該被めっき物の表面にPd触媒を付与した。
次いで、被めっき物を再び水洗した後、奥野製薬社製ICPニコロンGMを使用し、温度80℃の下、20分間、被めっき物を処理し、該被めっき物に無電解Niめっきを施した。
次に、被めっき物を再び水洗した後、奥野製薬社製フラッシュゴールド2000を使用し、温度80℃の下、10分間、被めっき物を処理し、該被めっき物にフラッシュAuめっきを施し、試料番号1〜3の試料(セラミック多層基板)を得た。
そして、試料番号1〜3の各試料について、以下のようにして水分除去処理を行った。
〔試料番号1〕
試料番号1の試料を温度−30℃で30分間凍結し、次いで10Paの減圧下で水分を昇華させ、室温で放置した。
試料番号1の試料を温度−30℃で30分間凍結し、次いで10Paの減圧下で水分を昇華させ、室温で放置した。
〔試料番号2〕
試料番号2の試料を温度10℃、10Paの減圧下し、30分間放置して水分を除去し、室温で放置した。
試料番号2の試料を温度10℃、10Paの減圧下し、30分間放置して水分を除去し、室温で放置した。
〔試料番号3〕
試料番号3の試料を温度−30℃で30分間凍結し、次いで50℃の熱風で凍結した水分を吹き飛ばし、室温で放置した。
試料番号3の試料を温度−30℃で30分間凍結し、次いで50℃の熱風で凍結した水分を吹き飛ばし、室温で放置した。
次に、試料番号1〜3について倍率20倍の顕微鏡で、外観を観察し、変色個数を計測した。
表1は試料番号1〜3の各試料の変色個数を示している。
試料番号3は、被処理物上の変色個数は5個であった。これは凍結した水分を熱風で吹き飛ばしているため、残渣が溶解し、斯かる溶解した残渣が被処理物の表面に付着して残ってしまうためと思われる。
これに対し試料番号1は、水分を凍結させた後、減圧乾燥させているので、水分に含まれるSiO2などの不純物も水分と共に試料表面から除去することができ、変色が生じなかった。
めっき後に水洗・乾燥を行っても、表面に残渣が付着するのを防止することができる。
1 セラミッ素体(部品素体)
7 下地電極
8 第1のめっき皮膜(導電膜)
9 第2のめっき皮膜(導電膜)
7 下地電極
8 第1のめっき皮膜(導電膜)
9 第2のめっき皮膜(導電膜)
Claims (3)
- 部品素体の表面にめっき処理を行い、少なくとも一層以上の導電膜を形成した後、水洗し、その後、水分除去処理を行う電子部品のめっき方法において、
前記水分除去処理は、前記水洗された電子部品を凍結させた後、減圧して水分を昇華させることを特徴とする電子部品のめっき方法。 - 前記めっき処理は、前記部品素体の表面に形成された下地電極上に行なうことを特徴とする請求項1記載の電子部品のめっき方法。
- 請求項1又は請求項2記載のめっき方法を使用して製造されたことを特徴とする電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009003407A JP2010159469A (ja) | 2009-01-09 | 2009-01-09 | 電子部品のめっき方法、及び電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009003407A JP2010159469A (ja) | 2009-01-09 | 2009-01-09 | 電子部品のめっき方法、及び電子部品 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010159469A true JP2010159469A (ja) | 2010-07-22 |
Family
ID=42576850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009003407A Pending JP2010159469A (ja) | 2009-01-09 | 2009-01-09 | 電子部品のめっき方法、及び電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010159469A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3077825A1 (fr) * | 2018-02-14 | 2019-08-16 | 3D Plus | Procede de metallisation de trous d'un module electronique par depot en phase liquide |
-
2009
- 2009-01-09 JP JP2009003407A patent/JP2010159469A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3077825A1 (fr) * | 2018-02-14 | 2019-08-16 | 3D Plus | Procede de metallisation de trous d'un module electronique par depot en phase liquide |
WO2019158585A1 (fr) * | 2018-02-14 | 2019-08-22 | 3D Plus | Procede de metallisation de trous d'un module electronique par depot en phase liquide |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2007931B1 (en) | Polyimide substrate and method of manufacturing printed wiring board using the same | |
US20150208499A1 (en) | Ceramic circuit board of laser plate copper and manufacturing method thereof | |
JP2001110666A (ja) | 電子部品、および電子部品の製造方法 | |
US5448021A (en) | Copper plating process and wiring board | |
KR20030014626A (ko) | 비어 홀의 스미어 제거 방법 | |
JP2010159469A (ja) | 電子部品のめっき方法、及び電子部品 | |
KR101719180B1 (ko) | 무전해 팔라듐 도금 또는 무전해 팔라듐 합금 도금의 전처리용 활성화액 | |
JP5947401B2 (ja) | 銅メタライズ配線セラミック基板及びその製造方法 | |
JP4986757B2 (ja) | 多数個取り基板の製造方法 | |
JP4096671B2 (ja) | 電子部品のめっき方法、及び電子部品 | |
JPH05160551A (ja) | 電子部品実装窒化アルミニウム基板の製造方法 | |
JP4048427B2 (ja) | 電子部品の製造方法、及び電子部品 | |
JP4540100B2 (ja) | 2層フレキシブル銅張積層板及びその2層フレキシブル銅張積層板の製造方法 | |
JP2004315945A (ja) | 2層フレキシブル銅張積層板及びその2層フレキシブル銅張積層板の製造方法 | |
KR100568510B1 (ko) | 저온 동시 소성 세라믹 기판 제조 방법 | |
JP3846708B2 (ja) | 電子部品のめっき方法、及び電子部品の製造方法 | |
JP2005194561A (ja) | めっき方法、及び電子部品の製造方法 | |
JP2006124812A (ja) | セラミック基板、及びめっき方法 | |
US4842899A (en) | Process for forming metallic film on inorganic material | |
JPS6345191A (ja) | セラミック基板のメタライジング方法 | |
JP2008078251A (ja) | 複数個取り配線基板の製造方法 | |
JPH01209783A (ja) | セラミックス配線基板及びその製造法 | |
JP2001313453A (ja) | セラミック基板のめっき方法 | |
JP2001185836A (ja) | 配線基板及び配線基板の製造方法及び製造装置 | |
JP2002145683A (ja) | メタライズセラミックの製造方法 |