KR100568510B1 - 저온 동시 소성 세라믹 기판 제조 방법 - Google Patents

저온 동시 소성 세라믹 기판 제조 방법 Download PDF

Info

Publication number
KR100568510B1
KR100568510B1 KR1020050110220A KR20050110220A KR100568510B1 KR 100568510 B1 KR100568510 B1 KR 100568510B1 KR 1020050110220 A KR1020050110220 A KR 1020050110220A KR 20050110220 A KR20050110220 A KR 20050110220A KR 100568510 B1 KR100568510 B1 KR 100568510B1
Authority
KR
South Korea
Prior art keywords
ceramic substrate
silver
plating
substrate
etching
Prior art date
Application number
KR1020050110220A
Other languages
English (en)
Inventor
김정진
Original Assignee
주식회사 정우이지텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 정우이지텍 filed Critical 주식회사 정우이지텍
Priority to KR1020050110220A priority Critical patent/KR100568510B1/ko
Application granted granted Critical
Publication of KR100568510B1 publication Critical patent/KR100568510B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807Ceramic parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867Applying pastes or inks, e.g. screen printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 LTCC 기판을 제조하기 위한 방법을 제공한다. 상기 방법은, 은 또는 동 페이스트가 인쇄된 세라믹 기판을 준비하는 단계; 상기 세라믹 기판을 세정하는 단계; 상기 세라믹 기판을 유기산과 무기산을 포함하는 용액에서 1차 식각하여 상기 은 페이스트 위로 확산된 유리 성분을 제거하는 단계; 상기 유리 성분이 제거된 기판을 무기산을 주성분으로 한 식각 용액에서 2차 식각하여 상기 은 또는 동 페이스트 표면에 형성된 산화막을 제거하는 단계; 상기 2차 식각된 기판을 중성의 활성화 용액 내에서 활성화시키는 단계; 상기 은 또는 동 페이스트 상에 니켈막을 도금하는 단계; 및 상기 니켈막 위에 금막을 도금하는 단계를 포함한다.
저온동시소성, 세라믹 기판

Description

저온 동시 소성 세라믹 기판 제조 방법{Method of fabricating LTCC substrate}
도 1은 종래 기술에 따르는 도금표면 사진.
도 2는 본 발명의 방법에 따르는 도금표면 사진.
도 3은 종래 기술에 따르는 니켈 도금면의 표면조직 사진.
도 4는 본 발명의 방법에 따르는 니켈 도금면의 표면조직 사진.
본 발명은 도금에 관한 것으로서, 보다 상세하게는, 저온 동시 소성 세라믹 기판 상에 은, 또는 동 페이스트를 도금하는 방법에 관한 것이다.
최근, 저온 동시소성 세라믹(Low Temperature Cofired Ceramics, 이하, LTCC로 표시)기판은 정보통신의 고속화에 따라 GHz대 이상의 고주파 영역에서 사용되어 전송손실의 저감이 요구되고 있다. 이 때문에, LTCC기판은 비교적 낮은 유전율을 갖는 세라믹 기판 상에 도체 저항이 적고 저융점 금속인 은(Ag)이나 동(Cu) 등으로 이루어지는 도체층이 형성되고 있다. 특히, 도체층으로는 회로의 고밀도화가 진행됨에 따라 마이그레이션(Migration)의 방지를 위하여 동이 이용되고, 도체층으로서 동이 인쇄된 세라믹 기판은 동의 산화를 억제하면서 전송 손실이 낮은 LTCC기판을 얻기 위해 습윤 질소 분위기에서 소성이 행하여진다.
LTCC 기판은 일반적으로 세라믹 원료분말과 유기바인더, 용매 등을 이용하여 제조한 슬러리(Slurry)를 닥터 블레이드법 등의 시트 성형으로 세라믹 그린시트를 형성하고, 이 세라믹 그린시트 위에 동 페이스트 또는 은 페이스트를 이용하여 배선패턴을 인쇄하여 건조시키며, 이어서 세라믹 그린시트를 수증기와 질소가스의 혼합 분위기에서 수백 ℃의 온도로 탈바인더를 행하여 동 페이스트 또는 은 페이스트 및 세라믹 그린시트에 함유되는 유기 성분을 제거하고, 대략 1000 ℃ 이상으로 승온하여 소성을 행하므로써 제작된다.
그후, 도체층에는 니켈 도금이 수행되고, 이 니켈 도금의 상부면에는 금 도금이 수행된다.
그러나, 동 페이스트 또는 은 페이스트는 소성시 유리 성분이 거기로 스며들어 밀착력을 유지하지만, 후속의 활성화나 니켈 도금 공정시 사용되는 산성욕으로 인하여 소지 또는 소지 금속이 손상되어 부분적으로 도금 불량이 발생한다.
또한, 상기한 산성욕은 유리 성분을 부식시켜 도금된 부분의 밀착력을 저하시킨다.
본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 LTCC 기판의 제조를 위한 활성화 및 도금 공정에서의 신뢰성을 향상시킬 수 있는 LTCC 기판의 제조방법을 제공하는데 있다.
본 발명의 다른 목적은 은 페이스트 또는 동 페이스트 상에 도금되는 니켈 등의 밀착력을 향상시키는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 LTCC 기판의 제조방법은, 은 또는 동 페이스트가 인쇄된 세라믹 기판을 준비하는 단계; 상기 세라믹 기판을 세정하는 단계; 상기 세라믹 기판을 유기산과 무기산을 포함하는 용액에서 1차 식각하여 상기 은 페이스트 위로 확산된 유리 성분을 제거하는 단계; 상기 유리 성분이 제거된 기판을 무기산을 주성분으로 한 식각 용액에서 2차 식각하여 상기 은 또는 동 페이스트 표면에 형성된 산화막을 제거하는 단계; 상기 2차 식각된 기판을 중성의 활성화 용액내에서 활성화시키는 단계; 상기 은 또는 동 페이스트 상에 니켈막을 도금하는 단계; 및 상기 니켈막 위에 금막을 도금하는 단계를 포함하는 것을 특징으로 한다.
상기 활성화 용액은 파라듐 클로라이드 또는 포타슘 하이드록사이드를 함유하고, 약 6.0 내지 7.0의 pH를 가질 수 있다.
상기 니켈막은 무전해 도금법으로 형성될 수 있다.
상기 니켈막의 도금을 위한 무전해 도금법에서 사용되는 도금액은 니켈 썰페 이트(Nickel Sulfate), 소듐 하이포포스파이트(Sodium Hypophosphite), 소듐 글루콘산(Sodium Gluconic Acid), 구리샤인(Gurishine)을 포함하고, 약 6.0 내지 7.0의 pH를 갖는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예가 설명된다.
먼저, 세라믹 그린 시트가 제작된다. 그런 다음, 은 또는 동 페이스를 상기 제작된 세라믹 그린 시트의 표면에 인쇄한다.
이와 같이 준비된 여러 장의 세라믹 그린 시트들을 적층하여 약 850 ℃의 습윤질화 분위기에서 탈지하고, 약 1000 ℃에서 2시간 소성하여 세라믹 기판을 제작한다.
그 후, 상기 세라믹 기판은 초산염, 질소 화합물, 폴리(옥시에틸렌)노닐페닐에테르(Poly(oxyethylene)nonylphenylether)의 세정용액에서 50℃에서 세정되고, 탈이온수로 세정된다. 그런 다음, 상온에서 소듐 플로라이드(Sodium floride)와 암모늄 플로라이드(Ammonium floride)와 같은 유기산과 무기산이 혼합된 식각 용액에서 1차로 식각된다. 1차 식각으로 인하여, 소성시 세라믹 기판 상에서 은 페이스트 위로 확산된 유리(Glass) 성분이 선택적으로 제거된다. 1차 식각후, 세라믹 기판은 탈이온수로 세정된다.
그런 다음, 상온에서, 락틱산(Latic Acid)와 같은 무기산을 주성분으로 한 2차 식각용액에서 상기 세라믹 기판은 2차 식각된다. 2차 식각으로 인하여, 은 페이스트는 소프트하게 식각되어, 은 페이스트 위의 산화막을 제거하므로써 그의 밀착성을 향상시켜 준다. 2차 식각후 상기 세라믹 기판은 다시 탈이온수에서 세정된다.
그런 다음, 상기 세라믹 기판은 6.0-7.0의 pH를 갖는, 즉 중성의 활성화 용액에서 50 내지 70 ℃의 온도로 활성화처리된다. 상기 활성화 용액은 파라듐 클로라이드(Paradium chloride) 또는 포타슘 클로라이드(Potassium chloride)를 주성분으로 갖는 용액이다. 활성화 단계후, 상기 세라믹 기판은 다시 탈이온수로 세정된다.
그런 다음, 상기 세라믹 기판은 6.0-7.0의 pH를 갖는 무전해 니켈 도금 용액에서 75 내지 85 ℃의 온도로 무전해 니켈 도금처리된다. 상기 무전해 니켈 도금 용액은 니켈 썰페이트(Nickel Sulfate), 소듐 하이포포스파이트(Sodium Hypophosphite), 소듐 글루콘산(Sodium Gluconic Acid), 구리샤인(Gurishine)을 포함한다. 그후, 상기 세라믹 기판은 다시 탈이온수로 세정된다.
그런 다음, 상기 세라믹 기판은 4.4 - 4.6의 pH를 갖는 시트릭산(C6H8O7) 용액에서 75 - 85 ℃의 온도로 플래시 금 도금 처리된 후, 탈이온수로 세정된다.
그런 다음, 상기 세라믹 기판은 4.5 - 4.7의 pH를 갖는 시트릭산 용액에서 75 - 85 ℃의 온도로 금의 본딩처리를 받은 후, 탈이온수로 세정되고, 건조된다.
도 1은 종래 기술에 따르는 소지 금속의 표면 사진이고, 도 2는 본 발명의 방법에 따르는 소지 금속의 표면 사진으로서, 산성욕의 활성화제를 사용한 도 1의 경우, 부분적으로 미도금 부위가 발생하는 반면에, 본 발명의 방법에 따라서 중성의 활성화제를 사용한 도 2의 경우, 미도금 부위가 전혀 발생하지 않았다.
도 3은 종래 기술에 따르는 니켈 도금면의 사진이고, 도 4는 본 발명의 방법에 따르는 니켈 도금면의 사진으로서, 산성의 Ni-P 도금액은 도 3에 도시된 것처 럼, 규칙적인, 즉 매끄러운 표면을 가지고, 그의 경도가 400 - 450 Hv로 높기 때문에, 와이어 본딩시 골드 와이어가 잘 붙지 않고 분리되는 현상이 발생할 수도 있고, 부착된 경우에도 그의 밀착력이 낮다. 반면에, 본 발명의 방법에 따라서 중성의 무전해 니켈 도금액을 사용한 경우, 도 4에 도시된 것처럼, 침상형의 표면을 가지고, 그의 경도가 250 Hv이하로 낮기 때문에, 디비젼(division) 현상, 즉 본딩 와이어가 니켈 도금막의 표면에 붙지 않고 분리되는 현상이 발생되지 않는다.
이상에서 설명한 바와 같이, 본 발명의 방법에 따르면, 중성 타입의 파라듐 활성화제의 사용으로 소지 금속의 손상이 방지되었으며, 깨끗한 도금면을 얻을 수 있었다.
상술한 바와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (4)

  1. 은 또는 동 페이스트가 인쇄된 세라믹 기판을 준비하는 단계,
    상기 세라믹 기판을 세정하는 단계;
    상기 세라믹 기판을 유기산과 무기산을 포함하는 용액에서 1차 식각하여 상기 은 페이스트 위로 확산된 유리 성분을 제거하는 단계;
    상기 유리 성분이 제거된 기판을 무기산을 주성분으로 한 식각 용액에서 2차 식각하여 상기 은 또는 동 페이스트 표면에 형성된 산화막을 제거하는 단계;
    상기 2차 식각된 기판을 중성의 활성화 용액내에서 활성화시키는 단계;
    상기 은 또는 동 페이스트 상에 니켈막을 도금하는 단계; 및
    상기 니켈막 위에 금막을 도금하는 단계를 포함하는 것을 특징으로 하는 저온 동시 소성 세라믹 기판의 제조방법.
  2. 제1 항에 있어서, 상기 활성화 용액은 파라듐 클로라이드 또는 포타슘 하이드록사이드를 함유하고, 약 6.0 내지 7.0의 pH를 갖는 것을 특징으로 하는 저온 동시 소성 세라믹 기판의 제조방법.
  3. 제1 항에 있어서, 상기 니켈막은 무전해 도금법으로 형성되는 것을 특징으로 하는 저온 동시 소성 세라믹 기판의 제조방법.
  4. 제3 항에 있어서, 상기 니켈막의 도금을 위한 무전해 도금법에서 사용되는 도금액은 니켈 썰페이트(Nickel Sulfate), 소듐 하이포포스파이트(Sodium Hypophosphite), 소듐 글루콘산(Sodium Gluconic Acid), 구리샤인(Gurishine)을 포함하고, 약 6.0 내지 7.0의 pH를 갖는 것을 특징으로 하는 저온 동시 소성 세라믹 기판의 제조방법.
KR1020050110220A 2005-11-17 2005-11-17 저온 동시 소성 세라믹 기판 제조 방법 KR100568510B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050110220A KR100568510B1 (ko) 2005-11-17 2005-11-17 저온 동시 소성 세라믹 기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050110220A KR100568510B1 (ko) 2005-11-17 2005-11-17 저온 동시 소성 세라믹 기판 제조 방법

Publications (1)

Publication Number Publication Date
KR100568510B1 true KR100568510B1 (ko) 2006-04-07

Family

ID=37180332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050110220A KR100568510B1 (ko) 2005-11-17 2005-11-17 저온 동시 소성 세라믹 기판 제조 방법

Country Status (1)

Country Link
KR (1) KR100568510B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0610147A (ja) * 1992-06-25 1994-01-18 Hitachi Ltd パラジウム活性化液
JPH0661622A (ja) * 1992-08-05 1994-03-04 Hitachi Ltd セラミック基板のめっき方法
JPH08273967A (ja) * 1995-02-28 1996-10-18 Murata Mfg Co Ltd 電子部品の電極形成方法
JP2001035740A (ja) * 1999-07-23 2001-02-09 Taiyo Kagaku Kogyo Kk 外部端子電極具備電子部品及びその製造方法
JP2003226981A (ja) * 2002-02-01 2003-08-15 Murata Mfg Co Ltd 電子部品のめっき方法、及び電子部品
KR20050072367A (ko) * 2004-01-06 2005-07-11 엘지전자 주식회사 저온 동시소성 세라믹 기판의 무전해 도금방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0610147A (ja) * 1992-06-25 1994-01-18 Hitachi Ltd パラジウム活性化液
JPH0661622A (ja) * 1992-08-05 1994-03-04 Hitachi Ltd セラミック基板のめっき方法
JPH08273967A (ja) * 1995-02-28 1996-10-18 Murata Mfg Co Ltd 電子部品の電極形成方法
JP2001035740A (ja) * 1999-07-23 2001-02-09 Taiyo Kagaku Kogyo Kk 外部端子電極具備電子部品及びその製造方法
JP2003226981A (ja) * 2002-02-01 2003-08-15 Murata Mfg Co Ltd 電子部品のめっき方法、及び電子部品
KR20050072367A (ko) * 2004-01-06 2005-07-11 엘지전자 주식회사 저온 동시소성 세라믹 기판의 무전해 도금방법

Similar Documents

Publication Publication Date Title
KR102387227B1 (ko) 금속/세라믹 회로 기판 제조 방법
JP2006152431A (ja) めっき基板、無電解めっき方法およびこの方法を用いた回路形成方法
KR100568510B1 (ko) 저온 동시 소성 세라믹 기판 제조 방법
JPS6347382A (ja) 窒化アルミセラミック配線基板の製法
EP0219122B1 (en) Metallized ceramic substrate and method of manufacturing the same
JP3886791B2 (ja) 多層配線基板の製造方法
JPH09184076A (ja) 窒化アルミニウムメタライズ基板の製造方法
JP2001313453A (ja) セラミック基板のめっき方法
JP3846708B2 (ja) 電子部品のめっき方法、及び電子部品の製造方法
JP2009033023A (ja) 多数個取り基板の製造方法
JPH0891969A (ja) セラミック基材へのNiメタライズ法
JPS61151081A (ja) セラミツク配線基板の製法
JP3801334B2 (ja) 半導体素子搭載用基板とその製造方法
JPH0426560B2 (ko)
JP2010159469A (ja) 電子部品のめっき方法、及び電子部品
JPS6182493A (ja) セラミツク配線基板の製造方法
JP4646373B2 (ja) 配線基板およびその製造方法
JPH07297514A (ja) 抵抗体付セラミック回路板の製造方法
JPS62172788A (ja) セラミツクス配線基板の製法
JP2002145683A (ja) メタライズセラミックの製造方法
JPS61159792A (ja) セラミツク配線基板の製法
JP2853551B2 (ja) セラミック配線板の製法
JPH01209783A (ja) セラミックス配線基板及びその製造法
JPS6335481A (ja) セラミツク配線基板の製法
JPH08153954A (ja) セラミックプリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120229

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160309

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170207

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190131

Year of fee payment: 14