JP2010156628A - 半導体試験装置 - Google Patents
半導体試験装置 Download PDFInfo
- Publication number
- JP2010156628A JP2010156628A JP2008335707A JP2008335707A JP2010156628A JP 2010156628 A JP2010156628 A JP 2010156628A JP 2008335707 A JP2008335707 A JP 2008335707A JP 2008335707 A JP2008335707 A JP 2008335707A JP 2010156628 A JP2010156628 A JP 2010156628A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- output
- positive
- voltage
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】正極アンプからの正極電圧と負極アンプからの負極電圧との差分に基づいての良否判定を高速に行なう半導体試験装置を実現することにある。
【解決手段】ピンごとに設けられる正極アンプ、負極アンプからの出力をピンに接続させるリレーを内蔵した液晶駆動ドライバの試験を行なう半導体試験装置に改良を加えたものである。本装置は、液晶駆動ドライバのリレーに対し、n番目のピンに対応する正極アンプの出力をn番目のピンに接続させ、n番目のピンに対応する負極アンプの出力を(n+1)番目のピンに接続させるリレー指示部を備えたことを特徴とするものである。
【選択図】図1
【解決手段】ピンごとに設けられる正極アンプ、負極アンプからの出力をピンに接続させるリレーを内蔵した液晶駆動ドライバの試験を行なう半導体試験装置に改良を加えたものである。本装置は、液晶駆動ドライバのリレーに対し、n番目のピンに対応する正極アンプの出力をn番目のピンに接続させ、n番目のピンに対応する負極アンプの出力を(n+1)番目のピンに接続させるリレー指示部を備えたことを特徴とするものである。
【選択図】図1
Description
本発明は、ピンごとに設けられる正極アンプ、負極アンプからの出力をピンに接続させるリレーを内蔵した液晶駆動ドライバの試験を行なう半導体試験装置に関し、詳しくは、正極アンプからの正極電圧と負極アンプからの負極電圧との差分に基づいての良否判定を高速に行なう半導体試験装置に関するものである。
半導体試験装置の被試験対象である液晶駆動ドライバは、複数ピンから多段階(多階調)電圧を出力し、液晶ディスプレイを駆動している。図6は、このような液晶駆動ドライバを試験する従来の半導体試験装置の構成例を示した図である。
図6において、被試験対象(以下DUTと略す)1は例えば液晶駆動ドライバであり、複数ピンのそれぞれから多段階電圧を出力する。スイッチ2は、DUT1のピンを選択する。A/Dコンバータ3は、スイッチ2で選択されたピンからの出力電圧をデジタルデータに変換する。メモリ4は、A/Dコンバータ3からのデジタルデータを格納する。デジタル信号処理部(以下DSP(Digital Signal Processor)と略す)5は、演算部であり、メモリ4のデジタルデータにより、DUT1の良否判定を行う。
このような装置の動作を以下に説明する。
DUT1が、多段階電圧を出力する。そして、スイッチ2がDUT1のピンを順番に選択し、A/Dコンバータ3に出力する。この出力を、A/Dコンバータ3が、デジタルデータに変換し、メモリ4に格納する。
DUT1が、多段階電圧を出力する。そして、スイッチ2がDUT1のピンを順番に選択し、A/Dコンバータ3に出力する。この出力を、A/Dコンバータ3が、デジタルデータに変換し、メモリ4に格納する。
そして、DSP5が、メモリ4のデジタルデータにより、各階調それぞれにおける各ピンの出力電圧の絶対値の大きさ(絶対値判定)、各階調内の全ピンの測定値の平均値、各階調内の全ピンの測定値の最大値と最小値との差、各階調内の全ピンの平均偏差、ピン間の出力電圧のバラツキの大きさ、最大値、最小値、総和などを演算処理して、DUT1の良否の判定を行う。
このように、A/Dコンバータ3によるデータの取り込み、メモリ4への転送、DSP5による演算判定の順番でシーケンシャルな処理を行なうため、DUT1のテスト時間を延ばす要因となっている。
続いて、図7は、従来の半導体試験装置のその他の構成例を示した図である。図7は、図6に示す従来装置の測定所要時間を短縮するものであり、絶対値判定をDSPを用いることなく処理するものである(例えば、特許文献1、2参照)。
図7において、電圧発生部6は、例えば、複数個のD/Aコンバータから構成され、DUT1の多段階電圧に対応した期待値電圧を出力する。差電圧発生部7は、DUT1のピンごとに設けられ、DUT1の多段階電圧と電圧発生部6の期待値電圧の差電圧を出力する。
A/Dコンバータ8は、DUT1のピンごとに設けられ、差電圧発生部7からの差電圧をデジタルデータに変換する。比較回路9は、各ピンごとに複数個のデジタルコンパレータを有し、A/Dコンバータ6それぞれからのデジタルデータに対して絶対値判定を行なう。
このような装置の動作を説明する。
DUT1の全ピンから、例えば、最も階調が低い電圧が出力され、電圧発生部6がこの階調に対応する期待値電圧を出力する。そして、差電圧発生部7が、DUT1の出力電圧と電圧発生部6の期待値電圧との差電圧を出力する。さらに、A/Dコンバータ8が、差電圧をデジタルデータに変換し、比較回路9、メモリ4に出力する。
DUT1の全ピンから、例えば、最も階調が低い電圧が出力され、電圧発生部6がこの階調に対応する期待値電圧を出力する。そして、差電圧発生部7が、DUT1の出力電圧と電圧発生部6の期待値電圧との差電圧を出力する。さらに、A/Dコンバータ8が、差電圧をデジタルデータに変換し、比較回路9、メモリ4に出力する。
そして、比較回路9が、テスタコントローラ(図示せず)からあらかじめ設定された上限値、加減値を参照し、差電圧を変換してデジタルデータが、所定の範囲内に入っているかいなかの絶対値判定を行なう。
ここで、絶対値判定とは、差電圧値そのものが、上限値、下限値の間にはいっていることをチェックすることである。また、電圧発生部6が、階調に対応する電圧を出力しているので、DUT1の出力電圧が階調によって変化しても、比較回路9の上限値、下限値を変更させる必要はない。
そして、最も階調の低い出力電圧の測定終了後、DUT1の全ピンの出力電圧を次の階調に順次変更させていき、全ての階調に対するデジタルデータを取得する。
絶対値判定以外のその他の判定については、図6に示す装置同様に、DSP5が、メモリ4のデジタルデータにより、各階調内の全ピンの測定値の平均値、各階調内の全ピンの測定値の最大値と最小値との差、各階調内の全ピンの平均偏差、ピン間の出力電圧のバラツキの大きさ、最大値、最小値、総和などを演算処理して、DUT1の良否の判定を行う。
液晶駆動ドライバのDUT1は、多段階電圧を出力するが、駆動する液晶画面が焼きつかないように正極電圧と負極電圧(正極電圧と負極電圧との電圧レベルは異なる)を同一のピンから交互に出力している。さらに、隣り合ったピンの出力電圧は極性が異なる。つまり、奇数ピンの出力が正極の場合は、偶数ピンは負極である。そして、奇数ピンが負極の場合は、偶数ピンは正極である。
もちろん、正極電圧と負極電圧とを、DUT1の異なるピンから出力させることも可能だが、近年、DUT1の出力ピン数が3000ピンを超える場合もあり、これ以上の増加は、半導体試験装置のテストヘッドとDUT1(例えば、ウェアから切り出す前のチップ状態)とを接続するためのプローブカード上の針立てが物理的に困難となる。
このような実用上の困難性により、同一のピンから正極電圧と負極電圧を出力するが、DUT1のデバイス内に正極電圧を出力する正極アンプ、負極電圧を出力する負極アンプを各ピンごとに設け、組とした正極アンプ、負極アンプの出力をDUT1のデバイス内のリレーで切り替え、ピンそれぞれから多段階電圧を出力している。
このような正極電圧と負極電圧とを出力するDUT1の場合、メモリ4に格納したデジタルデータには、正極電圧をAD変換したデジタルデータ(以下、正極データと呼ぶ)、負極電圧をAD変換したデジタルデータ(以下、負極データと呼ぶ)とが存在する。
そして、比較回路9、DSP5では正極データに対する良否判定、負極データに対する良否判定、さらには、正極データと負極データ間の差分に基づく良否判定を行なう必要がある。
しかしながら、同一ピンから正極電圧と負極電圧とを同時に出力することは不可能なため、例えば、0階調〜255階調まで変化させる場合、1順目の階調変化において奇数番号の出力ピンは正極電圧、偶数番号の出力ピンは負極電圧を出力させ、2順目において奇数番号の出力ピンは負極電圧、偶数番号の出力ピンは正極電圧を出力させている。ここで、図8は、各ピンからの出力の一例を示した図である。
そのため、正極データと負極データ間の差分に基づいて良否判定を行なうには、2順目の測定が終了するのを待ってから演算を開始するため、テスト時間がかかるという問題があった。
そこで本発明の目的は、正極アンプからの正極電圧と負極アンプからの負極電圧との差分に基づいての良否判定を高速に行なう半導体試験装置を実現することにある。
請求項1記載の発明は、
ピンごとに設けられる正極アンプ、負極アンプからの出力を前記ピンに接続させるリレーを内蔵した液晶駆動ドライバの試験を行なう半導体試験装置において、
前記液晶駆動ドライバのリレーに対し、n番目のピンに対応する正極アンプの出力をn番目のピンに接続させ、n番目のピンに対応する負極アンプの出力を(n+1)番目のピンに接続させるリレー指示部を備えたことを特徴とするものである。
請求項2記載の発明は、請求項1記載の発明において、
リレー指示部は、前記液晶駆動ドライバ内のリレーに対し、(n+1)番目のピンに対応する正極アンプの出力をn番目のピンに接続させ、(n+1)番目のピンに対応する負極アンプの出力を(n+1)番目のピンに接続させることを特徴とするものである。
請求項3記載の発明は、請求項1または2記載の発明において、
前記正極アンプからの出力と前記負極アンプからの出力との差分によって前記液晶駆動ドライバの良否判定を行なう演算部を設けたことを特徴とするものである。
ピンごとに設けられる正極アンプ、負極アンプからの出力を前記ピンに接続させるリレーを内蔵した液晶駆動ドライバの試験を行なう半導体試験装置において、
前記液晶駆動ドライバのリレーに対し、n番目のピンに対応する正極アンプの出力をn番目のピンに接続させ、n番目のピンに対応する負極アンプの出力を(n+1)番目のピンに接続させるリレー指示部を備えたことを特徴とするものである。
請求項2記載の発明は、請求項1記載の発明において、
リレー指示部は、前記液晶駆動ドライバ内のリレーに対し、(n+1)番目のピンに対応する正極アンプの出力をn番目のピンに接続させ、(n+1)番目のピンに対応する負極アンプの出力を(n+1)番目のピンに接続させることを特徴とするものである。
請求項3記載の発明は、請求項1または2記載の発明において、
前記正極アンプからの出力と前記負極アンプからの出力との差分によって前記液晶駆動ドライバの良否判定を行なう演算部を設けたことを特徴とするものである。
本発明によれば、以下のような効果がある。
リレー指示部が、液晶駆動ドライバのリレーに対し、n番目のピンに対応する正極アンプの出力をn番目のピンに接続させ、n番目のピンに対応する負極アンプの出力を(n+1)番目のピンに接続させるので、各階調値それぞれで正極アンプと負極アンプとの出力を同時に取り込むことができる。これにより、各階調値それぞれにおいて、正極アンプからの正極電圧と負極アンプからの負極電圧との差分も求めることができる。従って、2順目の測定終了を待たずに、ほぼリアルタイムに正極電圧と負極電圧との差分に基づく判定も行なえ、液晶駆動ドライバの良否判定を高速に行なうことができる。
リレー指示部が、液晶駆動ドライバのリレーに対し、n番目のピンに対応する正極アンプの出力をn番目のピンに接続させ、n番目のピンに対応する負極アンプの出力を(n+1)番目のピンに接続させるので、各階調値それぞれで正極アンプと負極アンプとの出力を同時に取り込むことができる。これにより、各階調値それぞれにおいて、正極アンプからの正極電圧と負極アンプからの負極電圧との差分も求めることができる。従って、2順目の測定終了を待たずに、ほぼリアルタイムに正極電圧と負極電圧との差分に基づく判定も行なえ、液晶駆動ドライバの良否判定を高速に行なうことができる。
以下図面を用いて本発明の実施の形態を説明する。
図1は、本発明の一実施例を示した構成図である。ここで、図7と同一のものには同一符号を付し、説明を省略する。図1において、リレー指示部11を有する制御部10が新たに設けられる。また、DUT1の代わりにDUT20が被試験対象となる。そして、DSP5の代わりにDSP30が設けられる。
図1は、本発明の一実施例を示した構成図である。ここで、図7と同一のものには同一符号を付し、説明を省略する。図1において、リレー指示部11を有する制御部10が新たに設けられる。また、DUT1の代わりにDUT20が被試験対象となる。そして、DSP5の代わりにDSP30が設けられる。
ここで、図2は、図1に示す液晶駆動ドライバであるDUT20の構成の一部を詳細に示した図である。なお、DUT20の出力ピンは数十〜数千本あるが、ここでは4本分のみ図示している。。
図2において、出力ピンp(j)は、多段階電圧を出力するためのピンである。ここで、jは自然数であり、例えば、DUT20の出力ピンの数が1000本であれば、j=1〜1000である。
アンプ21(j)は、ピンp(j)ごとに設けられ、j番目のピンp(j)に対応している。また、アンプ21(j)は、正極アンプ22(j)、負極アンプ23(j)を有する。正極アンプ22(j)は、各階調に対応した正極電圧(多段階電圧)を出力する。負極アンプ23(j)は、各階調に対応した負極電圧(多段階電圧)を出力する。
リレー24(j)は、ピンp(j)ごとに設けられ、j番目のピンp(j)に対応している。また、リレー24(j)は、制御部10のリレー指示部11からの指示により、自ピン用の正極アンプ22(j)、負極アンプ23(j)、隣のピン用の正極アンプ22(j±1)、負極アンプ23(j±1)の出力電圧を選択してピンp(j)に接続する。
具体的には、nを奇数とし(n<j)とした場合で説明する。
リレー24(n)(つまり、奇数番号の出力ピンに対応したリレー)は、自ピン用の正極アンプ22(n)、負極アンプ23(n)、隣のピン用の正極アンプ22(n+1)の3個の中からいずれか一つを選択して、ピンp(n)に接続する。
リレー24(n)(つまり、奇数番号の出力ピンに対応したリレー)は、自ピン用の正極アンプ22(n)、負極アンプ23(n)、隣のピン用の正極アンプ22(n+1)の3個の中からいずれか一つを選択して、ピンp(n)に接続する。
リレー24(n+1)(つまり、偶数番号の出力ピンに対応したリレー)は、自ピン用の正極アンプ22(n+1)、負極アンプ23(n+1)、隣のピン用の負極アンプ23(n)の3個の中からいずれか一つを選択して、ピンp(n+1)に接続する。
続いて、図1に戻り、制御部10の説明をする。
制御部10は、リレー指示部11を有し、半導体試験装置全体を統括的に制御すると共に、DUT20にも指示を行ない、各階調に対応した出力電圧を出力させる。
制御部10は、リレー指示部11を有し、半導体試験装置全体を統括的に制御すると共に、DUT20にも指示を行ない、各階調に対応した出力電圧を出力させる。
リレー指示部11は、DUT20の制御ピン(図示せず)からDUT20内のリレー24(j)に対し、ピン(j)に所望の正極アンプ22(j)、22(j±1)、負極アンプ23(j)、23(j±1)の出力を接続させる指示を行なう。
具体的には、リレー指示部11が、DUT20に下記の4種類のパターンの接続を行なわせる。図2〜図4を用いて説明する。ここで、図3、図4は、図1に示す液晶駆動ドライバであるDUT20の構成の一部を詳細に示した図であり、図2と同一のものには同一符号を付している。
1個目のパターンは、n番目のピンp(n)に対応する正極アンプ22(n)の出力をn番目のピンp(n)に接続させ、(n+1)番目のピンp(n+1)に対応する負極アンプ23(n+1)の出力を(n+1)番目のピンp(n+1)に接続させる。図2に示す接続である。
2個目のパターンは、n番目のピンp(n)に対応する負極アンプ23(n)の出力をn番目のピンp(n)に接続させ、(n+1)番目のピンp(n+1)に対応する正極アンプ22(n+1)の出力を(n+1)番目のピンp(n+1)に接続させる。
3個目のパターンは、n番目のピンに対応する正極アンプ22(n)の出力をn番目のピンp(n)に接続させ、n番目のピンに対応する負極アンプ23(n)の出力を(n+1)番目のピンp(n+1)に接続させる。図3に示す接続である。
4個目のパターンは、(n+1)番目のピンに対応する正極アンプ22(n+1)の出力をn番目のピンp(n)に接続させ、(n+1)番目のピンに対応する負極アンプ23(n+1)の出力を(n+1)番目のピンp(n+1)に接続させる。図4に示す接続である。
ここで、1個目と2個目のパターンは、液晶ディスプレイを駆動する場合の一般的な出力パターンであるのに対し、リレー指示部11が、デバイス20に対して3個目と4個目のパターンの接続を行なわせ、DUT20の試験を実行する点が、本発明の特徴である。
DSP30は、演算部であり、メモリ4の正極データ、負極データを読み出し、正極データ、負極データ、正極データと負極データの差分等に基づいてDUT20の良否判定を行なう。
このような装置の動作を説明する。
ここで、図5は、図1に示す装置のDUT20の出力の流れの一例を示した図である。
良否判定の測定前の初期化として、制御部10が、比較回路9に上限値、下限値を設定し、ADC8に所定のサンプリング周期でAD変換を開始させる。
ここで、図5は、図1に示す装置のDUT20の出力の流れの一例を示した図である。
良否判定の測定前の初期化として、制御部10が、比較回路9に上限値、下限値を設定し、ADC8に所定のサンプリング周期でAD変換を開始させる。
そして、初期化終了後にリレー指示部11が、図3に示すパターン(上述の3個目のパターン)の接続をDUT20に行なわせ、例えば、256階調とすれば、制御部10が、DUT20に対して階調値0〜255gs(gray scale)の順番に電圧を出力させ、電圧発生部6に対して各階調値での期待値電圧を出力させる。
すなわち、制御部10からの指示により階調値0gsで、DUT20の奇数番号の出力ピンp(n)に対応した正極アンプ22(n)の正極電圧が、奇数番号の出力ピンp(n)から出力され、奇数番号の出力ピンp(n)に対応した負極アンプ23(n)の負極電圧が、偶数番号の出力ピンp(n+1)から出力される。
そして、差電圧発生部7が、DUT20から正極電圧、負極電圧それぞれと、電圧発生部6の期待値電圧との差電圧を出力する。さらに、A/Dコンバータ8が、差電圧をデジタルデータ(正極データ、負極データ)に変換し、比較回路9、メモリ4に出力する。なお、電圧発生部6は、制御部11からの指示のもと、奇数番号の出力ピンp(n)のライン上の差電圧発生部7へは、階調値0gsの正極側の期待値電圧を出力し、偶数番号の出力ピンp(n+1)のライン上の差電圧発生部7へは、階調値0gsの負極側の期待値電圧を出力する。
そして、比較回路が正極アンプ22(n)、負極アンプ23(n)それぞれの出力電圧の絶対値判定を行なう。
一方、DSP30が、メモリ4から正極データ、負極データを読み出す。そして、DSP30が、奇数番号のピンp(n)に対応した正極アンプ22(n)の正極データと負極アンプ22(n)の負極データとの差分値のデータ(以下、差分データ)を求め、演算用メモリ(図示せず)に正極データ、負極データ、差分データを格納する。
そして、演算用メモリ(図示せず)の正極データ、負極データ、差分データを読み出し、DSP30が、差分データの絶対値判定を行なう。差分データの絶対値判定用の判定値(上限値、下限値)は、あらかじめ制御部10がDSP30に設定しておく。
また、DSP30が、正極データ、負極データ、差分データそれぞれに対し、階調値0gsにおける正極データのグループの最大値、最小値、平均値、負極データのグループの最大値、最小値、平均値、差分データのグループの最大値、最小値、平均値を求め、さらに各グループに対し、階調値0gs内で(最大値−最小値)、階調値0gs内での(最大値−平均値)、階調値0gs内での(最小値−平均値)を求める。
そして、DSP30が、階調値0gsにおける最大値、最小値、平均値、(最大値−最小値)、(最大値−平均値)、(最大値−平均値)それぞれに対し、上限値、下限値内であるかを判定する。そして、DSP30、比較回路9が、それぞれの良否判定の結果(Pass/Fail)を判定結果メモリ(図示せず)に格納する。
なお、階調値0gsにおける最大値、最小値、平均値、(最大値−最小値)、(最大値−平均値)、(最大値−平均値)それぞれの判定値(上限値、下限値)は、制御部10がDUT20に階調値0gsの出力電圧を出力させると共に、制御部10がDSP30に出力するとよい。もちろん、階調値0gsの判定値は、正極アンプ22(n)の正極電圧に対するもの(つまり、正極データ)、負極アンプ23(n)の負極電圧に対するもの(つまり、負極データ)、差分データに対するものである。
階調値0gsの判定終了後、制御部10が、DUT20に対して階調値1gsの出力電圧を出力させ、電圧発生部6、DSP30に対しても階調値1gsに対応した期待値電圧、判定値(上限値、下限値)を設定する。以下、同様に正極データ、負極データを取得し、DSP30が、差分データの演算、正極データ、負極データ、差分データに対する演算・判定を行なう。これらの動作を階調値255gsまで繰り返し行ない1順目が終了する。
そして、2順目では、すなわち、1順目の終了後にリレー指示部11が、図4に示すパターン(上述の4個目のパターン)の接続をDUT20に行なわせ、例えば、256階調とすれば、制御部10が、DUT20に対して0〜255gs(gray scale)の順番に電圧を出力させ、電圧発生部6に対して各階調値での期待値電圧を出力させる。
すなわち、制御部10からの指示により階調値0gsで、DUT20の偶数番号の出力ピンp(n+1)に対応した正極アンプ22(n+1)の正極電圧が、奇数番号の出力ピンp(n)から出力され、偶数番号の出力ピンp(n+1)に対応した負極アンプ23(n+1)の負極電圧が、偶数番号の出力ピンp(n+1)から出力される。
そして、1順目と同様に、差電圧発生部7が、DUT20から正極電圧、負極電圧と電圧発生部6の期待値電圧との差電圧を出力し、A/Dコンバータ8が、差電圧をデジタルデータ(正極データ、負極データ)に変換し、比較回路9、メモリ4に出力する。もちろん、電圧発生部6が、階調値0gsに対応した期待値電圧を出力する。
そして、比較回路が正極アンプ22(n)、負極アンプ23(n)それぞれの絶対値判定を行なう。また、DSP30が、1順目と同様に正極データ、負極データを読み出し、差分データの演算、正極データ、負極データ、差分データに対する演算・判定を行なう。これらの動作を階調値255gsまで繰り返し行ない2順目も終了する。
2順目の終了後、DSP30が、各階調における全ピンに対する平均値判定、各階調における全ピンに対する最大値と最小値の差の判定、各階調における全ピンに対する平均偏差判定を行なう。この際、1順目で既に求めた全アンプ22(n)、アンプ23(n)の正極データ、負極データ、差分データに対する最大値、最小値、平均値等の演算結果や、2順目で求めた全アンプ22(n+1)、アンプ23(n+1)の正極データ、負極データ、差分データに対する最大値、最小値、平均値等の演算結果を演算結果メモリ(図示せず)から読み出して演算してもよい。
このように、リレー指示部11が、1順目の試験において図3に示す接続を行なわせ、2順目の試験において図4に示す接続を行なわせるので、各階調値0〜255gsそれぞれで正極アンプ22(n)と負極アンプ23(n)(2順目は、正極アンプ22(n+1)と負極アンプ23(n+1))との出力を同時に取り込むことができる。これにより、各階調値それぞれにおいて、正極アンプからの正極電圧と負極アンプからの負極電圧との差分も求めることができる。従って、2順目の測定終了を待たずに、ほぼリアルタイムに差分データの判定も行なえ、液晶駆動ドライバ20の良否判定を高速に行なうことができる。
なお、本発明はこれに限定されるものではなく、以下に示すようなものでもよい。
図1に示す装置において、図5に示すように、1順目で奇数番号のピンp(n)用の正極アンプ22(n)、負極アンプ23(n)の測定、判定を行ない、2順目で偶数番号のピンp(n+1)用の正極アンプ22(n+1)、負極アンプ23(n+1)の測定、判定を行なう構成を示したが、逆の順番にしてもよい。
図1に示す装置において、図5に示すように、1順目で奇数番号のピンp(n)用の正極アンプ22(n)、負極アンプ23(n)の測定、判定を行ない、2順目で偶数番号のピンp(n+1)用の正極アンプ22(n+1)、負極アンプ23(n+1)の測定、判定を行なう構成を示したが、逆の順番にしてもよい。
また、図1に示す装置において、比較回路9が、正極データ、負極データの絶対値判定を行なう構成を示したが、DSP30が、演算によって絶対値判定を行なってもよい。
11 リレー指示部
20 液晶駆動ドライバ
30 DSP(演算部)
20 液晶駆動ドライバ
30 DSP(演算部)
Claims (3)
- ピンごとに設けられる正極アンプ、負極アンプからの出力を前記ピンに接続させるリレーを内蔵した液晶駆動ドライバの試験を行なう半導体試験装置において、
前記液晶駆動ドライバのリレーに対し、n番目のピンに対応する正極アンプの出力をn番目のピンに接続させ、n番目のピンに対応する負極アンプの出力を(n+1)番目のピンに接続させるリレー指示部を備えたことを特徴とする半導体試験装置。 - リレー指示部は、前記液晶駆動ドライバ内のリレーに対し、(n+1)番目のピンに対応する正極アンプの出力をn番目のピンに接続させ、(n+1)番目のピンに対応する負極アンプの出力を(n+1)番目のピンに接続させることを特徴とする請求項1記載の半導体試験装置。
- 前記正極アンプからの出力と前記負極アンプからの出力との差分によって前記液晶駆動ドライバの良否判定を行なう演算部を設けたことを特徴とする請求項1または2記載の半導体試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008335707A JP2010156628A (ja) | 2008-12-29 | 2008-12-29 | 半導体試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008335707A JP2010156628A (ja) | 2008-12-29 | 2008-12-29 | 半導体試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010156628A true JP2010156628A (ja) | 2010-07-15 |
Family
ID=42574649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008335707A Ceased JP2010156628A (ja) | 2008-12-29 | 2008-12-29 | 半導体試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010156628A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102663972A (zh) * | 2012-05-09 | 2012-09-12 | 航天科技控股集团股份有限公司 | 同步信号反馈液晶检测系统及检测方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002250754A (ja) * | 2001-02-26 | 2002-09-06 | Yokogawa Electric Corp | 半導体テスト装置 |
JP2004279426A (ja) * | 2003-03-17 | 2004-10-07 | Samsung Electronics Co Ltd | 半導体集積回路及びそのテスト方法 |
JP2007240459A (ja) * | 2006-03-10 | 2007-09-20 | Sharp Corp | 表示用ドライバ、表示用ドライバの動作方法、プログラム及びコンピュータ読み取り可能な記録媒体 |
-
2008
- 2008-12-29 JP JP2008335707A patent/JP2010156628A/ja not_active Ceased
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002250754A (ja) * | 2001-02-26 | 2002-09-06 | Yokogawa Electric Corp | 半導体テスト装置 |
JP2004279426A (ja) * | 2003-03-17 | 2004-10-07 | Samsung Electronics Co Ltd | 半導体集積回路及びそのテスト方法 |
JP2007240459A (ja) * | 2006-03-10 | 2007-09-20 | Sharp Corp | 表示用ドライバ、表示用ドライバの動作方法、プログラム及びコンピュータ読み取り可能な記録媒体 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102663972A (zh) * | 2012-05-09 | 2012-09-12 | 航天科技控股集团股份有限公司 | 同步信号反馈液晶检测系统及检测方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7859268B2 (en) | Method of testing driving circuit and driving circuit for display device | |
KR100485739B1 (ko) | 반도체 집적회로의 검사방법 및 그 검사장치 | |
JP2002304164A (ja) | ディスプレイ装置駆動デバイス、ディスプレイ装置及びドライバ回路テスト方法 | |
JP2010171627A (ja) | 半導体集積回路、液晶駆動回路及び液晶表示装置 | |
JP4978779B2 (ja) | 半導体集積回路の試験方法及びicテスタ | |
US20100271406A1 (en) | Display driver and method of testing the same | |
TW200402539A (en) | Reference voltage generating device, semiconductor integrated circuit including the same, and testing device and method for semiconductor integrated circuit | |
JP4157144B2 (ja) | 試験装置、試験方法、および半導体デバイス | |
JP2010156628A (ja) | 半導体試験装置 | |
US20100091009A1 (en) | Display driving circuit and test method | |
WO2012137708A1 (ja) | 半導体装置及びその検査方法 | |
KR100708329B1 (ko) | Ic 테스터 | |
JP4023085B2 (ja) | Icテスタ | |
JP2006138844A (ja) | Icテスタ | |
JP2003240821A (ja) | Icテスタ | |
JP2002250754A (ja) | 半導体テスト装置 | |
KR100827736B1 (ko) | Ic 테스터 | |
JP2007147469A (ja) | Icテスタ | |
JP3553509B2 (ja) | 半導体集積回路及びその検査方法 | |
JP2005069970A (ja) | Icテスタ | |
JP2010256175A (ja) | 半導体集積回路装置の、検査装置および検査方法 | |
JP2002098738A (ja) | Icテスタ | |
JP2006267041A (ja) | テストシステム | |
JP2006053480A (ja) | 液晶駆動装置 | |
JP2003133426A (ja) | 半導体集積回路、半導体集積回路の試験装置、及び半導体集積回路の試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121102 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121107 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20130327 |