JP2010153694A - セラミック基板 - Google Patents

セラミック基板 Download PDF

Info

Publication number
JP2010153694A
JP2010153694A JP2008332087A JP2008332087A JP2010153694A JP 2010153694 A JP2010153694 A JP 2010153694A JP 2008332087 A JP2008332087 A JP 2008332087A JP 2008332087 A JP2008332087 A JP 2008332087A JP 2010153694 A JP2010153694 A JP 2010153694A
Authority
JP
Japan
Prior art keywords
ceramic
low
ceramic substrate
weight
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008332087A
Other languages
English (en)
Other versions
JP5093091B2 (ja
Inventor
Yoichi Moriya
要一 守屋
Machiko Motoie
真知子 元家
Takeshi Katsube
毅 勝部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008332087A priority Critical patent/JP5093091B2/ja
Publication of JP2010153694A publication Critical patent/JP2010153694A/ja
Application granted granted Critical
Publication of JP5093091B2 publication Critical patent/JP5093091B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

【課題】セラミック層の厚みが10μm以下の場合においても、高い電気絶縁性を保証し得るセラミック基板を提供する。
【解決手段】低温焼結セラミック材料をシート状に成形し焼成してなるセラミック層2を有するセラミック基板1であって、セラミック層2は、厚みが4〜10μm、空隙率が3体積%以下であり、かつ、上記低温焼結セラミック材料は、その焼結助剤成分として、BおよびRO(R:アルカリ金属)を実質的に含有しない。好ましくは、低温焼結セラミック材料は、主成分として、47〜67重量%のSiO、21〜41重量%のBaO、および10〜18重量%のAlを含有し、焼結助剤成分として、2.5〜5.5重量%のMnOを含有する。
【選択図】図1

Description

この発明は、セラミック基板に関するもので、特に、セラミック基板において、高い電気絶縁性を確保するための改良に関するものである。
電子機器の小型化に伴い、そこに用いられる電子部品や電子部品実装基板の低背化が要求されている。低背化のためには、積層構造を有するセラミック基板にあっては、そこに備えるセラミック層の1層あたりの厚みを薄くする必要がある。現在、市場に出ている低温焼成セラミックを用いた多層セラミック基板においては、セラミック層の1層あたりの厚みは10μmを超えている。厚みが10μmを超える必要がある理由は、この厚み以下になると、低温焼成セラミックからなるセラミック層の電気絶縁性が低下するためである。
このような背景から、厚みが10μm以下でも電気絶縁性が低下しない、低温焼成セラミックからなるセラミック基板が求められている。
低温焼成セラミックには、1000℃以下での焼結を可能とし、よって、低抵抗配線導体であるAgやCuとの同時焼成を可能とするため、その成分に、焼結助剤としてのBおよび/またはRO(R:アルカリ金属)が含有されていることが多い。しかし、低温焼成セラミックを用いて構成されるセラミック基板において、前述のように電気絶縁性が低下するのは、セラミックの成分に、上述したBおよび/またはROが含有されているためである。
すなわち、BやROは、焼結助剤として有用であるものの、焼成時に抜けてしまいやすい成分であり、得られるセラミック基板の特性ばらつき、たとえば電気絶縁性の低下を引き起こす原因となっている。この傾向は、セラミックグリーンシート(ひいてはセラミック層)が薄くなるほど顕著である。
およびROのいずれをも含有しない低温焼結セラミック材料が、たとえば、特開2002-173362号公報(特許文献1)および特開2008-44829号公報(特許文献2)に記載されている。これら特許文献1および2では、MnOを焼結助剤とすることが記載されている。
しかしながら、上記特許文献1または2に記載の技術をそのまま実施したとしても、セラミック層の厚みが10μm以下の場合において、高い電気絶縁性を保証し得るセラミック基板が必ずしも得られるわけではない。
特開2002-173362号公報 特開2008-44829号公報
そこで、この発明の目的は、セラミック層の厚みが10μm以下の場合においても、高い電気絶縁性を保証し得るセラミック基板を提供しようとすることである。
この発明では、セラミックの組成以外の電気絶縁性を支配する因子として、セラミック層の空隙率に注目される。すなわち、セラミック層において、組成的に絶縁性がいくら高いものを用いても、空隙率が高ければ、電気絶縁性は低下する。電気絶縁性に対する空隙率の因子支配度は、セラミック層の厚みが薄くなるほど大きくなる。よって、10μm以下のセラミック層厚みを実現しようとする場合、電気絶縁性の高い組成のセラミック材料を選択するのみではなく、セラミック層の焼結性を向上させ、空隙率を低下させなければならない。
上記のような着眼の下、この発明は、低温焼結セラミック材料をシート状に成形し焼成してなるセラミック層を有するセラミック基板に向けられるものであって、セラミック層は、厚みが4〜10μm、空隙率が3体積%以下であり、かつ、低温焼結セラミック材料は、その焼結助剤成分として、BおよびRO(R:アルカリ金属)を実質的に含有しないことを特徴としている。
この発明において、低温焼結セラミック材料は、主成分として、47〜67重量%のSiO、21〜41重量%のBaO、および10〜18重量%のAlを含有する組成であることが好ましい。この好ましい実施態様において、組成に関して、以下のように、いくつかのより好ましい実施態様がある。
低温焼結セラミック材料は、焼結助剤成分として、2.5〜5.5重量%のMnOを含有することが好ましい。この場合、低温焼結セラミック材料は、主成分であるSiO、BaOおよびAlを仮焼してなる仮焼粉に、焼結助剤成分であって仮焼されていないMnOを混合してなる材料であることがより好ましい。
低温焼結セラミック材料は、主成分の合計100重量部に対し、添加成分として、1〜5重量部のCeOを含有することが好ましい。
低温焼結セラミック材料は、主成分の合計100重量部に対し、添加成分として、ZrO、TiO、ZnO、Nb、MgOおよびFeからなる群より選ばれる少なくとも1種を0.1〜5重量部含有することが好ましい。
低温焼結セラミック材料は、主成分の合計100重量部に対し、添加成分として、CoOおよびVのうち少なくとも一方を0.1〜5重量部含有することが好ましい。
この発明において、低温焼結セラミック材料の平均粒径(D50:主成分および焼結助剤成分の平均粒径)は0.8μm以下であることが好ましい。
この発明は、複数のセラミック層を積層してなるもので、表面および内部にAu、AgまたはCuを主成分とする導体パターンを有する多層セラミック基板に対して特に有利に適用される。
この発明によれば、高い電気絶縁性が維持されながら、厚みが10μm以下というように、セラミック層の薄型化を図ることができる。よって、セラミック基板の低背化を図ることができる。
また、コンデンサ素子を構成する場合、同一面積の電極で比較したとき、セラミック層の薄型化により、静電容量を高くすることができ、したがって、セラミック層を構成するセラミックの比誘電率が低くても、高容量のコンデンサ素子を得ることができる。
また、この発明によれば、低温焼結セラミック材料は、焼結助剤成分として、BおよびRO(R:アルカリ金属)を含まないので、焼成にあたって容器状のさやを用いる必要がなく、単なる棚板上での焼成が可能である。したがって、容器状のさやの精度ばらつきにより、焼成後のセラミック焼結体の組成がばらつくといった問題に遭遇することはない。さらに、高温、高湿などの耐環境性が向上し、めっき液への溶出を抑制できるといった耐薬品性も向上させることができる。
この発明において、低温焼結セラミック材料が、主成分として、47〜67重量%のSiO、21〜41重量%のBaO、および10〜18重量%のAlを含有していると、セラミック基板において、比較的高い曲げ強度を得ることができる。これは、主成分に比較的多く含まれるAl成分が寄与していると考えられる。
この発明において、上述した好ましい組成の低温焼結セラミック材料が、ZrO、TiO、ZnO、Nb、MgOおよびFeからなる群より選ばれる少なくとも1種、ならびに/またはCoOおよびVのうち少なくとも1種を含んでいると、セラミック基板の曲げ強度をより向上させることができる。
この発明において、上述した好ましい組成の低温焼結セラミック材料が、焼結助剤成分としてMnOを含む場合に、SiO、BaOおよびAlを仮焼してなる仮焼粉を得てから、仮焼されていないMnOを上記仮焼粉に添加するようにすれば、仮焼粉の粒径を微小化することができる。したがって、仮焼粉の粉砕工程を簡略化することができるとともに、これを用いて作製されるセラミックグリーン層の薄層化を容易に進めることができ、かつセラミック層の空隙率を低くすることが容易になる。これは、仮焼時にMn成分が存在していると、仮焼合成が促進されるが、この好ましい実施態様によれば、仮焼時にMn成分が存在せず、それゆえ、仮焼合成の反応が抑制されるためである。
また、仮焼時にMn成分が存在していると、Mnの酸化反応(Mn2+→Mn3+)が起こるため、仮焼粉の色がこげ茶色になる傾向がある。したがって、このような仮焼粉を用いてセラミックグリーン層を作製した場合、このセラミックグリーン層の色彩がたとえばCu電極の色彩と類似することになり、画像認識工程において不具合が生じることがある。しかしながら、この好ましい実施態様によれば、仮焼時にMn成分が存在しないので、クリーム色のセラミックグリーン層を得ることができ、そのため、上記のような不具合を有利に回避することができる。
この発明において、低温焼結セラミック材料に含まれる主成分および焼結助剤成分の平均粒径(D50)が0.8μm以下であると、焼結性が向上し、その結果、セラミック層の空隙率を低下させることが容易になる。
この発明に係るセラミック基板が多層セラミック基板であり、そこに形成される導体パターンが、Au、AgまたはCuを主成分とするとき、低温焼結セラミック材料との同時焼成が可能であるばかりでなく、導体パターンの電気抵抗を低くすることができ、導体パターンの電気抵抗に起因する挿入損失を低減することができる。
図1は、この発明の一実施形態によるセラミック基板1を図解的に示す断面図である。
セラミック基板1は、多層セラミック基板を構成するもので、積層された複数のセラミック層2をもって構成される積層体3を備えている。この積層体3において、セラミック層2の特定のものに関連して種々の導体パターンが設けられている。
上述した導体パターンとしては、積層体3の積層方向における端部となる主面上に形成されるいくつかの外部導体膜4および5、セラミック層2の間の特定の界面に沿って形成されるいくつかの内部導体膜6、ならびにセラミック層2の特定のものを貫通するように形成されるいくつかのビアホール導体7等がある。
上述した外部導体膜4は、積層体3の外表面上に搭載されるべき電子部品8および9への接続のために用いられる。図1では、たとえば半導体デバイスのように、バンプ電極10を備える電子部品8、およびたとえばチップコンデンサのように面状の端子電極11を備える電子部品9が図示されている。
また、外部導体膜5は、このセラミック基板1を実装するマザーボード(図示せず。)への接続のために用いられる。
このようなセラミック基板1に備える積層体3は、セラミック層2となるべき複数の積層されたセラミックグリーン層と、導電性ペーストによって形成された内部導体膜6およびビアホール導体7とを備え、場合によっては、導電性ペーストによって形成された外部導体膜4および5をさらに備える、生の積層体を焼成することによって得られるものである。
上述した生の積層体におけるセラミックグリーン層の積層構造は、典型的には、セラミックスラリーを成形して得られた複数枚のセラミックグリーンシートを積層することによって与えられ、導体パターン、特に内部の導体パターンは、積層前のセラミックグリーンシートに設けられる。
セラミックスラリーは、後述するような低温焼結セラミック材料に、ポリビニルブチラールのような有機バインダと、トルエンおよびイソプロピルアルコールのような溶剤と、ジ−n−ブチルフタレートのような可塑剤と、その他、必要に応じて、分散剤等の添加物とを加えてスラリー化することによって、得ることができる。
セラミックスラリーを用いてセラミックグリーンシートを得るための成形にあたっては、たとえば、ポリエチレンテレフタレートのような有機樹脂からなるキャリアフィルム上で、ドクターブレード法を適用して、セラミックスラリーをシート状に成形することが行なわれる。
導体パターンをセラミックグリーンシートに設けるにあたっては、たとえば、金、銀または銅を導電成分の主成分として含む導電性ペーストが用いられ、セラミックグリーンシートにビアホール導体7のための貫通孔が設けられ、貫通孔に導電性ペーストが充填されるとともに、内部導体膜6のための導電性ペースト膜、ならびに必要に応じて外部導体膜4および5のための導電性ペースト膜がたとえばスクリーン印刷法によって形成される。
このようなセラミックグリーンシートは、所定の順序で積層され、積層方向に、たとえば1000kgf/cmの圧力をもって圧着されることによって、生の積層体が得られる。
この生の積層体には、図示しないが、他の電子部品を収容するためのキャビティや、電子部品8および9等を覆うカバーを固定するための接合部分が設けられてもよい。
生の積層体は、セラミックグリーン層に含まれるセラミック組成物が焼結可能な温度以上、たとえば900℃以上であって、導体パターンに含まれる金属の融点以下、たとえば銅または金であれば、1030℃以下の温度域で焼成される。
また、導体パターンに含まれる金属が銅である場合、焼成は、窒素雰囲気のような非酸化性雰囲気中で行なわれ、900℃以下の温度で脱バインダを完了させ、また、降温時には、酸素分圧を低くして、焼成完了時に銅が実質的に酸化しないようにされる。
焼成温度がたとえば980℃以上であるならば、導体パターンに含まれる金属として、銀を用いることができないが、パラジウムが20重量%以上のAg−Pd系合金を用いることができる。この場合には、焼成を空気中で実施することができる。
焼成温度がたとえば950℃以下であるならば、導体パターンに含まれる金属として、銀を用いることができる。
以上のように、焼成工程を終えたとき、図1に示した積層体3が得られる。
その後、必要に応じて、外部導体膜4および5が形成され、電子部品8および9が実装され、それによって、図1に示した多層セラミック基板を構成するセラミック基板1が完成される。
上記のセラミック基板1において、セラミック層2は、厚みが4〜10μmの範囲に選ばれるとともに、空隙率が3体積%以下とされる。したがって、このセラ基板1によれば、セラミック層2において高い電気絶縁性が維持されながら、厚みが10μm以下というように、セラミック層2の薄型化を図ることができる。よって、セラミック基板1の低背化を図ることができる。
なお、この発明は、上述したような積層構造を有する積層体を備える多層セラミック基板に限らず、単に1つのセラミック層を備える単層構造のセラミック基板にも適用することができる。
前述したセラミックスラリーに含まれる低温焼結セラミック材料は、その焼結助剤成分として、BおよびRO(R:アルカリ金属)を実質的に含有しないものとされる。BやROは焼成時に揮発しやすい成分であるため、焼結体の組成、ひいてはその特性がばらつく原因になることがある。この低温焼結セラミック材料はBやROを実質的に含んでいないので、焼成ばらつきが少なく、特性の安定した焼結体(セラミック層2)を効率良く得ることができる。
上記低温焼結セラミック材料は、主成分として、SiOを47〜67重量%、BaOを21〜41重量%、およびAlを10〜18重量%含有するものであることが好ましい。
上記好ましい組成の低温焼結セラミック材料において、焼結助剤成分として、前述したように、BおよびROを実質的に含有しない代わりに、2.5〜5.5重量%のMnOを含有することが好ましい。この場合、低温焼結セラミック材料は、後述するように、主成分であるSiO、BaOおよびAlを仮焼してなる仮焼粉に、上記焼結助剤成分であって仮焼されていないMnOを混合してなる材料であることが好ましい。
また、上記好ましい組成の低温焼結セラミック材料は、上記主成分の合計100重量部に対し、CeOを1〜5重量部含有することが好ましい。
焼結体すなわち前述したセラミック層2を備える積層体3の曲げ強度をより高めるためには、上記主成分の合計100重量部に対し、添加成分として、さらに、ZrO、TiO、ZnO、Nb、MgOおよびFeからなる群より選ばれる少なくとも1種を0.1〜5重量部含むものが用いられる。
また、焼結体すなわち前述したセラミック層2を備える積層体3の曲げ強度をさらに高めるためには、上記主成分の合計100重量部に対し、添加成分として、さらに、CoOおよびVのうち少なくとも一方を0.1〜5重量部含むものが用いられる。なお、これらの添加成分は着色料としても機能する。
また、焼結体すなわち前述したセラミック層2を備える積層体3の曲げ強度をより高めるためには、低温焼結セラミック材料として、より限定的に、Alを15〜17重量%含み、かつ、上記主成分の合計100重量部に対して、上記ZrO、TiO、ZnOおよびNbからなる群より選ばれる少なくとも1種を0.5〜2重量部含むものが用いられる。
また、Q値を向上させるためには、低温焼結セラミック材料として、より限定的に、上記SiOを47〜57重量%含み、上記Alを10〜15重量%含み、上記主成分の合計100重量部に対して、上記ZrOを含む場合には、これを2〜4重量部、上記TiOを含む場合には、これを0.1〜2重量部、上記ZnOを含む場合には、これを0.1〜5重量部、上記Nbを含む場合には、これを0.1〜5重量部含むものが用いられる。
上述した好ましい組成の低温焼結セラミック材料は、非ガラス系の低温焼結セラミック材料であって、上述のように出発成分としてガラス粉末を含まず、焼成中にガラス成分を生成し、このガラス成分が焼結助剤として機能する。このような構成にすると、高価であるガラスを用いることなく、安定した低温焼成セラミック基板を作製することができ、AgやCu等の比抵抗の小さな低融点金属との同時焼成が可能になる。また、上述した好ましい組成の低温焼結セラミック材料は、アルカリ金属を実質的に含まないので、高温、高湿などに対する耐環境性が向上し、めっき液への溶出を抑制できるといった耐薬品性をも向上させることができる。
以上のような好ましい組成の低温焼結セラミック材料は、好ましくは、
(1)SiOを47〜67重量%、BaCOを27〜52重量%、Alを10〜18重量%含むとともに、これらSiO、BaCOおよびAlの合計100重量部に対して、CeOを1〜5重量部含む、混合物を仮焼し、それによって仮焼粉を作製する工程と、
(2)上記仮焼粉に、MnCOを、SiO、BaCO、AlおよびCeOの合計100重量部に対して、4〜9重量部添加する工程と
を経て製造される。
また、上述のような低温焼結セラミック材料を含むセラミックグリーン層は、好ましくは、
(1)SiOを47〜67重量%、BaCOを27〜52重量%、Alを10〜18重量%含むとともに、これらSiO、BaCOおよびAlの合計100重量部に対して、CeOを1〜5重量部含む、混合物を仮焼し、それによって仮焼粉を作製する工程と、
(2)上記仮焼粉に、MnCOを、SiO、BaCO、AlおよびCeOの合計100重量部に対して、4〜9重量部添加するとともに、有機バインダを添加し、それによってセラミックスラリーを作製する工程と、
(3)前記セラミックスラリーを成形し、それによってセラミックグリーン層を形成する工程と
を経て製造される。
上述のように、低温焼結セラミック材料またはセラミックグリーン層を製造するにあたって、Si成分、Ba成分、Al成分およびCe成分を仮焼してなる仮焼粉を得てから、仮焼していないMn成分を上記仮焼粉に添加するようにすれば、仮焼時に仮焼合成の反応が抑制されるため、仮焼粉の粒径を微小化することができる。したがって、仮焼粉の粉砕工程を簡略化することができるとともに、これを用いて作製されるセラミックグリーン層の薄層化を容易に進めることができる。
また、仮焼粉の色がこげ茶色に変色することを防止でき、したがって、このような仮焼粉を用いて作製されたセラミックグリーン層の画像認識性を向上させることができる。
なお、低温焼結セラミック材料には、さらに、ZrO、TiO、ZnO、Nb、MgCO、Fe、CoOおよびVの少なくとも1種を添加してもよい。この場合、上記添加物を、SiO、BaCO、AlおよびCeOと混合し、仮焼することによって、仮焼粉を作製してから、この仮焼粉とMnCOとを混合する、あるいは、この仮焼粉とMnCOと有機バインダとを混合してセラミックスラリーを作製してセラミックグリーン層を形成することにより、上記効果を得ることができる。
次に、この発明による効果を確認するために実施した実験例について説明する。
まず、出発原料として、SiO、BaCO、Al、ZrO、MnCO、およびCeOの各粉末を準備した。
次に、SiO、BaCO、Al、およびZrOの各粉末を、焼成後において、SiOが57.0重量%、BaOが31.0重量%、およびAlが12.0重量%となり、かつこれらSiO、BaOおよびAlの合計100重量部に対して、ZrOが0.5重量部となるように調合し、次いで、ボールミルにて純水を用いて湿式混合した。そして、混合後、蒸発乾燥工程を実施し、素材混合粉末を得た。
次に、上記素材混合粉末を、大気中において、840℃の温度で2時間仮焼し、仮焼粉を得た。
次に、上記仮焼粉に、MnCOおよびCeOの各粉末を、焼成後において、SiO、BaOおよびAlの合計100重量部に対して、MnOが4.0重量部、CeOが3.0重量部となるように調合し、次いで、ボールミルにて有機溶剤を用いて湿式混合した。この際、混合後の原料平均粒径が、1.2μm、1.0μm、0.8μm、0.6μm、0.4μm、および0.2μmとなるものがそれぞれ得られるように、湿式混合時間を調整した。後掲の表1の「原料平均粒径」の欄には、これらの混合後の原料平均粒径が示されている。
次に、上記湿式混合後に、ブチラール系樹脂と可塑剤(DOP)とをそれぞれ所定量添加し、混合して、セラミックスラリーを作製した。
次に、上記セラミックスラリーを脱泡後、ドクターブレードにより、厚さ12.0μm、9.6μm、7.2μm、および4.8μmのセラミックグリーンシートをそれぞれ作製した。
次に、上記各厚みのセラミックグリーンシートそれぞれ4枚に、Cuペーストを3mm角の形状でスクリーン印刷した。
次に、各厚みのセラミックグリーンシートそれぞれについて、まず、無地のセラミックグリーンシートを48枚積層し、次いで、Cuペーストを印刷したセラミックグリーンシートを4枚積層し、さらに、無地のセラミックグリーンシートを48枚積層した。
次に、上記のように、合計100枚のセラミックグリーンシートを積層して得られた生の積層体を積層方向にプレスした。
次に、上記プレス後の生の積層体を、還元性雰囲気中において、980℃の温度で1時間焼成し、容量形成に寄与するセラミック層が3層のコンデンサ素子を内蔵する多層セラミック基板を得た。
得られた多層セラミック基板のセラミック層の1層あたりの厚みは、セラミックグリーンシートの状態で厚み12.0μmであったものは、10.0μmに、セラミックグリーンシートの状態で厚み9.6μmであったものは、8.0μmに、セラミックグリーンシートの状態で厚み7.2μmであったものは、6.0μmに、セラミックグリーンシートの状態で厚み4.8μmであったものは、4.0μmになっていた。表1の「セラミック層厚み」の欄には、上記セラミック層の厚みが示されている。なお、表1において、「セラミック層厚み」[μm]がこの発明の範囲である「4〜10」の範囲を外れる「12」には、下線が付されている。
このようにして得られた各試料に係る多層セラミック基板について、以下のようにして、空隙率および絶縁信頼性を評価した。表1に、これらの評価結果が示されている。
空隙率については、各試料に係る多層セラミック基板におけるコンデンサ素子領域をSEM観察し、画像認識により、コンデンサ素子を構成するセラミック層内の平面空隙率を求めた。表1の「空隙率」の欄に、測定試料数を各試料について5個としたときの平均値が示されている。なお、表1において、「空隙率」[体積%]がこの発明の範囲である「3以下」の範囲を外れるものについては、下線が付されている。
絶縁信頼性については、各試料に係る多層セラミック基板におけるコンデンサ素子に対し、100Vの直流電圧を印加しながら、初期状態でのlogIRを測定するとともに、温度121℃および湿度100%RH中において、1000時間放置した後のlogIRを測定した。表1の「logIR」における「初期」の欄には、上記初期状態でのlogIRが示され、同「信頼性試験後」の欄には、上記1000時間放置後のlogIRが示され、いずれについても、評価試料数を各試料について20個としたときの平均値が示されている。「信頼性試験後」の「logIR」が11.0未満のものは、絶縁劣化があったと判断でき、表1において、そのような11.0未満のものについては、下線が付されている。
Figure 2010153694
表1からわかるように、「空隙率」が3体積%以下であるという条件を満たす試料1〜4、7〜10、13〜16、19〜22、25および26によれば、「セラミック層厚み」にほとんど左右されることなく、「信頼性試験後」の「logIR」が「初期」の「logIR」とほぼ同等の値を示している。
また、上記試料1〜4、7〜10、13〜16、19〜22、25および26のうち、試料25を除いて、「セラミック層厚み」が4〜10μmの範囲にある。
このことから、「空隙率」を3体積%以下とすることにより、高い電気絶縁性を維持しながら、「セラミック層厚み」が10μm以下というように、セラミック層の薄型化を図ることができ、よって、セラミック基板の低背化を図り得ることがわかる。
なお、試料3、10および15では、「信頼性試験後」の「logIR」が「初期」の「logIR」より高い値を示しているが、これは測定誤差によるものと考えられる。
また、試料25では、「セラミック層厚み」が12.0μmと比較的厚く、「原料平均粒径」が0.6μmと比較的小さかったため、脱バインダ性に劣り、焼成後の残留炭素量が比較的多くなった。
他方、「空隙率」が3体積%を超える試料5、6、11、12、17、18、23および24では、「セラミック層厚み」が4〜10μmの範囲にあるが、この「セラミック層厚み」がより薄くなるほど、「信頼性試験後」の「logIR」が「初期」の「logIR」に比べて、より大きく低下している。
また、「原料平均粒径」と「空隙率」とを比較すれば、「原料平均粒径」を小さくするほど、「空隙率」を低くできることがわかる。これは、「原料平均粒径」を小さくするほど、焼結性が向上するためであると考えられる。特に、3体積%以下の「空隙率」は、0.8μm以下の「原料平均粒径」において得られており、このことから、「原料平均粒径」が0.8μm以下であれば、「空隙率」3体積%以下とすることが容易であることがわかる。
なお、試料17と試料26とを比較したとき、いずれも、「原料平均粒径」が0.8μmを超える1.0μmであるが、試料17では、「空隙率」が4.0体積%というように比較的高いが、試料26においては、2.5体積%というように3体積%以下の値が得られている。これは、必ずしも「原料平均粒径」に頼る必要はなく、セラミックスラリーを作製する際に用いられるバインダや溶剤等の条件を適宜設定すれば、「空隙率」を低下させ得ることを示すものである。
この発明の一実施形態によるセラミック基板1を図解的に示す断面図である。
符号の説明
1 セラミック基板
2 セラミック層
3 積層体
4,5 外部導体膜
6 内部導体膜
7 ビアホール導体

Claims (9)

  1. 低温焼結セラミック材料をシート状に成形し焼成してなるセラミック層を有するセラミック基板であって、前記セラミック層は、厚みが4〜10μm、空隙率が3体積%以下であり、かつ、前記低温焼結セラミック材料は、その焼結助剤成分として、BおよびRO(R:アルカリ金属)を実質的に含有しないことを特徴とする、セラミック基板。
  2. 前記低温焼結セラミック材料は、主成分として、47〜67重量%のSiO、21〜41重量%のBaO、および10〜18重量%のAlを含有する、請求項1に記載のセラミック基板。
  3. 前記低温焼結セラミック材料は、前記焼結助剤成分として、2.5〜5.5重量%のMnOを含有する、請求項2に記載のセラミック基板。
  4. 前記低温焼結セラミック材料は、前記主成分であるSiO、BaOおよびAlを仮焼してなる仮焼粉に、前記焼結助剤成分であって仮焼されていないMnOを混合してなる材料である、請求項3に記載のセラミック基板。
  5. 前記低温焼結セラミック材料は、前記主成分の合計100重量部に対し、添加成分として、1〜5重量部のCeOを含有する、請求項2ないし4のいずれかに記載のセラミック基板。
  6. 前記低温焼結セラミック材料は、前記主成分の合計100重量部に対し、添加成分として、ZrO、TiO、ZnO、Nb、MgOおよびFeからなる群より選ばれる少なくとも1種を0.1〜5重量部含有する、請求項2ないし5のいずれかに記載のセラミック基板。
  7. 前記低温焼結セラミック材料は、前記主成分の合計100重量部に対し、添加成分として、CoOおよびVのうち少なくとも一方を0.1〜5重量部含有する、請求項2ないし6のいずれかに記載のセラミック基板。
  8. 前記低温焼結セラミック材料に含まれる主成分および焼結助剤成分の平均粒径(D50)が0.8μm以下である、請求項1ないし7のいずれかに記載のセラミック基板。
  9. 複数の前記セラミック層を積層してなるもので、表面および内部にAu、AgまたはCuを主成分とする導体パターンを有する多層セラミック基板である、請求項1ないし8のいずれかに記載のセラミック基板。
JP2008332087A 2008-12-26 2008-12-26 セラミック基板 Active JP5093091B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008332087A JP5093091B2 (ja) 2008-12-26 2008-12-26 セラミック基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008332087A JP5093091B2 (ja) 2008-12-26 2008-12-26 セラミック基板

Publications (2)

Publication Number Publication Date
JP2010153694A true JP2010153694A (ja) 2010-07-08
JP5093091B2 JP5093091B2 (ja) 2012-12-05

Family

ID=42572451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008332087A Active JP5093091B2 (ja) 2008-12-26 2008-12-26 セラミック基板

Country Status (1)

Country Link
JP (1) JP5093091B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020085148A1 (ja) * 2018-10-22 2021-09-16 日本碍子株式会社 セラミック素地

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005015284A (ja) * 2003-06-26 2005-01-20 Kyocera Corp 低温焼成磁器およびその製造方法、並びに配線基板
JP2005298259A (ja) * 2004-04-09 2005-10-27 Murata Mfg Co Ltd ガラスセラミック原料組成物、ガラスセラミック焼結体およびガラスセラミック多層基板
JP2006066741A (ja) * 2004-08-27 2006-03-09 Kyocera Corp 電子部品の製造方法
JP2008031025A (ja) * 2005-12-20 2008-02-14 Sanyo Electric Co Ltd セラミックグリーンシート及びセラミック基板
JP2008117815A (ja) * 2006-10-31 2008-05-22 Kyocera Corp ガラスセラミック回路基板およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005015284A (ja) * 2003-06-26 2005-01-20 Kyocera Corp 低温焼成磁器およびその製造方法、並びに配線基板
JP2005298259A (ja) * 2004-04-09 2005-10-27 Murata Mfg Co Ltd ガラスセラミック原料組成物、ガラスセラミック焼結体およびガラスセラミック多層基板
JP2006066741A (ja) * 2004-08-27 2006-03-09 Kyocera Corp 電子部品の製造方法
JP2008031025A (ja) * 2005-12-20 2008-02-14 Sanyo Electric Co Ltd セラミックグリーンシート及びセラミック基板
JP2008117815A (ja) * 2006-10-31 2008-05-22 Kyocera Corp ガラスセラミック回路基板およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020085148A1 (ja) * 2018-10-22 2021-09-16 日本碍子株式会社 セラミック素地
JP7108704B2 (ja) 2018-10-22 2022-07-28 日本碍子株式会社 セラミック素地

Also Published As

Publication number Publication date
JP5093091B2 (ja) 2012-12-05

Similar Documents

Publication Publication Date Title
JP3908715B2 (ja) 積層セラミックコンデンサ
JP4821357B2 (ja) 電子部品、誘電体磁器組成物およびその製造方法
JP5321066B2 (ja) セラミック組成物およびセラミック基板
JP2008247656A (ja) 誘電体磁器組成物の製造方法および電子部品の製造方法
JP5533674B2 (ja) 低温焼結セラミック材料およびセラミック基板
CN114914085A (zh) 电介质组合物、电子部件及层叠电子部件
JP2008305844A (ja) 積層セラミックコンデンサ及びその製造方法
WO2012023406A1 (ja) 積層セラミック電子部品
JP2004128328A (ja) 電子部品およびその製造方法
JP2008044829A (ja) 誘電体セラミック組成物およびセラミック基板
WO2005017928A1 (ja) 積層セラミック部品およびその製造方法
JP2005101317A (ja) セラミック電子部品及びその製造方法
JP5780035B2 (ja) セラミック電子部品
JP5093091B2 (ja) セラミック基板
JP4547945B2 (ja) 電子部品、誘電体磁器組成物およびその製造方法
JP2010087237A (ja) 導電性ペーストおよび電子部品の製造方法
JP5803688B2 (ja) 誘電体磁器組成物および積層セラミックコンデンサ
JP2002343669A (ja) 積層セラミック電子部品
JP2002201064A (ja) 誘電体磁器組成物、積層セラミックコンデンサとその製造方法
JP4449344B2 (ja) 酸化物磁器組成物、及びセラミック多層基板
JP4387150B2 (ja) 積層セラミック電子部品およびその製造方法
JP5193319B2 (ja) セラミックス組成物及び電子部品
JP4419487B2 (ja) 酸化物磁器組成物、セラミック多層基板およびセラミック電子部品
JP5429393B2 (ja) 積層セラミック電子部品、および積層セラミック電子部品の製造方法
JP2005132698A (ja) 電子部品、誘電体磁器組成物およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120903

R150 Certificate of patent or registration of utility model

Ref document number: 5093091

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3