JP2010128790A - 半導体装置及びその異常検出方法 - Google Patents
半導体装置及びその異常検出方法 Download PDFInfo
- Publication number
- JP2010128790A JP2010128790A JP2008302751A JP2008302751A JP2010128790A JP 2010128790 A JP2010128790 A JP 2010128790A JP 2008302751 A JP2008302751 A JP 2008302751A JP 2008302751 A JP2008302751 A JP 2008302751A JP 2010128790 A JP2010128790 A JP 2010128790A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock signal
- semiconductor device
- program
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Abstract
【解決手段】本発明にかかる半導体装置は、クロック伝達ノードを介して入力される動作クロック信号CLKopに基づきプログラムを実行する演算回路14と、内部で用いられる内部クロック信号CLKintを生成する内部発振器12と、内部クロック信号CLKintをカウントし、カウント値が演算回路14におけるプログラムの実行時間が予め定められた値に達したことを検出し、通知信号を出力するウォッチドッグタイマ18と、通知信号に応じて動作クロック信号CLKopの有無を検出するクロック監視回路17と、を有する。
【選択図】図1
Description
以下、図面を参照して本発明の実施の形態について説明する。図1に本実施の形態にかかる半導体装置1のブロック図を示す。図1に示すように、半導体装置1は、主発振器10、副発振器11、内部発振器12、セレクタ13、演算回路(CPU:Central Processing Unit)14、フラッシュメモリ15、RAM(Random Access Memory)16、クロック監視回路17、ウォッチドッグタイマ18を有する。
10 主発振器
11 副発振器
12 内部発振器
13 セレクタ
14 CPU
15 フラッシュメモリ
16 RAM
17 クロック監視回路
18 ウォッチドッグタイマ
C コンデンサ
R 抵抗
Xtal 水晶発振子
CLKm メインクロック信号
CLKs サブクロック信号
CLKint 内部クロック信号
CLKop 動作クロック信号
Claims (15)
- クロック伝達ノードを介して入力される動作クロック信号に基づきプログラムを実行する演算回路と、
内部で用いられる内部クロック信号を生成する内部発振器と、
前記内部クロック信号をカウントし、カウント値が前記演算回路における前記プログラムの実行時間が予め定められた値に達したことを検出し、通知信号を出力するウォッチドッグタイマと、
前記通知信号に応じて前記動作クロック信号の有無を検出するクロック監視回路と、
を有する半導体装置。 - 前記通知信号は、
前記カウント値が予め定められた前記演算回路における前記プログラムの実行時間の上限値よりも小さな事前通知最大値に達した場合に出力される第1の通知信号と、
前記カウント値が前記上限値に達した場合に出力される第2の通知信号と、を含み、
前記クロック監視回路は、前記第1の通知信号に応じて前記動作クロック信号の有無の監視を開始する請求項1に記載の半導体装置。 - 前記クロック監視回路において前記動作クロック信号を検出した場合、
前記演算回路は、前記第1の通知信号を受けた場合に実行中の前記プログラムに異常が認められなければ前記ウォッチドッグタイマのカウント値をリセットするWDTクリア信号を出力し、前記第2の通知信号を受けた場合には前記第2の通知信号に応じて実行中の前記プログラムを強制終了させる請求項2に記載の半導体装置。 - 前記クロック監視回路は、前記動作クロック信号がないことを検出した場合、前記演算回路において実行中の前記プログラムに関する処理を再開させるための処理を指示するバックアップ要求信号を前記演算回路に対して出力する請求項1乃至3のいずれか1項に記載の半導体装置。
- 前記クロック監視回路において前記動作クロック信号が検出されなかった場合に前記クロック伝達ノードに対して出力するクロック信号を切り替えるセレクタを有する請求項1乃至4のいずれか1項に記載の半導体装置。
- 前記セレクタには、前記半導体装置の外部において生成される複数の外部クロック信号が入力され、前記セレクタは、前記複数の外部クロック信号のうちいずれか1つを前記クロック伝達ノードに出力する請求項5に記載の半導体装置。
- 前記セレクタには、前記半導体装置の外部において生成される外部クロック信号と前記内部クロック信号とが入力され、前記セレクタは、前記外部クロック信号と前記内部クロック信号のいずれか一方を前記クロック伝達ノードに出力する請求項6に記載の半導体装置。
- 前記クロック監視回路が前記動作クロック信号を検出し、かつ、前記演算回路が前記第1の通知信号に応じて前記ウォッチドッグタイマのカウント値をリセットするWDTクリア信号を出力した場合、
前記ウォッチドックタイマは前記カウント値を初期値に戻してカウント動作を継続し、
前記クロック監視回路は、次に前記第1の通知信号が入力されるまで動作を停止し、
前記演算回路は実行中の前記プログラムの処理を継続する
請求項2に記載の半導体装置。 - 前記クロック監視回路が前記動作クロック信号を検出し、かつ、前記演算回路が前記第1の通知信号に応じて前記ウォッチドッグタイマのカウント値をリセットするWDTクリア信号を出力しなかった場合、
前記ウォッチドックタイマは前記第2の通知信号を出力し、
前記演算回路は前記第2の通知信号に応じて実行中の前記プログラムを強制終了する
請求項2に記載の半導体装置。 - 前記クロック監視回路において前記動作クロック信号が停止していることを検出した場合、
前記クロック監視回路は、前記動作クロック信号の供給元を切り替えると共に前記演算回路に対して前記プログラムに関する処理を再開させるための処理を指示するバックアップ要求信号を出力する
請求項2に記載の半導体装置。 - 前記演算回路は、前記動作クロック信号の供給が再開後に前記ウォッチドッグタイマのカウント値をリセットするWDTクリア信号を出力すると共に前記バックアップ要求信号に基づいて前記プログラムに関する処理を再開させるための処理を行う
請求項10に記載の半導体装置。 - 前記ウォッチドックタイマは、前記動作クロック信号の供給が再開後においても前記ウォッチドッグタイマのカウント値をリセットするWDTクリア信号を前記演算回路から受信できない場合、前記第2の通知信号を前記演算回路に対して出力し、
前記演算回路は、前記第2の通知信号に応じて実行中の前記プログラムを強制終了する
請求項10に記載の半導体装置。 - 動作クロック信号に基づきプログラムを実行する演算回路を有する半導体装置における異常検出方法であって、
前記演算回路における前記プログラムの実行時間を計測し、
前記実行時間が予め設定された値に達したことに応じて前記動作クロック信号の有無を検出し、
前記演算回路における異常状態が前記動作クロック信号の異常又は前記プログラムの異常とのいずれに起因するものであるかを判断する半導体装置における異常検出方法。 - 前記動作クロック信号がないことが検出され、前記演算回路における異常状態が前記動作クロック信号の異常に起因するものであった場合、前記動作クロック信号の供給元を切り替える請求項13に記載の半導体装置における異常検出方法。
- 前記動作クロック信号があることが検出され、前記演算回路における異常状態が前記プログラムの異常に起因するものであった場合、実行中の前記プログラムを強制終了させる請求項13又は14に記載の半導体装置における異常検出方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008302751A JP5241450B2 (ja) | 2008-11-27 | 2008-11-27 | 半導体装置及びその異常検出方法 |
US12/320,576 US7872505B2 (en) | 2008-11-27 | 2009-01-29 | Semiconductor apparatus and anomaly detection method of the same |
US12/966,367 US7986168B2 (en) | 2008-11-27 | 2010-12-13 | Semiconductor apparatus and anomaly detection method of the same |
US13/168,149 US8081014B2 (en) | 2008-11-27 | 2011-06-24 | Apparatus for detecting presence or absence of oscillation of clock signal |
US13/303,697 US8269526B2 (en) | 2008-11-27 | 2011-11-23 | Apparatus for detecting presence or absence of oscillation of clock signal |
US13/591,521 US8466714B2 (en) | 2008-11-27 | 2012-08-22 | Apparatus for detecting presence or absence of oscillation of clock signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008302751A JP5241450B2 (ja) | 2008-11-27 | 2008-11-27 | 半導体装置及びその異常検出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010128790A true JP2010128790A (ja) | 2010-06-10 |
JP5241450B2 JP5241450B2 (ja) | 2013-07-17 |
Family
ID=42195646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008302751A Active JP5241450B2 (ja) | 2008-11-27 | 2008-11-27 | 半導体装置及びその異常検出方法 |
Country Status (2)
Country | Link |
---|---|
US (5) | US7872505B2 (ja) |
JP (1) | JP5241450B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5241450B2 (ja) * | 2008-11-27 | 2013-07-17 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその異常検出方法 |
US10489163B2 (en) * | 2016-06-06 | 2019-11-26 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Loading a program during boot of a device |
US10256801B2 (en) * | 2016-08-31 | 2019-04-09 | M31 Technology Corporation | Integrated circuit with clock detection and selection function and related method and storage device |
CN108762886B (zh) * | 2018-05-08 | 2020-12-01 | 烽火通信科技股份有限公司 | 虚拟机的故障检测恢复方法及系统 |
CN110569141B (zh) * | 2019-11-07 | 2020-02-18 | 潍坊汇金海物联网技术有限公司 | 一种基于看门狗复位、心跳电路实现超低功耗的控制方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004326405A (ja) * | 2003-04-24 | 2004-11-18 | Nec Corp | ウオッチドッグタイマ回路の状態監視方式 |
JP2005182349A (ja) * | 2003-12-18 | 2005-07-07 | Yaskawa Electric Corp | クロック同期システムにおけるクロック監視回路 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4618850A (en) * | 1982-09-16 | 1986-10-21 | Westinghouse Electric Corp. | A/D converter having digitally controlled subranging and self alignment apparatus for use therein |
JPS6037815A (ja) * | 1983-08-09 | 1985-02-27 | Nec Corp | クロツク検出回路 |
JPH0760990B2 (ja) * | 1989-02-23 | 1995-06-28 | エルエスアイ・ロジック株式会社 | ディジタルフィルタ |
JP2964704B2 (ja) | 1991-06-13 | 1999-10-18 | 日本電気株式会社 | クロック停止回路 |
JP3264139B2 (ja) * | 1994-07-07 | 2002-03-11 | 株式会社デンソー | マイクロコンピュータの駆動装置 |
US6707320B2 (en) * | 2001-11-30 | 2004-03-16 | Sun Microsystems, Inc. | Clock detect indicator |
JP4000001B2 (ja) * | 2002-04-22 | 2007-10-31 | 松下電器産業株式会社 | クロック制御装置およびクロック制御方法 |
JP2004334794A (ja) | 2003-05-12 | 2004-11-25 | Renesas Technology Corp | Pll内蔵マイクロコンピュータ |
US7352214B2 (en) * | 2004-10-06 | 2008-04-01 | Broadcom Corporation | System and method for clock detection with glitch rejection |
JP2006172202A (ja) * | 2004-12-16 | 2006-06-29 | Nec Electronics Corp | 半導体装置 |
JP4931220B2 (ja) * | 2007-03-12 | 2012-05-16 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 検出装置、システム、プログラムおよび検出方法 |
JP4388571B2 (ja) * | 2007-10-31 | 2009-12-24 | Okiセミコンダクタ株式会社 | 高速クロック検知回路 |
JP5241450B2 (ja) * | 2008-11-27 | 2013-07-17 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその異常検出方法 |
-
2008
- 2008-11-27 JP JP2008302751A patent/JP5241450B2/ja active Active
-
2009
- 2009-01-29 US US12/320,576 patent/US7872505B2/en active Active
-
2010
- 2010-12-13 US US12/966,367 patent/US7986168B2/en active Active
-
2011
- 2011-06-24 US US13/168,149 patent/US8081014B2/en active Active
- 2011-11-23 US US13/303,697 patent/US8269526B2/en not_active Expired - Fee Related
-
2012
- 2012-08-22 US US13/591,521 patent/US8466714B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004326405A (ja) * | 2003-04-24 | 2004-11-18 | Nec Corp | ウオッチドッグタイマ回路の状態監視方式 |
JP2005182349A (ja) * | 2003-12-18 | 2005-07-07 | Yaskawa Electric Corp | クロック同期システムにおけるクロック監視回路 |
Also Published As
Publication number | Publication date |
---|---|
US8269526B2 (en) | 2012-09-18 |
US20120317435A1 (en) | 2012-12-13 |
US20110258476A1 (en) | 2011-10-20 |
JP5241450B2 (ja) | 2013-07-17 |
US7986168B2 (en) | 2011-07-26 |
US20110080194A1 (en) | 2011-04-07 |
US20120066557A1 (en) | 2012-03-15 |
US8081014B2 (en) | 2011-12-20 |
US8466714B2 (en) | 2013-06-18 |
US7872505B2 (en) | 2011-01-18 |
US20100127740A1 (en) | 2010-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4750564B2 (ja) | リセット信号生成回路 | |
JP5241450B2 (ja) | 半導体装置及びその異常検出方法 | |
WO2006103814A1 (ja) | アプリケーション管理装置およびそのソフトウェアを格納した記憶媒体 | |
US11209885B2 (en) | Information processing apparatus, method for controlling the same, and non-transitory computer-readable storage medium | |
JP2008003797A (ja) | マイクロコンピュータ及び電子制御装置 | |
US10719331B2 (en) | Stand-by mode of an electronic circuit | |
JP2008299731A (ja) | 半導体集積回路、情報処理システム | |
JP4000001B2 (ja) | クロック制御装置およびクロック制御方法 | |
JP4393954B2 (ja) | マイクロコンピュータ | |
JP2007323631A (ja) | Cpu暴走判定回路 | |
JP2004280783A (ja) | マイクロコンピュータ | |
CN102169451B (zh) | 一种监控cpu运行的方法和装置 | |
CN103713960B (zh) | 用于嵌入式系统的看门狗电路 | |
JP4219601B2 (ja) | 情報処理装置 | |
JP5346964B2 (ja) | 電子機器およびシステム管理プログラム | |
JP5277262B2 (ja) | 電子機器およびシステム管理プログラム | |
JP3711849B2 (ja) | マイクロコンピュータ | |
CN112000505A (zh) | 一种分时段可靠的看门狗电路及其控制方法 | |
JP6762656B2 (ja) | Cpuスタンバイ復帰構造 | |
TWI489260B (zh) | 待機管理方法及其相關待機管理模組及電腦系統 | |
JP4394622B2 (ja) | 自動復旧回路及び自動復旧方法 | |
JP2011134063A (ja) | ウォッチドッグタイマ | |
JP2006276947A (ja) | 電源制御装置および電源制御方法 | |
JP2003044324A (ja) | 異常検出確認方法及び異常検出確認装置並びに異常検出確認プログラム | |
JP2015049827A (ja) | 回路装置および回路装置の復旧方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130402 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5241450 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |