JP2010124001A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010124001A
JP2010124001A JP2010050274A JP2010050274A JP2010124001A JP 2010124001 A JP2010124001 A JP 2010124001A JP 2010050274 A JP2010050274 A JP 2010050274A JP 2010050274 A JP2010050274 A JP 2010050274A JP 2010124001 A JP2010124001 A JP 2010124001A
Authority
JP
Japan
Prior art keywords
semiconductor device
chip
wire
wire bonding
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010050274A
Other languages
English (en)
Other versions
JP5377366B2 (ja
Inventor
Osamu Miyata
修 宮田
Ichiro Kishimoto
一郎 岸本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2010050274A priority Critical patent/JP5377366B2/ja
Publication of JP2010124001A publication Critical patent/JP2010124001A/ja
Application granted granted Critical
Publication of JP5377366B2 publication Critical patent/JP5377366B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【構成】 半導体装置１０は基板１２を含み、基板１２の表面には配線パターンが形成される。配線パターンは、電極１８ａ、ＷＢパッド１８ｂおよび連結部１８ｃを含む。ＷＢパッド１８ｂは、その長手方向ＱがＤＢ領域２８の中心Ｘから放射状に延びる線Ｐとほぼ並行に沿うように形成される。したがって、ＤＢ領域内に第１サイズのチップ１６がボンディングされた場合には、ボンディングワイヤ２４が長手方向Ｑとほぼ並行になる。また、第１サイズよりも小さい第２サイズであり、第１サイズのチップ１６と同じ形状のチップ１６がボンディングされた場合であっても、ボンディングワイヤ２４が長手方向Ｑとほぼ並行になる。このように、チップサイズに拘わらず同一の基板１２を使用することができるので、チップサイズに応じた複数の配線パターンを用意する必要がない。
【効果】 配線パターンの開発時間を短縮することができる。
【選択図】 図４

Description

この発明は半導体装置に関し、特にたとえばダイボンディング領域を有し、ダイボンディング領域外に複数のワイヤボンディングパッドが形成された基板を備え、ダイボンディング領域に半導体チップをダイボンディングし、半導体チップとワイヤボンディングパッドとをボンディングワイヤで接続した、半導体装置に関する。
図８に示す従来のこの種の半導体装置１は、ポリイミド、ガラスまたはセラミックなどの絶縁性物質で形成された基板２を含み、基板２の表面には銅箔の配線パターン３が形成される。この配線パターン３を覆うように絶縁膜（レジスト）４が塗布される。なお、配線パターン３は、図９に示すように、電極３ａおよびワイヤボンディングパッド（以下、「ＷＢパッド」という。）３ｂを含み、レジスト４はＷＢパッド３ｂにかからないように塗布される。図８に戻って、半導体チップ（以下、単に「チップ」という。）５は、レジスト４上であり、かつ図９に示すような基板２のダイボンディング領域２ａにダイボンディング材６によってダイボンディングされる。なお、図９においては、基板２（ダイボンディング領域２ａ）および配線パターン３は、一部（ほぼ４分の１）のみを示してある。また、図８に示すように、チップ５上に設けられた電極パッド５ａと配線パターン３に含まれるＷＢパッド３ｂとが金線のような金属細線（ボンディングワイヤ）７によって電気的に接続される。さらに、チップ５およびボンディングワイヤ７などがエポキシ樹脂のようなモールド樹脂（モールド）８によって封止される。そして、外部接続電極としてのバンプ９が、基板２の裏面側から基板２に設けられたスルーホール２ｂを通して配線パターン３に含まれる電極３ａに接合される。このようにして、ＣＳＰ（Chip Size Package)あるいはＢＧＡ(Ball Grid Array) 型の半導体装置が形成されていた。
この従来技術では、ダイボンディング領域２ａよりやや小さいサイズのチップ５がボンディングされた場合には、図９に示すように、ボンディングワイヤ７がＷＢパッド３ｂにボンディングされる。しかし、図１０に示すように、図９で示したチップ５よりも小さいサイズであり、同じ形状のチップ５がボンディングされた場合には、Ａ部分において、ボンディングワイヤ７が隣のＷＢパッド３ｂに接触してしまうという問題があった。つまり、図１１に示すように、ボンディングワイヤ７には、ボンディング時にかかる応力を吸収するため、ＷＢパッド３ｂに接触する付近に滑らかな曲線部７ａが設けられているので、図１０で示したように、ボンディングワイヤ７が隣のＷＢパッド３ｂを横切ると、曲線部７ａが隣のＷＢパッド２ｂに接触してしまっていた。つまり、ショートしていた。
これを回避するため、チップサイズに応じた配線パターン３をそれぞれ形成することが考えられるが、配線パターン３の開発に時間がかかってしまい、さらには、設計費用も高くなってしまうという問題があった。
それゆえに、この発明の主たる目的は、開発時間を短縮化でき、設計費用を削減できる、半導体装置を提供することである。
この発明は、ダイボンディング領域を有する絶縁性基板、絶縁性基板上のダイボンディング領域外に形成されるかつ一方端部を絶縁性基板の外周縁の各辺まで当該辺に対して垂直に延ばした延出部を有する複数のワイヤボンディングパッド、ダイボンディング領域にダイボンディングされる半導体チップ、半導体チップとワイヤボンディングパッドとを接続するボンディングワイヤ、ダイボンディング領域に形成されてワイヤボンディングパッドと接続される電極、および絶縁性基板の裏面側に形成されて電極と接続されるバンプを備え、互いに隣接するワイヤボンディングパッドのうちの少なくとも１組が、一方のワイヤボンディングパッドの延出部の延長線上に他方のワイヤボンディングパッドが位置する間隔で配置された半導体装置において、ワイヤボンディングパッドを、ダイボンディング領域の中心からワイヤボンディングパッドのボンディング位置に延びる線と並行またはほぼ並行に長手方向が沿うように形成したことを特徴とする、半導体装置である。
作用
この発明の半導体装置は基板を含み、基板はその表面に半導体チップ（チップ）をダイボンディングするための領域（ダイボンディング領域）を有する。また、基板の表面であり、ダイボンディング（ＤＢ）領域の外側には、ボンディングワイヤをワイヤボンディングするためのワイヤボンディングパッド（ＷＢパッド）が複数設けられる。このＷＢパッドは、その長手方向がＤＢ領域の中心から放射状に延びる線と並行またはほぼ並行に沿うように形成される。したがって、ＤＢ領域よりやや小さいサイズ（第１サイズ）のチップがボンディングされた場合には、ボンディングワイヤがＷＢパッドの長手方向とほぼ並行になる。また、第１サイズよりも小さいサイズ（第２サイズ）であり、第１サイズのチップと同じ形状のチップがボンディングされた場合であっても、ボンディングワイヤがＷＢパッドの長手方向とほぼ並行になる。つまり、異なるサイズのチップであっても相似形であれば、ボンディングワイヤがＷＢパッドの長手方向とほぼ並行になる。したがって、１種類の配線パターンが形成された基板（フィルムキャリア）を、チップサイズに拘わらず使用することができる。すなわち、共通のフィルムキャリアを用いることができる。
この発明によれば、チップサイズが変わっても共通のフィルムキャリアを使用することができるので、チップサイズ毎に配線パターンを開発する必要がない。つまり、１つの配線パターンを開発するだけなので、開発にかかる時間を短縮することができる。また、設計費用を削減することもできる。
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
この発明の一実施例を示す図解図である。 図１実施例に示す半導体装置の断面図である。 図１実施例に示す基板上に形成された電極およびＷＢパッドの配線パターンを示す図解図である。 図３に示すＤＢ領域にチップをボンディングした場合の図解図である。 図３に示すＤＢ領域に図４で示したチップより小さい大きさのチップをボンディングした場合の図解図である。 図１実施例に示す半導体装置の製造工程の一部を示す図解図である。 図１実施例に示す半導体装置の製造工程の他の一部を示す図解図である。 従来の半導体装置を示す図解図である。 図８に示す半導体装置に含まれる基板上のＤＢ領域にチップをボンディングした場合の図解図である。 図８に示す半導体装置に含まれる基板上のＤＢ領域に図９で示したチップより小さい大きさのチップをボンディングした場合の図解図である。 図１０に示すようなチップをダイボンディングした場合の基板上に設けられたＷＢパッドとボンディングワイヤとの関係を示す図解図である。
図１を参照して、この実施例の半導体装置１０は、いわゆるＢＧＡ型の半導体装置であり、たとえば耐熱性および軟質性を有するポリイミド（ＰＩ）で形成された絶縁性基板（以下、単に「基板」という。）１２を含む。基板１２上には、モールド１４が形成され、モールド１４は、後述するチップ１６などを封止する。なお、この実施例においては、基板１２およびモールド１４の形状は、ほぼ正方形である。
図１のII−II断面図である図２から分かるように、基板１２には、スルーホール１２ａが形成される。また、基板１２上には、たとえば銅箔の配線パターン１８が形成される。この配線パターン１８は、図３に示すように、電極１８ａ、ワイヤボンディングパッド（以下、「ＷＢパッド」という。）１８ｂおよび連結部１８ｃを含む。なお、図３において、一点鎖線で囲んだ範囲が基板１２である。
電極１８ａは、行列状（２次元のアレイ状）に複数（この実施例では、１２×１２（１４４）個）形成され、図２で示したように、スルーホール１２ａを通して後述する外部接続電極（バンプ）２６に接続される。つまり、スルーホール１２ａおよびバンプ２６もまた、電極１８ａと同様に行列状に複数形成されている。
ＷＢパッド１８ｂは、電極１８ａのそれぞれに対応して設けられており、チップ１６をダイボンディングする領域（ダイボンディング領域）２８の外側であり、かつ基板１２の外周縁に沿って並んで形成される。つまり、基板１２の４つの辺に沿うように形成される。また、ＷＢパッド１８ｂは、その形状がほぼ長方形であり、ダイボンディング（ＤＢ）領域２８の中心Ｘから放射状に延びる線Ｐに対してＷＢパッド１８ｂの長手方向Ｑが並行またはほぼ並行に沿うように形成されている。つまり、ＷＢパッド１８ｂは、列の中央から端に向かうに従って傾斜角が次第に大きくなるように形成される。
連結部１８ｃは、電極１８ａとＷＢパッド１８ｂとを連結し、他の電極１８ａおよび他のＷＢパッド１８ｂに接触しないようにパターニングされる。
図２に戻って、絶縁膜（レジスト）２０が図３で示したようなＤＢ領域２８内の配線パターン１８を覆うように形成（塗布）される。つまり、配線パターン１８に含まれるＷＢパッド１８ｂにかからないようにレジスト２０が塗布される。また、チップ１６がレジスト２０上に銀ペーストのような接着剤（ダイボンディング材）２２によって接着（ダイボンディング）される。なお、ダイボンディング材２２は、フィルム状のものであってもよい。また、チップ１６の上面端縁付近に設けられた複数の電極パッド１６ａとＷＢパッド１８ｂとが金線のような金属細線（ボンディングワイヤ）２４によって電気的に接続されている。さらに、基板１２上にはモールド１４が形成され、上述したように、モールド１４はチップ１６およびボンディングワイヤ２４などを封止する。
たとえば、ＤＢ領域２８よりやや小さいサイズ（第１サイズ）のチップ１６をダイボンディングした場合には、図４に示すように、ボンディングワイヤ２４がワイヤボンディングされる。つまり、ボンディングワイヤ２４は、ＤＢ領域２８の中心Ｘから放射状に延びる線ＰすなわちＷＢパッド１８ｂの長手方向Ｑとほぼ並行になるように、ワイヤボンディングされる。なお、この実施例では、チップ１６およびＤＢ領域２８の形状は、ほぼ正方形である。
また、図５に示すように、第１サイズよりも小さい第２サイズであり、図４で示したチップ１６と同一形状のチップ１６がダイボンディングされた場合にも、ボンディングワイヤ２４は、ＷＢパッド１８ｂの長手方向Ｑとほぼ並行にボンディングされる。
このように、第１サイズまたは第２サイズのチップ１６をボンディングしても、ボンディングワイヤ２４が隣の（異なる）ＷＢパッド１８ｂを横切ってしまうことがない。言い換えると、隣のＷＢパッド１８ｂに接触してしまうようなことがない。したがって、異なるサイズ（相似形）のチップ１６を使用する場合であっても配線パターン１８を変更する必要がない。このため、共通の基板１２を使用することができる。
なお、この実施例では、図４および図５で示したように、第１サイズまたは第２サイズのチップ１６についてのみ示してあるが、これらのサイズに限定される訳ではない。つまり、ＤＢ領域２８内に収まるサイズであり、同一形状のチップ１６であれば、他のサイズのものであってもよい。
また、図４および図５においては、基板１２、チップ１６、配線パターン１８およびＤＢ領域２８などを分かり易く説明するために、モールド１４は省略してある。
このような半導体装置１０を製造する場合には、図６（Ａ）に示すようなＰＩテープ３０が準備される。なお、図６（Ａ）〜（Ｄ）においては、分かり易くするため、配線パターン１８の詳細は省略し、また電極パッド１６ａおよびＷＢパッド１８ｂの数を減らして示してある。
ＰＩテープ３０は、基板１２が連続して形成されたフィルムキャリアである。また、ＰＩテープ３０の表面には、テープ状に形成された銅箔がラミネートされ、ローラ（図示せず）によって圧着された後、銅箔をエッチングすることにより、図３に示したような配線パターン１８が連続的に形成される。さらに、ＰＩテープ３０の両端には、係止穴３２が設けらる。この係止孔３２は、搬送時に図示しない搬送ローラに設けられた爪に係止する。さらにまた、ＰＩテープ３０には、図示は省略するが、その両端の下面にたとえば銅板のようなキャリアフレームが固定され、キャリアフレームの移動に従ってＰＩテープ３０が搬送される。したがって、ＰＩテープ３０は、安定した状態すなわち水平状態を保って搬送される。なお、キャリアフレームには、係止穴３２に対応して、ＰＩテープ３０と同様の係止穴が形成されている。
まず、図６（Ａ）に示すように、最初の工程で、ＰＩテープ３０には、基板１２毎にＤＢ領域２８を覆うように、レジスト２０が塗布される。なお、図６（Ａ）においては、分かり易くするために、レジスト２０の部分にハッチングを入れているが、断面を示しているのではない。次の工程で、図６（Ｂ）に示すように、ダイボンディング材２２が塗布され、チップ１６がマウントされる。したがって、チップ１６がダイボンディングされる。
続いて、図６（Ｃ）に示すように、チップ１６上に設けられた電極パッド１６ａとＷＢパッド１８ｂとがボンディングワイヤ２４で電気的に接続される。つまり、チップ１６がワイヤボンディングされる。そして、図示しない金型が押し当てられ、モールド樹脂が流し込まれる。樹脂が硬化すると、金型が離型される。このように、モールド樹脂が注型され、図６（Ｄ）に示すように、モールド１４が形成される。さらに、次の工程では、図７（Ａ）に示すように、ＰＩテープ３０が図６（Ａ）とは逆向きに配置され、すなわちチップ１６が基板１２に対して下側になるように配置され、それぞれのスルーホール１２ａに半田ボールが移載される。続いて、リフロー処理が施され、半田ボールが溶融し、スルーホール１２ａを通して対応する電極１８ａに接合する。したがって、図７（Ｂ）に示すようなバンプ２６が形成される。その後、各半導体装置１０が図３で示した一点鎖線の位置でＰＩテープ３０から切断（パンチ）され、連続的に複数の半導体装置１０が製造（成形）される。
この実施例によれば、チップサイズを変更しても基板（ＰＩテープ）を共用することができるので、チップサイズに応じて複数の配線パターンを開発する必要がない。このため、配線パターンの開発にかかる時間を短縮することができる。しかも、設計費用を削減することができる。
また、この実施例によれば、ポリイミドのような軟質性を有する物質により基板を形成するため、半導体装置本体にかかる応力を吸収することができる。したがって、半導体装置にクラックが発生するのを防止することができる。
なお、この実施例では、１種類の配線パターンを設計し、それを異なるサイズのチップのすべてについて共用するようにしているが、使用するチップのサイズがＤＢ領域に対して極端に小さい場合には、基板や銅箔等の材料を無駄に使用してしまい、また装置本体をいたずらに大きくしてしまう。このため、配線パターンを数種類用意しておき、チップサイズに応じて種類を選択できるようにすれば、設計費用の削減および材料費の削減を図ることができる。
また、この実施例では、ポリイミドで基板を形成するようにしているが、他の絶縁性を有するガラスエポキシやセラミックで基板を形成することもできる。しかし、ガラスエポキシでは厚みが厚くなってしまう。また、セラミックは薄型であり、かつ軽量であるが、コストがかかってしまう。したがって、比較的薄型で比較的安価であり、かつ軟質性および耐熱性を有するポリイミドで基板を形成するのが最適であると考えられる。
さらに、この実施例では、正方形の基板を用いた場合に、チップの形状が正方形のものについてのみ示したが、長方形の基板を用いた場合には、チップの形状が長方形のものを使用すれば、同様の効果が得られる。
１０ …半導体装置
１２ …基板
１４ …モールド
１６ …チップ
１６ａ，１８ｂ …ＷＢパッド
１８ …配線パターン
１８ａ …電極
１８ｃ …連結部
２０ …レジスト
２２ …ボンディング材
２４ …ボンディングワイヤ
２６ …バンプ
２８ …ＤＢ領域
３０ …ＰＩテープ

Claims (17)

  1. ダイボンディング領域を有する絶縁性基板、前記絶縁性基板上の前記ダイボンディング領域外に形成されるかつ一方端部を前記絶縁性基板の外周縁の各辺まで当該辺に対して垂直に延ばした延出部を有する複数のワイヤボンディングパッド、前記ダイボンディング領域にダイボンディングされる半導体チップ、前記半導体チップと前記ワイヤボンディングパッドとを接続するボンディングワイヤ、前記ダイボンディング領域に形成されて前記ワイヤボンディングパッドと接続される電極、および前記絶縁性基板の裏面側に形成されて前記電極と接続されるバンプを備え、互いに隣接する前記ワイヤボンディングパッドのうちの少なくとも１組が、一方のワイヤボンディングパッドの延出部の延長線上に他方のワイヤボンディングパッドが位置する間隔で配置された半導体装置において、
    前記ワイヤボンディングパッドを、前記ダイボンディング領域の中心から前記ワイヤボンディングパッドのボンディング位置に延びる線と並行またはほぼ並行に長手方向が沿うように形成したことを特徴とする、半導体装置。
  2. 前記絶縁性基板は軟質フィルムを含む、請求項１記載の半導体装置。
  3. 前記電極は行列状に配置される、請求項１または２記載の半導体装置。
  4. 前記絶縁性基板は四角形であり、
    前記ワイヤボンディングパッドの他方端部は、前記絶縁性基板の外周縁の各辺に平行な直線に沿って配置される、請求項１ないし３のいずれかに記載の半導体装置。
  5. 前記ワイヤボンディングパッドは、形状がほぼ長方形である、請求項４記載の半導体装置。
  6. 前記軟質フィルムは、ポリイミドによって形成される、請求項２記載の半導体装置。
  7. 前記ワイヤボンディングパッドは、前記ダイボンディング領域の外周縁に沿って並んで配置される、請求項１ないし６のいずれかに記載の半導体装置。
  8. 前記ワイヤボンディングパッドは、前記絶縁性基板の外周縁の各辺に沿って並んで配置される、請求項１ないし７のいずれかに記載の半導体装置。
  9. 前記ワイヤボンディングパッドは、列の中央から端に向かうに従ってその傾斜角が大きくなるように形成される、請求項７または８記載の半導体装置。
  10. 前記半導体装置は、ＢＧＡ型の半導体装置である、請求項１ないし９のいずれかに記載の半導体装置。
  11. 前記半導体チップは、前記ダイボンディング領域に収まるサイズである、請求項１ないし１０のいずれかに記載の半導体装置。
  12. 前記半導体チップは、形状が前記ダイボンディング領域の相似形である、請求項１１記載の半導体装置。
  13. 絶縁性基板上には、配線パターンが形成され、
    前記ダイボンディング領域上において前記ワイヤボンディングパッドにかからないように前記配線パターンを覆う絶縁膜ををさらに備える、請求項１ないし１２のいずれかに記載の半導体装置。
  14. 前記ボンディングワイヤは、金線である、請求項１ないし１３のいずれかに記載の半導体装置。
  15. 前記半導体チップは、銀を含むペーストを介して前記ダイボンディング領域にダイボンディングされる、請求項１ないし１４のいずれかに記載の半導体装置。
  16. 前記電極に対応するスルーホールをさらに備える、請求項１ないし１５のいずれかに記載の半導体装置。
  17. 前記バンプが前記スルーホールを通して前記電極に接続される、請求項１６記載の半導体装置。
JP2010050274A 2010-03-08 2010-03-08 半導体装置 Expired - Lifetime JP5377366B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010050274A JP5377366B2 (ja) 2010-03-08 2010-03-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010050274A JP5377366B2 (ja) 2010-03-08 2010-03-08 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000215672A Division JP2002033347A (ja) 2000-07-17 2000-07-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2010124001A true JP2010124001A (ja) 2010-06-03
JP5377366B2 JP5377366B2 (ja) 2013-12-25

Family

ID=42324982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010050274A Expired - Lifetime JP5377366B2 (ja) 2010-03-08 2010-03-08 半導体装置

Country Status (1)

Country Link
JP (1) JP5377366B2 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59139660A (ja) * 1983-01-31 1984-08-10 Hitachi Ltd 半導体装置
JPH01184982A (ja) * 1988-01-20 1989-07-24 Sanyo Electric Co Ltd 厚膜配線基板
JPH0254234U (ja) * 1988-10-14 1990-04-19
JPH05190586A (ja) * 1992-01-14 1993-07-30 Matsushita Electric Works Ltd 半導体装置
JPH09121002A (ja) * 1995-10-25 1997-05-06 Sharp Corp 半導体装置及びその製造方法
JPH1012658A (ja) * 1996-06-13 1998-01-16 Samsung Electron Co Ltd 入出力端子を多数有する半導体集積回路素子
JPH1140697A (ja) * 1997-07-17 1999-02-12 Hitachi Cable Ltd 半導体装置用テープキャリア
JPH11274334A (ja) * 1998-03-25 1999-10-08 Hitachi Ltd 半導体装置
JP2000031327A (ja) * 1998-07-14 2000-01-28 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2000156464A (ja) * 1998-11-20 2000-06-06 Hitachi Ltd 半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59139660A (ja) * 1983-01-31 1984-08-10 Hitachi Ltd 半導体装置
JPH01184982A (ja) * 1988-01-20 1989-07-24 Sanyo Electric Co Ltd 厚膜配線基板
JPH0254234U (ja) * 1988-10-14 1990-04-19
JPH05190586A (ja) * 1992-01-14 1993-07-30 Matsushita Electric Works Ltd 半導体装置
JPH09121002A (ja) * 1995-10-25 1997-05-06 Sharp Corp 半導体装置及びその製造方法
JPH1012658A (ja) * 1996-06-13 1998-01-16 Samsung Electron Co Ltd 入出力端子を多数有する半導体集積回路素子
JPH1140697A (ja) * 1997-07-17 1999-02-12 Hitachi Cable Ltd 半導体装置用テープキャリア
JPH11274334A (ja) * 1998-03-25 1999-10-08 Hitachi Ltd 半導体装置
JP2000031327A (ja) * 1998-07-14 2000-01-28 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2000156464A (ja) * 1998-11-20 2000-06-06 Hitachi Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP5377366B2 (ja) 2013-12-25

Similar Documents

Publication Publication Date Title
US6841854B2 (en) Semiconductor device
EP2654388B1 (en) Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package
US7170183B1 (en) Wafer level stacked package
US8994168B2 (en) Semiconductor package including radiation plate
US8716861B2 (en) Semiconductor package having electrical connecting structures and fabrication method thereof
JP2011040602A (ja) 電子装置およびその製造方法
US20110163430A1 (en) Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof
TWI420630B (zh) 半導體封裝結構與半導體封裝製程
US8507805B2 (en) Wiring board for semiconductor devices, semiconductor device, electronic device, and motherboard
JP2006190771A (ja) 半導体装置
JP5117270B2 (ja) 配線基板、半導体装置、ならびに半導体装置の製造方法
JP2007042762A (ja) 半導体装置およびその実装体
JP2009094434A (ja) 半導体装置およびその製造方法
US20130320527A1 (en) Semiconductor device and semiconductor device manufacturing method
JP4494249B2 (ja) 半導体装置
US8098496B2 (en) Wiring board for semiconductor device
US8179686B2 (en) Mounted structural body and method of manufacturing the same
US9252126B2 (en) Multi Chip Package-type semiconductor device
JP2000040676A (ja) 半導体装置の製造方法
KR20120018756A (ko) Ｉｃ 패키지용 리드프레임 및 제조방법
JP5377366B2 (ja) 半導体装置
US20120048595A1 (en) Wiring board and method of manufacturing a semiconductor device
JP5587464B2 (ja) 半導体装置の製造方法
JP2002033347A (ja) 半導体装置
JP4175339B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130924

R150 Certificate of patent or registration of utility model

Ref document number: 5377366

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term