JP2010114787A - コンパレータ回路 - Google Patents
コンパレータ回路 Download PDFInfo
- Publication number
- JP2010114787A JP2010114787A JP2008287227A JP2008287227A JP2010114787A JP 2010114787 A JP2010114787 A JP 2010114787A JP 2008287227 A JP2008287227 A JP 2008287227A JP 2008287227 A JP2008287227 A JP 2008287227A JP 2010114787 A JP2010114787 A JP 2010114787A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- differential
- circuit
- output signal
- differential output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
【解決手段】第1段の差動回路は、電源とアースの間に存する、直列接続されたR5およびTR7と、直列接続されたR6およびTR8と、その共通エミッタ接続点に接続された定電流源Ir9で構成される。第2段のエミッタフォロワ回路は、電源とアースの間に存する、直列接続されたTR10,R12および定電流源Ir16と、直列接続されたTR11,R18および定電流源Ir17で構成されて差動出力信号を出力する。SW13,SW14はR12の両端にそれぞれの一端が接続され、他端は次段回路の入力側に接続され、差動出力信号に基づいて排他的にオン/オフする。
【選択図】図1
Description
図4は、本発明のコンパレータ回路の第2の実施例を示す。図1に示した第1の実施例では、エミッタフォロワ回路の片側にのみヒステリシス回路を設けているが、ここでは、エミッタフォロワ回路の両方に同構成のヒステリシス回路を設けている。
2 リミッティングアンプ
INV インバータ
R 抵抗
TR トランジスタ
Ir 電流源
SW スイッチ
Claims (9)
- 差動対トランジスタに入力される差動入力信号を増幅して差動出力信号の電圧比較を行うヒステリシス機能付きのコンパレータ回路において、
前記差動出力信号に対応する少なくとも一方の負荷抵抗器の両端の電位を切り替えて次段回路の入力側へ差動出力信号として導く切替え手段と、
前記切替え手段の出力に基づいて、前記切替えの時には前記差動出力信号の少なくとも一方がヒステリシス幅だけ垂直的に変化するように制御する制御手段を設けたことを特徴とするコンパレータ回路。 - 前記切替え手段は、それぞれの一端が前記負荷抵抗器に接続され、他端が前記次段回路の入力側に接続された2つのスイッチであって、該スイッチは前記制御手段からの切替え信号により排他的にオン/オフすることを特徴とする請求項1に記載のコンパレータ回路。
- 差動対トランジスタに入力される差動入力信号を増幅して差動出力信号の電圧比較を行うヒステリシス機能付きのコンパレータ回路において、
電源とアースの間に存する、2組の直列接続された負荷抵抗器およびトランジスタと、その共通エミッタ接続点に接続された定電流源とから構成される第1段の差動回路と、
電源とアースの間に存する、2組の直列接続されたトランジスタ,負荷抵抗器および定電流源とから構成されて前記差動出力信号を出力する第2段のエミッタフォロワ回路と、
前記エミッタフォロワ回路の2組の内の一方において、前記負荷抵抗器の両端にそれぞれの一端が接続され、他端は次段回路の入力側に接続された第1のスイッチおよび第2のスイッチと、
前記差動出力信号に基づいて、前記第1のスイッチと前記第2のスイッチを排他的にオン/オフするインバータを設けたことを特徴とするコンパレータ回路。 - 差動対トランジスタに入力される差動入力信号を増幅して差動出力信号の電圧比較を行うヒステリシス機能付きのコンパレータ回路において、
電源とアースの間に存する、2組の直列接続された負荷抵抗器およびトランジスタと、その共通エミッタ接続点に接続された定電流源とから構成される第1段の差動回路と、
電源とアースの間に存する、2組の直列接続されたトランジスタ,負荷抵抗器および定電流源とから構成されて前記差動出力信号を出力する第2段のエミッタフォロワ回路と、
前記エミッタフォロワ回路の2組の内の一方において、前記負荷抵抗器の両端にそれぞれの一端が接続され、他端は次段回路の入力側に接続された第1のスイッチおよび第2のスイッチと、
前記エミッタフォロワ回路の2組の内の他方において、前記負荷抵抗器の両端にそれぞれの一端が接続され、他端は次段回路の入力側に接続された第3のスイッチおよび第4のスイッチと、
前記差動出力信号に基づいて、前記第1のスイッチおよび前記第4のスイッチと、前記第2のスイッチおよび前記第3のスイッチを排他的にオン/オフするインバータを設けたことを特徴とするコンパレータ回路。 - 差動対トランジスタに入力される差動入力信号を増幅して差動出力信号の電圧比較を行うヒステリシス機能付きのコンパレータ回路において、
電源とアースの間に存する、2組の直列接続された負荷抵抗器およびトランジスタと、その共通エミッタ接続点に接続された定電流源とから構成される第1段の差動回路と、
電源とアースの間に存する、2組の直列接続されたトランジスタおよび定電流源とから構成されて前記差動出力信号を出力する第2段の定電流回路と、
前記差動回路の2組の内の一方において、前記負荷抵抗器の両端にそれぞれの一端が接続され、他端は次段回路の入力側に接続された第1のスイッチおよび第2のスイッチと、
前記差動出力信号に基づいて、前記第1のスイッチと前記第2のスイッチを排他的にオン/オフするインバータを設けたことを特徴とするコンパレータ回路。 - 差動対トランジスタに入力される差動入力信号を増幅して差動出力信号の電圧比較を行うヒステリシス機能付きのコンパレータ回路において、
電源とアースの間に存する、2組の直列接続された負荷抵抗器およびトランジスタと、その共通エミッタ接続点に接続された定電流源とから構成される第1段の差動回路と、
電源とアースの間に存する、2組の直列接続されたトランジスタおよび定電流源とから構成されて前記差動出力信号を出力する第2段の定電流回路と、
前記差動回路の2組の内の一方において、前記負荷抵抗器の両端にそれぞれの一端が接続され、他端は次段回路の入力側に接続された第1のスイッチおよび第2のスイッチと、
前記差動回路の2組の内の他方において、前記負荷抵抗器の両端にそれぞれの一端が接続され、他端は次段回路の入力側に接続された第3のスイッチおよび第4のスイッチと、
前記差動出力信号に基づいて、前記第1のスイッチおよび前記第4のスイッチと、前記第2のスイッチおよび前記第3のスイッチを排他的にオン/オフするインバータを設けたことを特徴とするコンパレータ回路。 - 前記スイッチが設けられた側の負荷抵抗器の抵抗値は、前記スイッチが設けられない側の負荷抵抗器の抵抗値の2倍とすることを特徴とする請求項2〜6に記載のコンパレータ回路。
- 前記負荷抵抗器と前記スイッチをラダー接続し、該スイッチを外部からの信号で選択することによりヒステリシス幅を変更するように外部調整機能を持たせることを特徴とする請求項2〜7に記載のコンパレータ回路。
- 前記差動出力信号をリミットアンプに接続することによりデジタル信号に変換し、インバータにより論理調整後に前記スイッチの制御に供することを特徴とする請求項2〜8に記載のコンパレータ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008287227A JP5201584B2 (ja) | 2008-11-08 | 2008-11-08 | コンパレータ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008287227A JP5201584B2 (ja) | 2008-11-08 | 2008-11-08 | コンパレータ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010114787A true JP2010114787A (ja) | 2010-05-20 |
JP5201584B2 JP5201584B2 (ja) | 2013-06-05 |
Family
ID=42302974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008287227A Expired - Fee Related JP5201584B2 (ja) | 2008-11-08 | 2008-11-08 | コンパレータ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5201584B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001267893A (ja) * | 2000-03-14 | 2001-09-28 | Fuji Electric Co Ltd | コンパレータ回路 |
JP2003008409A (ja) * | 2001-06-21 | 2003-01-10 | Toyota Industries Corp | 比較回路 |
JP2004194124A (ja) * | 2002-12-12 | 2004-07-08 | Asahi Kasei Microsystems Kk | ヒステリシスコンパレータ回路 |
-
2008
- 2008-11-08 JP JP2008287227A patent/JP5201584B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001267893A (ja) * | 2000-03-14 | 2001-09-28 | Fuji Electric Co Ltd | コンパレータ回路 |
JP2003008409A (ja) * | 2001-06-21 | 2003-01-10 | Toyota Industries Corp | 比較回路 |
JP2004194124A (ja) * | 2002-12-12 | 2004-07-08 | Asahi Kasei Microsystems Kk | ヒステリシスコンパレータ回路 |
Also Published As
Publication number | Publication date |
---|---|
JP5201584B2 (ja) | 2013-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7741908B2 (en) | High speed amplifier with controllable amplification and output impedance and comparator using the same | |
CN104113226B (zh) | 半导体器件和逆变器系统 | |
US8120388B2 (en) | Comparator, sample-and-hold circuit, differential amplifier, two-stage amplifier, and analog-to-digital converter | |
US9263995B2 (en) | Multi-mode OPAMP-based circuit | |
CN107171650B (zh) | 可变增益放大电路 | |
CN101557164A (zh) | 一种低压电源生成电路及装置 | |
JP2003008374A (ja) | ボリューム回路 | |
US9755597B2 (en) | Fixed gain amplifier circuit | |
JP6830079B2 (ja) | トラック・アンド・ホールド回路 | |
JP5201584B2 (ja) | コンパレータ回路 | |
JP2007081568A (ja) | 差動型オペアンプ | |
Barbieri et al. | A differential difference amplifier with dynamic resistive degeneration for MEMS microphones | |
JP4391502B2 (ja) | 差動増幅器、2段増幅器及びアナログ/ディジタル変換器 | |
WO2014159666A1 (en) | A selectable gain differential amplifier | |
JP4709926B2 (ja) | レール・ツー・レールフラッシュ | |
US10784828B2 (en) | Methods and apparatus for an operational amplifier with a variable gain-bandwidth product | |
JPH10112654A (ja) | 電流セグメント方式ディジタル・アナログ変換器 | |
JPH09186595A (ja) | 電圧増幅器およびそれを用いたa/d変換器 | |
JP2013187755A (ja) | レベル制限回路 | |
JP2018500826A (ja) | 差動比較器 | |
JP7468380B2 (ja) | 増幅回路 | |
JPH03154508A (ja) | 増幅器回路 | |
US5777513A (en) | Voltage amplifier having a large range of variations, and A/D converter comprising such an amplifier | |
JP5856557B2 (ja) | センサ閾値決定回路 | |
US20150244391A1 (en) | Ramp signal generator using programmable gain amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110906 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130205 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |