JP2010114229A - リードフレーム及びその製造方法と半導体装置 - Google Patents

リードフレーム及びその製造方法と半導体装置 Download PDF

Info

Publication number
JP2010114229A
JP2010114229A JP2008284917A JP2008284917A JP2010114229A JP 2010114229 A JP2010114229 A JP 2010114229A JP 2008284917 A JP2008284917 A JP 2008284917A JP 2008284917 A JP2008284917 A JP 2008284917A JP 2010114229 A JP2010114229 A JP 2010114229A
Authority
JP
Japan
Prior art keywords
lead frame
die pad
lead
semiconductor device
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008284917A
Other languages
English (en)
Inventor
Katsumi Otani
克実 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008284917A priority Critical patent/JP2010114229A/ja
Publication of JP2010114229A publication Critical patent/JP2010114229A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】リードフレームの製造工程数を増加させることなく、放熱性を向上することができ、且つ封止樹脂との密着性をも十分に確保することができるリードフレーム及びその製造方法と半導体装置を提供する。
【解決手段】ダイパッド２は、その端辺が、半導体装置の封止樹脂範囲内に位置するインナーリード４ａの先端形状をかたどった形状をなし、最外周が、半導体装置における封止樹脂の側面と同一面に位置した形状をなすように、形成される。
【選択図】図１

Description

本発明は、ダイパッドに半導体チップを搭載するリードフレーム及びその製造方法と、このリードフレームを備えた半導体装置に関するものである。
従来から、表面実装型半導体装置のパッケージとして、最も広く普及しているのは、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、ＳＯＰ（Ｓｍａｌｌ Ｏｕｔ−ｌｉｎｅ Ｐａｃｋａｇｅ）などがあり、これらのパッケージは、そのパッケージ構造として外部接続端子がリードフレームを用いて形成されたパッケージであることは周知である。
これらのリードフレームを用いたパッケージは、近年特に普及してきているＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）などのエリアアレイ型パッケージに比べて、実装できる接続端子数や小型化という点で不利な面もあるが、生産性やコスト面での優位性が高いことから、今後も多くの需要が見込まれるパッケージである。
以下、図５〜図７を参照しながら、従来の半導体装置について説明する。
図５は従来のリードフレームを用いた一般的な半導体装置の構造を示す構成図であり、（ａ）は平面図、（ｂ）は（ａ）に図示されているＤ−Ｄ’線での断面図を示す。図６は従来のダイパッドとリードを別々の材料で形成し張り合わせたリードフレームの構造を示す構成図であり、（ａ）は平面図、（ｂ）は（ａ）に図示されているＥ−Ｅ’線での断面図である。図７は従来の特許文献１におけるリードフレームの構造を示す構成図であり、（ａ）は平面図、（ｂ）は（ａ）に図示されているＦ−Ｆ’線での断面図である。
図５に示す半導体装置３０では、一般的に、リードフレーム２１は、鉄または銅を主成分とした合金からなる金属板を、エッチングもしくはプレス加工することによって、パターン形成される。このリードフレーム２１は、半導体チップ６を搭載する平坦なダイパッド２２と、ダイパッド２２の四隅を支持する複数の吊りリード３と、ダイパッド２２の周辺からダイパッド２２に向かって延びた複数のリード４とにより構成されており、図示していないが周囲の枠部と一体的に形成されている。
このとき、ダイパッド２２とリード４の間は、一定の間隔をあけて形成されており、また、ダイパッド２２の端辺は、吊りリード３を除き、凹凸のない形状をなしている。
前記ダイパッド２２には、接着部材５を介して半導体チップ６が接合され、半導体チップ６上に設けられた電極パッド（図示省略）とリード４とが、金や銅等を材料とした金属細線７によって電気接続されている。
このとき、半導体チップ６上に設けられた電極パッド及びリード４と金属細線７の接続方法は、ワイヤーボンダーによる熱圧着あるいは超音波熱圧着により行われる。
次に、リードフレーム２１と、接着部材５と、半導体チップ６と、金属細線７とは、熱硬化性のエポキシ系樹脂を材料とした封止樹脂８によって、一体的に封止されている。
このとき、封止樹脂８の側面からリード４の一部を露出させる。
最後に、リードフレーム枠（図示省略）の切り離し加工及びリード成型加工を行うことで、半導体装置３０が製造される。
また、高放熱を目的として、図６に示すようなダイパッド３２とリード４を別々の金属板で形成し、インナーリード４ａの先端より端辺が外側に位置するダイパッド３２を接着テープ１２で張り合わせたリードフレーム３１が考えられており、また、特許文献１には、図７に示すように、リード４間の電磁ノイズの抑制を目的として、リード４間にダイパッド３２から細く伸びる突出部１３が形成されているリードフレーム４１が提案されている。
特開昭６４−７１１６１号公報
しかしながら、図５に示す従来の半導体装置３０では、ダイパッド２２が小さいことから熱容量が小さく、また、ダイパッド２２とインナーリード４ａの間隔が空いていることから、半導体装置３０の発生熱を外部に拡散させるためのダイパッド２２からリード４への放熱経路としての接続性が弱く、半導体装置３０からの放熱性が悪いという問題点があった。
この問題点を解決するために、図６に示すように、ダイパッド３２とリード４を別々の材料で形成し、それらを接着テープ１２で張り合わせることにより放熱性を良くしたリードフレーム３１を用いた半導体装置が考えられているが、封止樹脂との密着性などからダイパッドサイズに限界があり、また、リードフレーム３１の製造工程数が増加するという問題点を有していた。
また、図７に示す特許文献１に提案されている構造では、リード４間にダイパッド３２から伸びた突出部１３が形成されているが、リード４間の電磁ノイズの抑制が目的であるため、幅が細く、放熱効果は小さいという問題点を有していた。
本発明は、上記従来の問題点を解決するもので、リードフレームの製造工程数を増加させることなく、半導体装置の放熱性を向上することができ、且つ封止樹脂との密着性をも十分に確保することができるリードフレーム及びその製造方法と半導体装置を提供する。
上記の課題を解決するために、本発明の請求項１記載のリードフレームは、半導体チップが搭載されるダイパッドと、前記ダイパッドの最外周に対してその位置より中心に向けて伸びた複数本のリードとを備え、前記ダイパッドと前記複数本のリードとが一枚の金属板より形成されたリードフレームであって、前記ダイパッドの最外周辺が前記リードの前記中心側の先端よりも外側に位置していることを特徴とする。
また、本発明の請求項２記載のリードフレームは、請求項１記載のリードフレームであって、前記ダイパッドは、前記最外周辺と前記リードの前記先端の形状に沿った辺とからなる端辺を有することを特徴とする。
また、本発明の請求項３記載のリードフレームは、請求項２記載のリードフレームであって、前記ダイパッドの前記端辺を形成する面と、前記リードの前記先端を形成する面とが、前記金属板の同一面に対する押し切り加工により形成されていることを特徴とする。
また、本発明の請求項４記載のリードフレームは、請求項１〜請求項３のいずれかに記載のリードフレームであって、前記ダイパッドは、前記最外周辺が前記半導体チップをパッケージングする時の封止樹脂の外周と同一面に位置するように形成されたことを特徴とする。
また、本発明の請求項５記載のリードフレームの製造方法は、請求項１〜請求項４のいずれかに記載のリードフレームの製造方法であって、前記ダイパッドの端辺形状と前記リードの先端形状を、プレス加工により同時に形成することを特徴とする。
また、本発明の請求項６記載の半導体装置は、請求項１〜請求項４のいずれかに記載のリードフレームを用いて構成した半導体装置であって、前記半導体チップが前記ダイパッドの一主面に搭載された状態で、前記半導体チップと前記ダイパッドを接続する接着部材と、前記半導体チップと前記複数本のリードとを電気的に接続する金属細線と、前記ダイパッド、前記リード、前記半導体チップ、前記接着部材および前記金属細線を、一体的に封止する封止樹脂とを備えたことを特徴とする。
以上のように本発明によれば、一枚の金属板から成り、半導体装置における封止樹脂の範囲でインナーリードの先端形状を型抜きしてダイパッドを形成することにより、半導体装置内における熱伝導率の高い材料の体積比率を向上させて、熱容量を上げるとともに、ダイパッドとインナーリードの間隔を縮め、リードから半導体装置の外への放熱経路を強化し、半導体装置の放熱性を向上させることができる。
また、ダイパッドの外周形状が櫛形になっていることからアンカー効果により、ダイパッドサイズを最大限に確保しつつ、封止樹脂との密着性を向上させることができる。
さらに、一枚の金属板から形成することで、リードフレームの製造工程数を最小限に抑えることができる。
以下、本発明の実施の形態を示すリードフレーム及びその製造方法と半導体装置について、図面を参照しながら具体的に説明する。
図１は本実施の形態のリードフレームの構造を示す構成図であり、（ａ）は平面図、（ｂ）は（ａ）に図示されているＡ−Ａ’線での断面図である。図２は本実施の形態のリードフレームの製造方法における製造工程を示すフロー図である。
図１において、１は本実施の形態のリードフレームである。このリードフレーム１は、鉄・ニッケル合金・銅を主成分とする合金等の金属を材料とした一枚の薄板にプレスを施すことにより形成されており、半導体チップ６を搭載するためのダイパッド２と、ダイパッド２の周辺に配列されてダイパッド２に向かって延びる複数のリード４とを有しており、リードフレーム１は周囲の枠部１４と一体的に形成されている。
ダイパッド２は、その平面視において、端辺が、リード４の半導体装置の封止樹脂内に位置するインナーリード４ａの先端形状をかたどった形状をなし、最外周が、半導体装置における封止樹脂の側面と同一面に位置した形状をなすように、形成されている。
また、ダイパッド２のコーナー部には、ダイパッド２と枠部１４をつなぎ、ダイパッド２を支持する支持部９が設けられている。
次に、リードフレーム１の加工方法を説明する。
図２（ａ）に示すように、本実施の形態のリードフレーム１を形成するもととなる部材は、一枚の金属薄板１０である。
図２（ｂ）に示すように、金属薄板１０を、ダイパッド２の形状をかたどった金型１１の上型１１ａと下型１１ｂとで挟み込んで固定し、図２（ｃ）に示すように、ダイパッド２の中心部の下面に対して、プレスによる抜き打ち加工を施して、図２（ｄ）に示すように、ダイパッド２、リード４およびその周囲のフレーム形状が形成される。
このとき、ダイパッド２の厚み方向の位置を調整する際には、再度位置決めの加工を施すことも必要である。
次に、前記リードフレーム１を備えた半導体装置２０の構成を説明する。
図３は本実施の形態のリードフレーム１を用いた半導体装置の構造を示す構成図であり、（ａ）は上面からの透過図、（ｂ）は（ａ）に図示されているＢ−Ｂ’線での断面図、（ｃ）は（ａ）に図示されているＣ−Ｃ’線での断面図である。図４は本実施の形態のリードフレームを用いた半導体装置の製造方法における製造工程を示すフロー図である。
リードフレーム１におけるダイパッド２の中央部には、接着部材５を介して、回路形成面を上にして半導体チップ６が固着されている。半導体チップ６の回路形成面には電極パッド（図示省略）が形成されており、各電極パッドは、ワイヤーボンディングにより接合される金属細線７によって、リード４のインナーリード４ａの先端に、電気的に接続されている。
リードフレーム１と半導体チップ６と金属細線７とは、封止樹脂８により一体的に封止されており、封止樹脂８によって半導体装置２０の外形が形成される。尚、封止樹脂８の材料には、一般的に、エポキシ系の熱硬化性樹脂が用いられる。
次に、前記半導体装置２０の製造方法を説明する。
先ず、図４（ａ）に示すように、前述の加工方法（図２参照）により形成されたリードフレーム１を準備する。
次に、図４（ｂ）に示すように、ダイパッド２の中央部に接着部材５を塗布する。尚、接着部材５には、銀と樹脂を混ぜ合わせたペーストを用いることが一般的であるが、ポリイミド系のテープ材料を用いることもある。
次に、図４（ｃ）に示すように、ダイパッド２の中央部に接着部材５を介して半導体チップ６を搭載し、接着部材５でダイパッド２の中央部に固着させる。その際、半導体チップ６を圧着させた後、接着部材５を乾燥・硬化させるため、１５０〜１８０℃程度の炉に投入する。
次に、図４（ｄ）に示すように、半導体チップ６の上部に形成された電極パッド（図示省略）とリード４とを、ワイヤーボンディングにより、金属細線７を介して接続する。尚、金属細線７の材料はＡｕやＡｌなどの金属を用いることが一般的である。また、ワイヤーボンディングによる接合の際には、ワイヤーボンディングツールによって、上方から超音波と圧力と熱とを加えて接合する超音波熱圧着方式が用いられることが一般的である。
その後、図４（ｅ）に示すように、リードフレーム１と半導体チップ６と金属細線７とを、封止樹脂８により一体的に封止する。この際の封止方式としては、一般的に、最終形状を形作る封止金型に封止樹脂８を流し込んで成型するトランスファーモールド方式が用いられる。
以上のような工程の後に、図４（ｆ）に示すような半導体装置２０が製造される。
以下、前記構成における作用効果について説明する。
前記半導体装置２０の構造において、図３（ａ）に示したように、ダイパッド２がインナーリード４ａを除く封止樹脂範囲内全面にわたる形状を有していることから、半導体装置２０内の熱伝導率の高い金属の占有率が高くなり、熱容量が大きくなる。また、図３（ａ）及び（ｃ）に示したように、ダイパッド２とインナーリード４ａが近接することにより、アウターリード４ｂから半導体装置２０を実装する実装基板（図示省略）への熱伝導性が上昇する。これらの二つの効果から半導体装置２０全体の放熱性が向上する。
また、別の効果として、ダイパッド２の外周部が櫛形に形成されることにより、アンカー効果によって、ダイパッド２のサイズ（面積）を大きくしながらも、樹脂との十分な密着性を確保できる。
更に、リードフレーム１の製造工程において、図２に示したように、一枚の金属薄板１０からプレス加工によりリードフレーム１を形成することから、製造工程数を増やすことなく、高放熱のリードフレーム１を形成できる。
本発明のリードフレーム及びその製造方法と半導体装置は、リードフレームの製造工程数を増加させることなく、半導体装置の放熱性を向上することができ、且つ封止樹脂との密着性をも十分に確保することができるもので、例えばＱＦＰなどのリードフレームを用いた樹脂封止型半導体装置に有効であり、特に高放熱が必要な高消費電力の半導体装置に有効であり、また、その半導体装置を用いた電子機器全般にも有用である。
本発明の実施の形態のリードフレームの構造を示す構成図 同実施の形態のリードフレームの製造方法における製造工程を示すフロー図 同実施の形態のリードフレームを用いた半導体装置の構造を示す構成図 同実施の形態のリードフレームを用いた半導体装置の製造方法における製造工程を示すフロー図 従来のリードフレームを用いた一般的な半導体装置の構造を示す構成図 従来のダイパッドとリードを別々の材料で形成し張り合わせたリードフレームの構造を示す構成図 従来の特許文献１におけるリードフレームの構造を示す構成図
符号の説明
１、２１、３１、４１ リードフレーム
２、２２、３２、４２ ダイパッド
３ 吊りリード
４ リード
４ａ インナーリード
４ｂ アウターリード
５ 接着部材
６ 半導体チップ
７ 金属細線
８ 封止樹脂
９ 支持部
１０ 金属薄板
１１ 金型
１１ａ 上型
１１ｂ 下型
１２ 接着テープ
１３ 突出部
１４ 枠部
２０、３０ 半導体装置

Claims (6)

  1. 半導体チップが搭載されるダイパッドと、
    前記ダイパッドの最外周に対してその位置より中心に向けて伸びた複数本のリードとを備え、
    前記ダイパッドと前記複数本のリードとが一枚の金属板より形成されたリードフレームであって、
    前記ダイパッドの最外周辺が前記リードの前記中心側の先端よりも外側に位置している
    ことを特徴とするリードフレーム。
  2. 請求項１記載のリードフレームであって、
    前記ダイパッドは、前記最外周辺と前記リードの前記先端の形状に沿った辺とからなる端辺を有する
    ことを特徴とするリードフレーム。
  3. 請求項２記載のリードフレームであって、
    前記ダイパッドの前記端辺を形成する面と、前記リードの前記先端を形成する面とが、
    前記金属板の同一面に対する押し切り加工により形成されている
    ことを特徴とするリードフレーム。
  4. 請求項１〜請求項３のいずれかに記載のリードフレームであって、
    前記ダイパッドは、前記最外周辺が前記半導体チップをパッケージングする時の封止樹脂の外周と同一面に位置するように形成された
    ことを特徴とするリードフレーム。
  5. 請求項１〜請求項４のいずれかに記載のリードフレームの製造方法であって、
    前記ダイパッドの端辺形状と前記リードの先端形状を、プレス加工により同時に形成する
    ことを特徴とするリードフレームの製造方法。
  6. 請求項１〜請求項４のいずれかに記載のリードフレームを用いて構成した半導体装置であって、
    前記半導体チップが前記ダイパッドの一主面に搭載された状態で、前記半導体チップと前記ダイパッドを接続する接着部材と、
    前記半導体チップと前記複数本のリードとを電気的に接続する金属細線と、
    前記ダイパッド、前記リード、前記半導体チップ、前記接着部材および前記金属細線を、一体的に封止する封止樹脂とを備えた
    ことを特徴とする半導体装置。
JP2008284917A 2008-11-06 2008-11-06 リードフレーム及びその製造方法と半導体装置 Pending JP2010114229A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008284917A JP2010114229A (ja) 2008-11-06 2008-11-06 リードフレーム及びその製造方法と半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008284917A JP2010114229A (ja) 2008-11-06 2008-11-06 リードフレーム及びその製造方法と半導体装置

Publications (1)

Publication Number Publication Date
JP2010114229A true JP2010114229A (ja) 2010-05-20

Family

ID=42302573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008284917A Pending JP2010114229A (ja) 2008-11-06 2008-11-06 リードフレーム及びその製造方法と半導体装置

Country Status (1)

Country Link
JP (1) JP2010114229A (ja)

Similar Documents

Publication Publication Date Title
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
TWI453838B (zh) 具有散熱器之無引線封裝
TWI337387B (en) Leadframe for leadless package, package structure and manufacturing method using the same
JP2006318996A (ja) リードフレームおよび樹脂封止型半導体装置
US7633143B1 (en) Semiconductor package having plural chips side by side arranged on a leadframe
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
KR20050103234A (ko) 멀티-다이 반도체 패키지
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3540793B2 (ja) 樹脂封止型半導体装置及びその製造方法
TWI431728B (zh) 具強化式基座之半導體封裝構造
JP2017139290A (ja) 樹脂封止型半導体装置
KR100621555B1 (ko) 리드 프레임, 이를 이용한 반도체 칩 패키지 및 그의 제조방법
JP4652281B2 (ja) 樹脂封止型半導体装置
JP2014030049A (ja) 半導体装置
TWI453872B (zh) 半導體封裝件及其製法
JP2010166100A (ja) 樹脂封止型半導体装置
JP2008211231A (ja) リードフレームおよび樹脂封止型半導体装置
JP5112972B2 (ja) 半導体装置およびその製造方法
JP2018190882A (ja) 半導体装置
JP3913228B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2010114229A (ja) リードフレーム及びその製造方法と半導体装置
JP4651218B2 (ja) 半導体装置の製造方法
JP2011210893A (ja) 半導体装置及びリードフレーム