JP2010107700A - 電気的固体装置の製造方法、電気的固体装置、および液晶装置 - Google Patents
電気的固体装置の製造方法、電気的固体装置、および液晶装置 Download PDFInfo
- Publication number
- JP2010107700A JP2010107700A JP2008279329A JP2008279329A JP2010107700A JP 2010107700 A JP2010107700 A JP 2010107700A JP 2008279329 A JP2008279329 A JP 2008279329A JP 2008279329 A JP2008279329 A JP 2008279329A JP 2010107700 A JP2010107700 A JP 2010107700A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive film
- insulating film
- liquid crystal
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】絶縁膜上で上側導電膜にドライエッチングを行って開口パターンを形成する場合でも、開口パターンと重なる領域に適正な膜厚の絶縁膜を残すことのできる電気的固体装置の製造方法、電気的固体装置、および該電気的固体装置を素子基板として備えた液晶装置を提供すること。
【解決手段】液晶装置の素子基板の製造工程において、スリット7bを備えた透光性の画素電極7aを絶縁膜8上に形成するにあたって、上側導電膜7の上にレジストマスク96を形成した後、ドライエッチングを行なう。絶縁膜8については必要膜厚よりも厚く形成しておき、ドライエッチングの際、絶縁膜8に有底の凹部8aを形成する。その結果、凹部8aの底部8bに、必要膜厚の絶縁膜8を形成することができる。
【選択図】図6
【解決手段】液晶装置の素子基板の製造工程において、スリット7bを備えた透光性の画素電極7aを絶縁膜8上に形成するにあたって、上側導電膜7の上にレジストマスク96を形成した後、ドライエッチングを行なう。絶縁膜8については必要膜厚よりも厚く形成しておき、ドライエッチングの際、絶縁膜8に有底の凹部8aを形成する。その結果、凹部8aの底部8bに、必要膜厚の絶縁膜8を形成することができる。
【選択図】図6
Description
本発明は、開口パターンを備えた導電膜が絶縁膜上に形成された電気的固体装置の製造方法、電気的固体装置、および該電気的固体装置を素子基板として備えた液晶装置に関するものである。
半導体装置や各種回路基板などの電気的固体装置では、基板上に下側導電膜、絶縁膜、および上側導電膜が形成された構造を有する場合がある。例えば、FFS(Fringe Field Switching)方式の液晶装置に用いられる素子基板は、基板上に共通電極(下側導電膜)、絶縁膜、および画素電極(上側導電膜)が順に形成された構造、あるいは、基板上に画素電極(下側導電膜)、絶縁膜、および共通電極(上側導電膜)が順に形成された構造を有している。いずれの場合にも、上側導電膜にはスリット状の開口パターンが形成されており、下側導電膜との間にフリンジ電界が形成される(特許文献1、2参照)。
かかる素子基板(電気的固体装置)を製造するには、絶縁膜の上面に上側導電膜を形成した後、フォトリソグラフィ技術を用いてエッチングマスクを形成し、この状態で上側導電膜をエッチングして上側導電膜に開口パターンを形成する。
特開2008−076800号公報
特開2008−116485号公報
このような素子基板においては、画素電極のスリット状の開口パターンの幅寸法を狭くすることが望まれており、このような微細な開口パターンを形成するには、サイドエッチングが発生しにくいドライエッチングが好ましい。
しかしながら、ドライエッチングの場合、エッチング選択比が低いため、下地である絶縁膜の表面もエッチングされてしまう。このため、上側導電膜の開口パターンと重なる領域に絶縁膜を所定の厚さで存在させる場合、上側導電膜に対するドライエッチングの時間を管理して上側導電膜のみをエッチングしているが、かかる方法では、開口パターンの内側で上側導電膜の未エッチング部が残るおそれがある。それ故、従来は、ウエットエッチングにより上側導電膜をエッチングせざるを得ないため、微細なパターンを形成することができないという問題点がある。
かかる問題点は、FFS方式の液晶装置に限らず、下側導電膜、絶縁膜、および上側導電膜が順に形成された電気的固体装置全般において共通する問題点である。
以上の問題点に鑑みて、本発明の課題は、絶縁膜上で上側導電膜にドライエッチングを行って開口パターンを形成する場合でも、開口パターンと重なる領域に適正な膜厚の絶縁膜を残すことのできる電気的固体装置の製造方法、電気的固体装置、および該電気的固体装置を素子基板として備えた液晶装置を提供することにある。
上記課題を解決するために、本発明に係る電気的固体装置の製造方法は、基板上に下側導電膜を形成する下側導電膜形成工程と、前記下側導電膜の上面側を覆う絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜の上面に上側導電膜を形成する上側導電膜形成工程と、前記上側導電膜の上面にエッチングマスクを形成するエッチングマスク形成工程と、前記エッチングマスクのマスク開口部からドライエッチングを行ない、前記マスク開口部と重なる領域に、前記上側導電膜の開口パターンを形成するとともに、前記絶縁膜に有底の凹部を形成するドライエッチング工程と、を有することを特徴とする。
本発明では、前記絶縁膜形成工程において、電気特性に基づいて前記開口パターンと重なる領域の前記絶縁膜に求められる必要膜厚よりも厚い膜厚で前記絶縁膜を形成し、前記ドライエッチング工程では、前記凹部の底部における前記絶縁膜の膜厚が前記必要膜厚になるように前記凹部の深さを設定する。
かかる方法で製造された電気的固体装置は、基板と、該基板上に形成された下側導電膜と、該下側導電膜の上層に形成された絶縁膜と、該絶縁膜の上層に形成された上側導電膜と、を有し、前記上側導電膜は、前記下側導電膜に重なる領域に開口パターンを備え、前記絶縁膜は、前記開口パターンに重なる領域に、上方に開口する有底の凹部を備えていることを特徴とする。
本発明では、上側導電膜に開口パターンを形成するためのエッチング工程においてドライエッチングを行なう。このため、サイドエッチングが発生しにくいので、幅寸法の狭いスリットなど、微細形状の開口パターンを形成することができる。また、絶縁膜については、開口パターンと重なる領域の膜厚については電気特性の面から必要膜厚が設定されるが、本発明では、絶縁膜については、必要膜厚よりも厚く形成し、上側導電膜をドライエッチングする際、開口パターンと重なる領域に有底の凹部を形成する。ここで、絶縁膜に有底の凹部を形成するとは、絶縁膜に形成された凹部の底部が、絶縁膜を有した状態であることをいうものである。このため、凹部の底部に残る絶縁膜の膜厚を、必要膜厚に設定すれば所望の電気特性を得ることができる。また、かかる構成によれば、開口パターンの内側に上側導電膜の未エッチング部分が残ることがない。
本発明では、例えば、前記絶縁膜において前記凹部に隣接する領域の膜厚は、前記上側導電膜の膜厚の3倍以上であり、前記凹部の深さ寸法は、前記上側導電膜の膜厚の2倍以下であることが好ましい。このように構成すると、凹部の底部には、上側導電膜の膜厚以上の膜厚の絶縁膜を確実に残すことができる。
本発明において、前記下側導電膜、前記絶縁膜、および前記上側導電膜は、透光性を備えている構成を採用することができる。かかる構成の電気的固体装置は、例えばFFS(Fringe Field Switching)方式の液晶装置において素子基板として用いられる。この場合、前記素子基板において、前記下側導電膜および前記上側導電膜のうちの一方の導電膜によって共通電極が構成され、他方の導電膜によって画素電極が構成され、前記上側導電膜は、前記開口パターンによって挟まれた線状電極部を備えている。
本発明において、前記上側導電膜の膜厚は30〜100nmであり、前記絶縁膜は、シリコン窒化膜からなり、前記凹部の深さ寸法は100nm以下である。凹部の底部に位置する絶縁膜を利用するという観点からすると、絶縁膜の膜厚によっては、凹部の深さは100nm以下や100nmを超える値であってもよい。但し、画素電極の表面に形成した配向膜に対して好適にラビング処理を行なうという観点からすると、凹部の深さについては100nm以下であることが好ましい。
以下、本発明の実施の形態として、本発明に係る電気的固体装置の製造方法を、代表的な電気光学装置である液晶装置の素子基板の製造方法に適用した例を中心に説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、カラーフィルタや配向膜などの図示は省略してある。また、電界効果型トランジスタでは、印加する電圧の極性によってソースとドレインが入れ替わるが、以下の説明では、説明の便宜上、画素電極が接続されている側をドレインとして説明する。
[実施の形態1]
(全体構成)
図1(a)、(b)は各々、本発明を適用した液晶装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのH−H′断面図である。図1(a)、(b)において、本形態の液晶装置100は、透過型のアクティブマトリクス型液晶装置であり、電気的固体装置としての素子基板10(半導体装置)と対向基板20とはシール材107によって所定の隙間を介して貼り合わされている。対向基板20は、シール材107とほぼ同じ輪郭を備えており、素子基板10と対向基板20との間において、シール材107で区画された領域内にホモジニアス配向された液晶50が保持されている。液晶50は、配向方向の誘電率がその法線方向よりも大きい正の誘電率異方性を示す液晶組成物であり、広い温度範囲においてネマチック相を示す。
(全体構成)
図1(a)、(b)は各々、本発明を適用した液晶装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのH−H′断面図である。図1(a)、(b)において、本形態の液晶装置100は、透過型のアクティブマトリクス型液晶装置であり、電気的固体装置としての素子基板10(半導体装置)と対向基板20とはシール材107によって所定の隙間を介して貼り合わされている。対向基板20は、シール材107とほぼ同じ輪郭を備えており、素子基板10と対向基板20との間において、シール材107で区画された領域内にホモジニアス配向された液晶50が保持されている。液晶50は、配向方向の誘電率がその法線方向よりも大きい正の誘電率異方性を示す液晶組成物であり、広い温度範囲においてネマチック相を示す。
素子基板10において、シール材107の外側の領域には、データ線駆動回路101および実装端子102が素子基板10の一辺に沿って設けられており、実装端子102が配列された辺に隣接する2辺に沿っては、走査線駆動回路104が形成されている。素子基板10の残る一辺には、画像表示領域10aの両側に設けられた走査線駆動回路104間をつなぐための複数の配線105が設けられており、さらに、額縁108の下などを利用して、プリチャージ回路や検査回路などの周辺回路が設けられることもある。
詳しくは後述するが、素子基板10には、画素電極7aがマトリクス状に形成されている。これに対して、対向基板20には、シール材107の内側領域に遮光性材料からなる額縁108が形成され、その内側が画像表示領域10aとされている。対向基板20では、素子基板10の画素電極7aの縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜23が形成されている。
本形態の液晶装置100は、液晶50をFFS方式で駆動する。このため、素子基板10の上には、画素電極7aに加えて共通電極(図示せず)も形成されており、対向基板20には、対向電極が形成されていない。かかる構造を採用した場合、対向基板20の側からは静電気が侵入しやすいので、対向基板20において素子基板10側とは反対側の面にITO(Indium Tin Oxide)膜などからなるシールド層が形成される場合もある。
本形態の液晶装置100においては、対向基板20が表示光の出射側に位置するように配置されており、素子基板10に対して対向基板20と反対側にはバックライト装置(図示せず)が配置される。また、対向基板20側および素子基板10側の各々に偏光板などの光学部材が配置される。なお、液晶装置100は反射型あるいは半透過反射型として構成される場合があり、半透過反射型の場合、対向基板20において素子基板10と対向する面には、反射表示領域に位相差層が形成される場合もある。
(液晶装置100の詳細な構成)
図2を参照して、本発明の実施の形態1に係る液晶装置100およびそれに用いた素子基板の構成を説明する。図2は、本発明の実施の形態1に係る液晶装置100に用いた素子基板10の画像表示領域10aの電気的な構成を示す等価回路図である。
図2を参照して、本発明の実施の形態1に係る液晶装置100およびそれに用いた素子基板の構成を説明する。図2は、本発明の実施の形態1に係る液晶装置100に用いた素子基板10の画像表示領域10aの電気的な構成を示す等価回路図である。
図2に示すように、液晶装置100の画像表示領域10aには複数の画素100aがマトリクス状に形成されている。複数の画素100aの各々には、画素電極7a、および画素電極7aを制御するための電界効果型トランジスタ30(画素トランジスタ)が形成されており、データ信号(画像信号)を線順次で供給するデータ線5aが電界効果型トランジスタ30のソースに電気的に接続されている。電界効果型トランジスタ30のゲートには走査線3aが電気的に接続されており、所定のタイミングで、走査線3aに走査信号を線順次で印加する。画素電極7aは、電界効果型トランジスタ30のドレインに電気的に接続されており、電界効果型トランジスタ30を一定期間だけそのオン状態とすることにより、データ線5aから供給されるデータ信号を各画素100aに所定のタイミングで書き込む。このようにして画素電極7aを介して、図1(b)に示す液晶50に書き込まれた所定レベルの画素信号は、素子基板10に形成された画素電極7aと共通電極9aとの間で一定期間保持される。ここで、画素電極7aと共通電極9aとの間には保持容量60が形成されており、画素電極7aの電圧は、例えば、ソース電圧が印加された時間よりも3桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる液晶装置100が実現される。
図2では、共通電極9aが走査線駆動回路104から延びた配線のように示してあるが、素子基板10の画像表示領域10aの略全面に形成されており、所定の電位に保持される。また、共通電極9aは、複数の画素100aに跨って、あるいは複数の画素100a毎に形成される場合もあるが、いずれの場合も共通の電位が印加される。
(各画素の詳細な構成)
図3(a)、(b)は各々、本発明の実施の形態1に係る液晶装置100の画素1つ分の断面図、および素子基板10において相隣接する画素の平面図であり、図3(a)は、図3(b)のA1−A1′線に相当する位置で液晶装置100を切断したときの断面図に相当する。また、図3(b)では、画素電極7aは太くて長い点線で示し、データ線5aおよびそれと同時形成された薄膜は一点鎖線で示し、走査線3aは二点鎖線で示し、半導体層は細くて短い点線で示してある。
図3(a)、(b)は各々、本発明の実施の形態1に係る液晶装置100の画素1つ分の断面図、および素子基板10において相隣接する画素の平面図であり、図3(a)は、図3(b)のA1−A1′線に相当する位置で液晶装置100を切断したときの断面図に相当する。また、図3(b)では、画素電極7aは太くて長い点線で示し、データ線5aおよびそれと同時形成された薄膜は一点鎖線で示し、走査線3aは二点鎖線で示し、半導体層は細くて短い点線で示してある。
図3(a)、(b)に示すように、素子基板10上には、透光性の画素電極7a(太くて長い点線で囲まれた領域)が各画素100a毎に形成され、隣接する画素電極7aの間に沿ってデータ線5a(一点鎖線で示す領域)、および走査線3a(二点鎖線で示す領域)が延在している。また、素子基板10の画像表示領域10aの略全面には透光性の共通電極9aが形成されている。画素電極7aおよび共通電極9aはいずれもITO膜からなる。
本形態では、共通電極9aが下側電極(下側導電膜)として形成され、画素電極7aが上側電極(上側導電膜)として形成されている。このため、上側の画素電極7aには、フリンジ電界形成用の複数のスリット7b(開口パターン)が互いに平行に形成され、スリット7bで挟まれた領域に線状電極部7eが形成されている。本形態において、スリット7bおよび線状電極部7eは、走査線3aに対して5度の傾きをもって延びている。また、スリット7bは、いずれにおいても開放端を有しない閉じた形状になっている。
図3(a)に示す素子基板10の基体は、石英基板や耐熱性のガラス基板などの透光性基板10bからなり、対向基板20の基体は、石英基板や耐熱性のガラス基板などの透光性基板20bからなる。本形態では、透光性基板10b、20bのいずれについてもガラス基板が用いられている。素子基板10には、透光性基板10bの表面にシリコン酸化膜などからなる下地保護膜(図示せず)が形成されているとともに、その表面側において、各画素電極7aに対応する位置にトップゲート構造の電界効果型トランジスタ30が形成されている。
図3(a)、(b)に示すように、電界効果型トランジスタ30において、能動層を構成する半導体層1aは、走査線3aに対して2箇所で交差するように屈曲した平面形状を備えており、電界効果型トランジスタ30は、走査線3aの2箇所をゲート電極として利用したツインゲート構造を備えている。電界効果型トランジスタ30は、2つのチャネル領域1bの両側にソース領域およびドレイン領域を備えている。また、電界効果型トランジスタ30は、LDD(Lightly Doped Drain)構造を備えており、ソース領域およびドレイン領域は各々、低濃度ソース領域1cおよび低濃度ドレイン領域1dと、高濃度ソース1eおよび高濃度ドレイン領域1fとを備えている。本形態において、半導体層1aは、素子基板10に対してアモルファスシリコン膜を形成した後、レーザアニールやランプアニールなどにより多結晶化されたポリシリコン膜である。半導体層1aの上層には、シリコン酸化膜、シリコン窒化膜、あるいはそれらの積層膜からなるゲート絶縁層2が形成され、ゲート絶縁層2の上層に走査線3aが形成されている。
ゲート電極(走査線3a)の上層側にはシリコン酸化膜、シリコン窒化膜、あるいはそれらの積層膜からなる層間絶縁膜4が形成されている。層間絶縁膜4の表面にはデータ線5aが形成され、このデータ線5aは、層間絶縁膜4に形成されたコンタクトホール4aを介して最もデータ線5a側に位置するソース領域に電気的に接続している。層間絶縁膜4の表面にはドレイン電極5bが形成されており、ドレイン電極5bは、データ線5aと同時形成された導電膜である。データ線5aおよびドレイン電極5bの上層側には、層間絶縁膜6が形成されている。本形態において、層間絶縁膜6は、厚さが1.5〜2.0μmの厚い感光性樹脂からなる平坦化膜として形成されている。
層間絶縁膜6の表面にはITO膜からなる共通電極9aが形成されており、共通電極9aにおいてドレイン電極5bと重なり部分には切り欠き9cが形成されている。共通電極9aの表面には、シリコン酸化膜、シリコン窒化膜、あるいはそれらの積層膜からなる絶縁膜8(誘電体膜)が形成されている。本形態では、絶縁膜8としてシリコン窒化膜が用いられている。絶縁膜8の上層には、ITO膜からなる画素電極7aが島状に形成されている。層間絶縁膜6にはコンタクトホール6aが形成されているとともに、絶縁膜8にはコンタクトホール6aの内側にコンタクトホール8aが形成されている。このため、画素電極7aは、コンタクトホール6a、8aの底部でドレイン電極5bに電気的に接続し、このドレイン電極5bは、層間絶縁膜4およびゲート絶縁層2に形成されたコンタクトホール4bを介して高濃度ドレイン領域1fに電気的に接続している。
図示を省略するが、素子基板10および対向基板20には配向膜が形成されており、対向基板20側の配向膜に対しては走査線3aと平行にラビング処理が施され、素子基板10側の配向膜に対しては、対向基板20の配向膜に対するラビング方向と逆向きのラビング処理が施されている。このため、液晶50をホモジニアス配向することができる。ここで、素子基板10の画素電極7aに形成されたスリット7bは、互いに平行に形成されているが、走査線3aに対して5度の傾きをもって延びている。このため、配向膜に対しては、スリット7bが延びている方向に5度の角度をもってラビング処理が施されていることになる。また、偏光板は、互いの偏光軸が直交するように配置されており、対向基板20側の偏光板の偏光軸は、配向膜に対するラビング方向と直交し、素子基板10側の偏光板の偏光軸は、配向膜に対するラビング方向と平行である。
(画素電極7a周辺の詳細構成)
図4は、本発明の実施の形態1に係る液晶装置において、絶縁膜に形成した凹部の深さを0nm、50nm、100nmと変化させた場合における印加電圧と透過率との関係を示すグラフである。図4において、凹部の深さが0nmのとき(凹部を形成しないとき)の結果については、菱形のマークと直線L0で示し、凹部8aの深さdが50nmのときの結果については、正方形のマークと直線L50で示し、凹部8aの深さdが100nmのときの結果については、三角のマークと直線L100で示してある。
図4は、本発明の実施の形態1に係る液晶装置において、絶縁膜に形成した凹部の深さを0nm、50nm、100nmと変化させた場合における印加電圧と透過率との関係を示すグラフである。図4において、凹部の深さが0nmのとき(凹部を形成しないとき)の結果については、菱形のマークと直線L0で示し、凹部8aの深さdが50nmのときの結果については、正方形のマークと直線L50で示し、凹部8aの深さdが100nmのときの結果については、三角のマークと直線L100で示してある。
本形態の液晶装置100において、素子基板10は、共通電極9a、絶縁膜8および画素電極7aが順に積層された電気的固体装置として構成されている。本形態において、共通電極9aの膜厚は例えば50nmであり、画素電極7aの膜厚は、30〜100nm、例えば50nmである。
ここで、共通電極9aと画素電極7aとの間には絶縁膜8が介在する。また、上側の画素電極7aは、共通電極9aと重なる領域にフリンジ電界形成用の複数のスリット7b(開口パターン)が形成されている。このため、上側の画素電極7aと下側の共通電極9aとの間に形成したフリンジ電界で液晶50を駆動することができる。また、上側の画素電極7aと下側の共通電極9aとが絶縁膜8を介して対向する部分に形成される容量成分を保持容量60として利用することができる。
このように構成した素子基板10において、絶縁膜8については、フリンジ電界を好適に形成するという電気特性の面から、スリット7bと重なる領域の必要膜厚は、例えば、100nm程度になっている。
また、画素電極7aに形成したスリット7bは、幅寸法Ltが狭い方がフリンジ電界を効率よく生成することができ、品位の高い画像を表示することができる。そこで、本形態では、スリット7bの幅寸法Ltを2.5μm以下にまで狭めてある。このような微細なスリット7bについてはウエットエッチングにより形成するのは困難であることから、本形態では、後述するように、画素電極7aをエッチング形成するにあたっては、ドライエッチングが採用される。
また、本形態では、以下に説明する工程上の理由から、絶縁膜8には、スリット7bに重なる領域に、上方に開口する有底の凹部8aが形成されている。ここで、絶縁膜8は、凹部8aが形成されていない領域、例えば、凹部8aに隣接する部分の膜厚は、160〜300nmであり、凹部8aの深さdは60〜200nmに設定されている。例えば、絶縁膜8は、凹部8aが形成されていない領域(凹部8aに隣接する部分)の膜厚は200nmであるが、凹部8aの深さdは100nmに設定されている。このように構成した素子基板10では、絶縁膜8においてスリット7bと重なる領域は、凹部8aの底部8bであり、かかる底部8bの膜厚tは、必要膜厚である100nm程度に設定されている。
すなわち、本形態の液晶装置100をノーマリブラック方式で構成した場合、共通電極9aと画素電極7aとの間に印加される電圧を変化させた場合の透過率を比較すると、凹部8aの深さdが50nm、100nmのときには、比較的高い透過率を示すが、凹部8aの深さdが0nmのとき(凹部8aを形成しないとき)には、透過率が低い。言い換えると、スリット7bに重なる位置の絶縁膜8の膜厚が150nmあるいは100nmの場合には透過率が高いのに対して、スリット7bに重なる位置の絶縁膜8の膜厚が200nm場合には透過率が低い。それ故、本形態では、スリット7bに重なる位置の絶縁膜8の膜厚(凹部8aの底部8bに位置する絶縁膜8の膜厚t)については、100nmを必要膜厚(目標膜厚)に設定されている。
このように本形態では、絶縁膜8において凹部8aに隣接する領域の膜厚を画素電極7a(上側導電膜)の膜厚の3倍以上とし、凹部8aの深さ寸法を画素電極7aの膜厚の2倍以下に設定してある。このため、凹部8aの底部8bには、画素電極7aの膜厚以上の膜厚の絶縁膜8を残すことができる。より具体的には、絶縁膜8において凹部8aに隣接する領域の膜厚を200nmとし、画素電極7a(上側導電膜)の膜厚(50nm)の3倍以上に設定してある。また、凹部8aの深さ寸法を100nmとし、画素電極7aの膜厚の2倍に設定してある。このため、凹部8aの底部8bには、画素電極7aの膜厚(50nm)以上の膜厚(100nm)の絶縁膜8を残すことができる。よって、絶縁膜8に形成した凹部8aの底部8bを介して、共通電極9aと画素電極7aとの間にフリンジ電界を効率よく生成することができる。
(素子基板10の製造方法)
図5は、本発明の実施の形態1に係る液晶装置に用いた素子基板の製造方法を示す工程断面図であり、図3(a)に相当する位置を示してある。図6は、本発明の実施の形態1に係る液晶装置に用いた素子基板の製造工程のうち、画素電極形成工程を示す説明図である。
図5は、本発明の実施の形態1に係る液晶装置に用いた素子基板の製造方法を示す工程断面図であり、図3(a)に相当する位置を示してある。図6は、本発明の実施の形態1に係る液晶装置に用いた素子基板の製造工程のうち、画素電極形成工程を示す説明図である。
本発明を適用した素子基板10の製造工程では、図3(a)、(b)に示すように、ガラス基板からなる透光性基板10bの表面にシリコン酸化膜からなる下地保護膜(図示せず)を形成した後、薄膜トランジタ形成工程を行う。具体的には、まず、ポリシリコン膜からなる半導体層1aを島状に形成する。それには、基板温度が150〜450℃の温度条件下で、透光性基板10bの全面に、非晶質シリコン膜からなる半導体層をプラズマCVD法により、例えば、40〜50nmの厚さに形成した後、レーザアニール法などにより、シリコン膜を多結晶化させた後、フォトリソグラフィ技術を用いてパターニングし、半導体層1aを形成する。次に、CVD法などを用いて、半導体層1aの表面にシリコン窒化膜やシリコン酸化膜、あるいはそれらの積層膜からなるゲート絶縁層2を形成する。次に、透光性基板10bの表面全体にモリブデン膜、アルミニウム膜、チタン膜、タングステン膜、タンタル膜などの金属膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、走査線3a(ゲート電極)を形成する。次に、半導体層1aに不純物を導入して、ソース領域やドレイン領域などを形成する。
次に、第1層間絶縁膜形成工程では、CVD法などを用いて、シリコン窒化膜やシリコン酸化膜、あるいはそれらの積層膜からなる層間絶縁膜4を形成する。次に、フォトリソグラフィ技術を用いて、層間絶縁膜4にコンタクトホール4a、4bを形成する。次に、データ線形成工程では、透光性基板10bの表面全体にモリブデン膜、アルミニウム膜、チタン膜、タングステン膜、タンタル膜、あるいはそれらの積層膜などの金属膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、データ線5aおよびドレイン電極5bを形成する。次に、第2層間絶縁膜形成工程では、感光性樹脂を塗布した後、露光、現像し、コンタクトホール6aを備えた層間絶縁膜6(平坦化膜)を1.5〜2.0μmの厚さに形成する。
次に、共通電極形成工程では、透光性基板10bの表面全体にITO膜からなる透光性の下側導電膜を形成した後、フォトリソグラフィ技術を用いて下側導電膜をパターニングし、図5(a)に示すように、共通電極9aを形成する。その際、共通電極9aに切り欠き9cを形成する。本形態において、共通電極9aの膜厚は50nmである。
次に、絶縁膜形成工程では、図5(b)および図6(a)に示すように、CVD法などにより、シリコン酸化膜、シリコン窒化膜、それらの積層膜からなる絶縁膜8を160〜300nmの膜厚に形成した後、フォトリソグラフィ技術を用いて、絶縁膜8にコンタクトホール8aを形成する。本形態では、絶縁膜8として、膜厚が200nmのシリコン窒化膜を形成する。
次に、画素電極形成工程では、まず、図5(c)および図6(a)に示す薄膜形成工程において、透光性基板10bの表面全体において、絶縁膜8の上面にITO膜からなる透光性の上側導電膜7を30〜100nmの膜厚に形成する。例えば、上側絶縁膜7として、厚さが50nmのITO膜を形成する。従って、絶縁膜8の膜厚は、上側絶縁膜7の膜厚の3倍以上に相当することになる。
次に、図5(d)および図6(b)に示すエッチングマスク形成工程においてに、フォトリソグラフィ技術を用いて上側導電膜7の上面にレジストマスク96(エッチングマスク)を形成する。ここで、レジストマスク96は、図3(a)、(b)を参照して説明したスリット7bと略重なる領域にマスク開口部96bを備え、線状電極部7eと略重なる領域にマスク線状部96eを備えている。
次に、図6(c)に示すドライエッチング工程においては、レジストマスク96のマスク開口部96bから上側導電膜7に対して塩素系のエッチングガスを用いてドライエッチングを行なう。その結果、図3(b)および図6(c)に示す画素電極7aが形成され、かかる画素電極7aは、スリット7bおよび線状電極部7eを備えている。しかる後に、レジストマスク96を除去する。
ここで、ドライエッチングは、絶縁膜8において、スリット7b(マスク開口部96b)と重なる領域に有底の凹部8aが形成されるまで行なう。その際、凹部8aの深さdは、上側導電膜7(画素電極7a)の膜厚の2倍以下に設定する。例えば、上側導電膜7(画素電極7a)の膜厚は、30〜100nmであるため、凹部8aの深さdは、60〜200nm以下に設定する。より具体的には、上側導電膜7(画素電極7a)の膜厚が50nmであり、凹部8aの深さdは100nmである。このため、凹部8aの底部8bには、膜厚tが100nmの絶縁膜8aが残ることになる。それ故、スリット7b(マスク開口部96b)と重なる領域には、絶縁膜8を目標膜厚通りに残すことができる。
(本形態の主な効果)
以上説明したように、本形態の液晶装置100の素子基板10では、画素電極7aを形成するためのエッチング工程においてドライエッチングを行なう。このため、サイドエッチングが発生しにくいので、幅寸法Ltの狭いスリット7bを備えた画素電極7aを形成することができ、品位の高い画像を表示することができる。
以上説明したように、本形態の液晶装置100の素子基板10では、画素電極7aを形成するためのエッチング工程においてドライエッチングを行なう。このため、サイドエッチングが発生しにくいので、幅寸法Ltの狭いスリット7bを備えた画素電極7aを形成することができ、品位の高い画像を表示することができる。
また、本形態の素子基板10において、絶縁膜8については、フリンジ電界を好適に形成するという電気特性の面から、スリット7bと重なる領域の必要膜厚は、例えば、100nm程度であるが、絶縁膜8については、必要膜厚よりも厚く形成し、画素電極7aをエッチング形成するためのドライエッチングの際、スリット7bと重なる領域に凹部8aを形成する。このため、凹部8aの底部8bに残る絶縁膜8の膜厚を、必要膜厚である100nmに設定することができる。また、ドライエッチングを採用した場合でも、スリット7bの内側に上側導電膜8の未エッチング部分が残ることがない。
かかる構成を採用するにあたって、本形態では、絶縁膜8については、画素電極7a(上側導電膜)の膜厚の3倍以上の膜厚に形成し、凹部8aの深さ寸法を画素電極7aの膜厚の2倍以下に設定してある。このため、凹部8aの底部8bには、画素電極7aの膜厚以上の膜厚の絶縁膜8を残すことができる。より具体的には、絶縁膜8を200nmの膜厚で形成し、絶縁膜8の膜厚を画素電極7a(上側導電膜)の膜厚(50nm)の3倍以上に設定してある。また、凹部8aの深さ寸法を100nmとし、画素電極7aの膜厚の2倍以下に設定してある。このため、凹部8aの底部8bには、画素電極7aの膜厚(50nm)以上の膜厚(100nm)の絶縁膜8を確実に残すことができる。
なお、本形態では、凹部8aの深さについては100nmを例に説明したが、絶縁膜8の種類などによっては、凹部8aの深さについては100nm以下や100nmを超える値であってもよい。但し、画素電極7aの表面に形成した配向膜に対して好適にラビング処理を行なうという観点からすると、配向膜の表面ができるだけ平坦であることが好ましい。本願発明者が検討した結果によれば、凹部8aの深さが100nm以下である場合には、ラビング処理を好適に行なえたが、凹部8aの深さが100nmを超えると、ラビング処理を均一に行なえなくなる傾向にある。従って、凹部8aの深さについては100nm以下であることが好ましい。
[実施の形態2]
図7(a)、(b)は各々、本発明の実施の形態2に係る液晶装置100の画素1つ分の断面図、および素子基板10において相隣接する画素の平面図であり、図7(a)は、図7(b)のA4−A4′線に相当する位置で液晶装置100を切断したときの断面図に相当する。なお、本形態の基本的な構成は、図1〜図6を参照して説明した構成と同様であるため、対応関係が分りやすいように、可能な限り、共通する部分には同一の符号を付して説明する。
図7(a)、(b)は各々、本発明の実施の形態2に係る液晶装置100の画素1つ分の断面図、および素子基板10において相隣接する画素の平面図であり、図7(a)は、図7(b)のA4−A4′線に相当する位置で液晶装置100を切断したときの断面図に相当する。なお、本形態の基本的な構成は、図1〜図6を参照して説明した構成と同様であるため、対応関係が分りやすいように、可能な限り、共通する部分には同一の符号を付して説明する。
上記実施の形態では、画素トランジスタとして、トップゲート構造の電界効果型トランジスタ30が用いたが、図7(a)、(b)を参照して以下に説明するように、画素トランジスタとして、ボトムゲート構造の電界効果型トランジスタ30が用いた液晶装置100に本発明を適用してもよい。
図7(a)、(b)に示す液晶装置100において、素子基板10上には、ITO膜からなる透光性の画素電極7aが各画素100a毎に形成されている。画素電極7aの縦横の境界領域に沿っては、電界効果型トランジスタ30に電気的に接続されたデータ線5aおよび走査線3aが形成されている。また、走査線3aと並列するように共通配線3cが形成されており、共通配線3cは、走査線3aと同時形成された配線層である。共通配線3cの下層側には、ITO膜からなる透光性の共通電極9aが走査線3aおよび共通配線3cの延在方向と同一方向に帯状に延びており、共通配線3cと共通電極9aの端部とは電気的に接続されている。従って、共通電極9aは複数の画素100aに跨るように形成されている。但し、共通電極9aは複数の画素100a毎に形成される場合もある。いずれの場合も、共通電極9aは、共通配線3cに電気的に接続され、画素100a毎に共通の電位が印加される。
本形態において、電界効果型トランジスタ30はボトムゲート構造を有しており、電界効果型トランジスタ30では、走査線3aの一部からなるゲート電極、ゲート絶縁層2、電界効果型トランジスタ30の能動層を構成するアモルファスシリコン膜からなる半導体層1a、およびコンタクト層(図示せず)がこの順に積層されている。半導体層1aのうち、ソース側の端部には、コンタクト層を介してデータ線5aが重なっており、ドレイン側の端部には、コンタクト層を介してドレイン電極5bが重なっている。データ線5aおよびドレイン電極5bは同時形成された導電膜からなる。データ線5aおよびドレイン電極5bの表面側にはシリコン窒化膜などからなる絶縁保護膜11が形成されている。絶縁保護膜11の上層には、ITO膜からなる画素電極7aが形成されている。
画素電極7aにはフリンジ電界形成用の複数のスリット7bが互いに平行に形成されており、スリット7bの間には線状電極部7eが形成されている。絶縁保護膜11においてドレイン電極5bと重なる領域にはコンタクトホール11aが形成されており、画素電極7aは、コンタクトホール11aを介してドレイン電極5bに電気的に接続されている。
素子基板10において、ゲート絶縁層2の下層側には共通配線3cが形成されている。また、共通配線3cの下層には、ITO膜からなる共通電極9aが形成されており、共通電極9aの端部は共通配線3cに電気的に接続されている。共通電極9aの表面には、ゲート絶縁層2および絶縁保護膜11が形成されている。従って、共通電極9aと画素電極7aとの間には、ゲート絶縁層2および絶縁保護膜11からなる絶縁膜18が介在している。このように構成した液晶装置100でも、上側の画素電極7aにはフリンジ電界形成用の複数のスリット7bが形成され、スリット7bで挟まれた部分が線状電極部7eになっている。このため、上側の画素電極7aと下側の共通電極9aとの間に形成したフリンジ電界で液晶50を駆動することができる。また、上側の画素電極7aと下側の共通電極9aとが絶縁膜18を介して対向する部分に形成される容量成分を保持容量60として利用することができる。
このように構成した液晶装置100においても、実施の形態1と同様、ドライエッチングにより、スリット7bを備えた画素電極7aを形成する際、図6を参照して説明した方法を採用して、絶縁膜18において、スリット7bと重なる位置に有底の凹部18aを形影すればよい。
[他の実施の形態]
上記実施の形態1、2では、画素電極7aおよび共通電極9aをITO膜によって形成した例であるが、画素電極7aおよび共通電極9aについては、IZO(Indium Zinc Oxide)膜によって形成した場合に本発明を適用してもよい。
上記実施の形態1、2では、画素電極7aおよび共通電極9aをITO膜によって形成した例であるが、画素電極7aおよび共通電極9aについては、IZO(Indium Zinc Oxide)膜によって形成した場合に本発明を適用してもよい。
上記実施の形態1、2では、画素電極7aに形成されたスリット7bが走査線3aに対して5度の傾きをもって延びているが、これに限らず、走査線3aと平行、もしくはデータ線5aと平行な方向に延びていてもよい。また、スリット7bが長さ方向の途中で屈曲している構成を採用してもよい。
上記実施の形態1、2では、共通電極9aが下層側に形成され、画素電極7aが上層側に形成されているので、スリット7b(開口パターン)を画素電極7aに形成したが、共通電極9aが上層側に形成され、画素電極7aが下層側に形成されている構成を採用してもよい。この場合、上層側の共通電極9aにスリット(開口パターン)を形成した構成を採用することになる。
また、上記実施の形態1、2では、FFS方式を採用した液晶装置100に本発明を適用したが、IPS(In Plane Switching)方式の液晶装置など、横電界により液晶を駆動する他のタイプの液晶装置の画素電極を形成する際に本発明を適用してもよい。さらに、横電界方式の液晶装置に限らず、TN(Twisted Nematic)方式、ECB(Electrically Controlled Birefringence)方式、あるいはVAN(Vertical Aligned Nematic)方式の液晶装置において、下側導電膜、絶縁膜、開口パターンを備えた上側導電膜を順に積層された部分を形成するに本発明を適用してもよい。
また、上記形態は、半導体層としてポリシコン膜やアモルファスシリコン膜を用いた例であったが、半導体層として単結晶シリコン層を用いた液晶装置に本発明を適用してもよい。
また、上記実施の形態1、2では、液晶装置100に本発明を適用したが、有機エレクトロルミネッセンス装置など、液晶装置以外の電気光学装置に用いる素子基板も、液晶装置に用いた素子基板と同様、配線や電界効果型トランジスタが形成された電気的固体装置として構成される。従って、有機エレクトロルミネッセンス装置などに用いる素子基板において、下側導電膜、絶縁膜、開口パターンを備えた上側導電膜を順に積層された部分を形成する際に本発明を適用してもよい。
さらに、基板上に配線などの薄膜パターンが形成された装置(電気的固体装置)であれば、電気光学装置の素子基板以外の装置に本発明を適用してもよい。
[電子機器への搭載例]
次に、上述した実施形態に係る液晶装置100を適用した電子機器について説明する。図8(a)に、液晶装置100を備えたモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ2000は、表示ユニットとしての液晶装置100と本体部2010を備える。本体部2010には、電源スイッチ2001及びキーボード2002が設けられている。図8(b)に、液晶装置100を備えた携帯電話機の構成を示す。携帯電話機3000は、複数の操作ボタン3001及びスクロールボタン3002、並びに表示ユニットとしての液晶装置100を備える。スクロールボタン3002を操作することによって、液晶装置100に表示される画面がスクロールされる。図8(c)に、液晶装置100を適用した情報携帯端末(PDA:Personal Digital Assistants)の構成を示す。情報携帯端末4000は、複数の操作ボタン4001及び電源スイッチ4002、並びに表示ユニットとしての液晶装置100を備える。電源スイッチ4002を操作すると、住所録やスケジュール帳といった各種の情報が液晶装置100に表示される。
次に、上述した実施形態に係る液晶装置100を適用した電子機器について説明する。図8(a)に、液晶装置100を備えたモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ2000は、表示ユニットとしての液晶装置100と本体部2010を備える。本体部2010には、電源スイッチ2001及びキーボード2002が設けられている。図8(b)に、液晶装置100を備えた携帯電話機の構成を示す。携帯電話機3000は、複数の操作ボタン3001及びスクロールボタン3002、並びに表示ユニットとしての液晶装置100を備える。スクロールボタン3002を操作することによって、液晶装置100に表示される画面がスクロールされる。図8(c)に、液晶装置100を適用した情報携帯端末(PDA:Personal Digital Assistants)の構成を示す。情報携帯端末4000は、複数の操作ボタン4001及び電源スイッチ4002、並びに表示ユニットとしての液晶装置100を備える。電源スイッチ4002を操作すると、住所録やスケジュール帳といった各種の情報が液晶装置100に表示される。
なお、液晶装置100が適用される電子機器としては、図8に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、前述した液晶装置100が適用可能である。
1a・・半導体層、3a・・走査線、5a・・データ線、7・・上側導電膜、7a・・画素電極、7b・・画素電極のスリット(開口パターン)、7e・・線状電極部、8・・絶縁膜、9a・・共通電極(下側導電膜)、10・・素子基板(電気的固体装置)、20・・対向基板、30・・電界効果型トランジスタ、96・・レジストマスク(エッチングマスク)、96b・・マスク開口部、96e・・マスク線状部、100・・液晶装置
Claims (8)
- 基板上に下側導電膜を形成する下側導電膜形成工程と、
前記下側導電膜の上面側を覆う絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜の上面に上側導電膜を形成する上側導電膜形成工程と、
前記上側導電膜の上面にエッチングマスクを形成するエッチングマスク形成工程と、
前記エッチングマスクのマスク開口部からドライエッチングを行ない、前記マスク開口部と重なる領域に、前記上側導電膜の開口パターンを形成するとともに、前記絶縁膜に有底の凹部を形成するドライエッチング工程と、
を有することを特徴とする電気的固体装置の製造方法。 - 前記絶縁膜形成工程では、電気特性に基づいて前記開口パターンと重なる領域の前記絶縁膜に求められる必要膜厚よりも厚い膜厚で前記絶縁膜を形成し、
前記ドライエッチング工程では、前記凹部の底部における前記絶縁膜の膜厚が前記必要膜厚になるように前記凹部の深さを設定することを特徴とする請求項1に記載の電気的固体装置の製造方法。 - 前記絶縁膜において前記凹部に隣接する領域の膜厚は、前記上側導電膜の膜厚の3倍以上であり、
前記凹部の深さ寸法は、前記上側導電膜の膜厚の2倍以下であることを特徴とする請求項1または2に記載の電気的固体装置の製造方法。 - 請求項1乃至3の何れか一項に記載の製造方法により製造されたことを特徴とする電気的固体装置。
- 基板と、
該基板上に形成された下側導電膜と、
該下側導電膜の上層に形成された絶縁膜と、
該絶縁膜の上層に形成された上側導電膜と、
を有し、
前記上側導電膜は、前記下側導電膜に重なる領域に開口パターンを備え、
前記絶縁膜は、前記開口パターンに重なる領域に、上方に開口する有底の凹部を備えていることを特徴とする電気的固体装置。 - 前記下側導電膜、前記絶縁膜、および前記上側導電膜は、透光性を備えていることを特徴とする請求項4または5の何れか一項に記載の電気的固体装置。
- 請求項6に記載の電気的固体装置を素子基板として備えたFFS(Fringe Field Switching)方式の液晶装置であって、
前記素子基板において、前記下側導電膜および前記上側導電膜のうちの一方の導電膜によって共通電極が構成され、他方の導電膜によって画素電極が構成され、
前記上側導電膜は、前記開口パターンによって挟まれた線状電極部を備えていることを特徴とする液晶装置。 - 前記上側導電膜の膜厚は30〜100nmであり、
前記絶縁膜は、シリコン窒化膜からなり、
前記凹部の深さ寸法は100nm以下であることを特徴とする請求項7に記載の液晶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008279329A JP2010107700A (ja) | 2008-10-30 | 2008-10-30 | 電気的固体装置の製造方法、電気的固体装置、および液晶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008279329A JP2010107700A (ja) | 2008-10-30 | 2008-10-30 | 電気的固体装置の製造方法、電気的固体装置、および液晶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010107700A true JP2010107700A (ja) | 2010-05-13 |
Family
ID=42297206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008279329A Withdrawn JP2010107700A (ja) | 2008-10-30 | 2008-10-30 | 電気的固体装置の製造方法、電気的固体装置、および液晶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010107700A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013246409A (ja) * | 2012-05-29 | 2013-12-09 | Japan Display Inc | 液晶表示装置 |
CN109445214A (zh) * | 2018-12-13 | 2019-03-08 | 昆山龙腾光电有限公司 | 阵列基板及制作方法和液晶显示面板 |
-
2008
- 2008-10-30 JP JP2008279329A patent/JP2010107700A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013246409A (ja) * | 2012-05-29 | 2013-12-09 | Japan Display Inc | 液晶表示装置 |
CN109445214A (zh) * | 2018-12-13 | 2019-03-08 | 昆山龙腾光电有限公司 | 阵列基板及制作方法和液晶显示面板 |
CN109445214B (zh) * | 2018-12-13 | 2021-09-21 | 昆山龙腾光电股份有限公司 | 阵列基板及制作方法和液晶显示面板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5079448B2 (ja) | 液晶装置及びそれを備えた電子機器 | |
JP5079462B2 (ja) | 液晶装置および電子機器 | |
JP4678031B2 (ja) | 液晶装置および電子機器 | |
JP2008268841A (ja) | 液晶装置、液晶装置の製造方法および電子機器 | |
JP2006276582A (ja) | 液晶表示装置 | |
JP4569836B2 (ja) | 液晶装置 | |
JP5106991B2 (ja) | 液晶装置および電子機器 | |
JP5683874B2 (ja) | 薄膜トランジスタアレイパネル及びその製造方法 | |
JP2011059157A (ja) | 液晶装置及び電子機器 | |
JP4905136B2 (ja) | 液晶装置 | |
JP2008268844A (ja) | 液晶表示装置および電子機器 | |
KR20080048261A (ko) | 수평 전계 인가형 액정표시패널 및 그 제조방법 | |
JP2007093859A (ja) | 液晶装置および電子機器 | |
JP2007192975A (ja) | 電気光学装置及びその製造方法 | |
JP2010107700A (ja) | 電気的固体装置の製造方法、電気的固体装置、および液晶装置 | |
JP5072530B2 (ja) | 液晶装置及びそれを備えた電子機器 | |
JP2006301476A (ja) | 電気光学装置及びその製造方法、電子機器 | |
JP2022139567A (ja) | 電気光学装置および電子機器 | |
JP2008216435A (ja) | 液晶装置、及び電子機器 | |
JP2010109130A (ja) | 電気的固体装置の製造方法、電気的固体装置、および電気光学装置 | |
JP2010108963A (ja) | 電気的固体装置、電気光学装置、および電気的固体装置の製造方法 | |
JP5141531B2 (ja) | 電気光学装置及び電気光学装置の製造方法 | |
JP2022139554A (ja) | 電気光学装置および電子機器 | |
JP2020170145A (ja) | 電気光学装置および電子機器 | |
JP2008275966A (ja) | 液晶表示装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120110 |