JP2010091457A - 波形測定装置 - Google Patents

Abstract

【課題】波形測定装置の小型化及び低コスト化を図ることができる波形測定装置を提供する。
【解決手段】波形測定装置１は、アナログ信号入力端Ｔ１１〜Ｔ１４から入力されるアナログ信号をそれぞれサンプリングするＡＤＣ２１〜２４、ＡＤＣ２１〜２４から出力されるデータ及びディジタル信号入力端Ｔ２０から入力されるディジタル信号に所定の処理を施すデータ処理回路３０、並びにデータ処理回路３０から出力される波形データに応じた画像をディスプレイ６０に表示する表示回路５０を備える。データ処理回路３０は、ＡＤＣ２４から出力されるデータとディジタル信号入力端Ｔ２０から入力されるディジタル信号との何れか一方を選択する選択回路３２を有し、選択回路３２で選択された信号のみに対して所定の処理を施す。
【選択図】図１

Description

本発明は、アナログ信号及びディジタル信号の双方の波形測定が可能な波形測定装置に関する。

波形測定装置の一種であるオシロスコープは、当初アナログ信号の波形測定を行うために開発されたものであったが、近年ではアナログ信号及びディジタル信号の双方の波形測定が可能なオシロスコープの開発も行われている。例えば、４ＣＨ（チャンネル）分のアナログ信号と８ビット又は１６ビット分のディジタル信号との同時測定が可能なオシロスコープが既に製品化されている。

図４は、従来の波形測定装置の要部構成を示す図である。図４に示す通り、従来の波形測定装置１００は、アナログ信号処理部１０１、ディジタル信号処理部１０２、表示回路１０３、ディスプレイ１０４、及びトリガ回路１０５を備えており、アナログ信号入力端Ｔ１１１〜Ｔ１１４から入力される４チャンネル分のアナログ信号と、ディジタル信号入力端Ｔ１２０から入力される８ビットのディジタル信号とを測定し、その測定結果をディスプレイ１０４に表示する。

アナログ信号処理部１０１は、入力バッファ１１１〜１１４、アナログ／ディジタル変換器（ＡＤＣ）１２１〜１２４、データ処理回路１３０、及びメモリ１４０を備えており、アナログ信号入力端Ｔ１１１〜Ｔ１１４から入力される４チャンネル分のアナログ信号をサンプリングし、サンプリングにより得られたデータの間引き処理等を必要に応じて行った上で１４０に一時的に記憶する。また、必要に応じてメモリ１４０に記憶したデータを読み出して表示回路１０３に出力する。

ディジタル信号処理部１０２は、データ処理回路２１０及びメモリ２２０を備えており、ディジタル信号入力端Ｔ１２０から入力される８ビットのディジタル信号に対してディジタルフィルタ処理等の所定の処理を施した上でメモリ２２０に一時的に記憶する。また、必要に応じてメモリ２２０に記憶したデータを読み出して表示回路１０３に出力する。

表示回路１０３は、アナログ信号処理部１０１のデータ処理回路１３０から出力されるデータ及びディジタル信号処理部１０２のデータ処理回路２１０から出力されるデータを用いてディスプレイ１０４に表示すべき画像信号を生成する。トリガ回路１０５は、アナログ信号処理部１０１の入力バッファ１１１〜１１４から出力される信号と、ディジタル信号入力端Ｔ１２０に入力される信号とを入力としており、これらの信号の何れか、又はこれらの信号の組み合わせに基づいて、アナログ信号処理部１０１のデータ処理回路１３０及びディジタル信号処理部１０２のデータ処理回路２１０にトリガを掛けるためのトリガ信号を出力する。

上記構成における波形測定装置１００のアナログ信号入力端Ｔ１１１〜Ｔ１１４から４チャンネル分のアナログ信号がそれぞれ入力され、ディジタル信号入力端Ｔ１２０からディジタル信号が入力されると、例えば図５に示す波形表示がディスプレイ１０４になされる。図５は、従来の波形測定装置１００における測定波形の表示例を示す図である。

アナログ信号及びディジタル信号の同時表示が行われる場合には、図５に示す通り、波形測定装置１００に設けられたディスプレイ１０４の表示領域が、アナログ信号の波形が表示されるアナログ信号表示領域Ｒ１０１と、ディジタル信号の波形が表示されるディジタル信号表示領域Ｒ１０２とに分割される。そして、アナログ信号入力端Ｔ１１１〜Ｔ１１４から入力される４チャンネル分のアナログ信号の波形ＷＦ１０１〜ＷＦ１０４がアナログ信号表示領域Ｒ１０１内にそれぞれ表示され、ディジタル信号入力端Ｔ１２０から入力されるディジタル信号の各ビット（図５では４ビットのみを図示）の波形ＷＦ２０１〜ＷＦ２０４がディジタル信号表示領域Ｒ１０２内にそれぞれ表示される。

尚、以下の特許文献１には、アナログ信号及びディジタル信号（ロジック信号）の双方の波形測定が可能な波形記録表示装置において、両信号の信号伝達経路の相違に基づく時間的なずれを補正する技術が開示されている。具体的には、同一の波形信号をアナログ入力部とロジック入力部とを介して記憶部に記憶させ、そのときの各波形データの時間的なずれを補正データとして保持し、実際の測定時に、この補正データに基づいてアナログ波形データとロジック波形データの読み出しタイミングを補正する技術が開示されている。
特開平０７−２９４５５８号公報

ところで、図４に示す通り、従来の波形測定装置１００は、アナログ信号に対する処理を行うアナログ信号処理部１０１に対して、ディジタル信号に対する処理を行うディジタル信号処理部１０２を追加することで、アナログ信号及びディジタル信号の双方の波形測定を可能としている。このため、回路規模が大きくなるとともに部品点数が多くなり、波形測定装置１００のコストの上昇を招いていたという問題があった。

本発明は上記事情に鑑みてなされたものであり、波形測定装置の小型化及び低コスト化を図ることができる波形測定装置を提供することを目的とする。

上記課題を解決するために、本発明の波形測定装置は、アナログ信号が入力される複数の第１入力端（Ｔ１１〜Ｔ１４）とディジタル信号が入力される第２入力端（Ｔ２０）とを備えており、前記アナログ信号及び前記ディジタル信号の少なくとも一方の波形測定が可能な波形測定装置（１）において、前記複数の第１入力端の各々に対応して設けられて前記第１入力端から入力される前記アナログ信号をそれぞれサンプリングする複数のサンプリング部（２１〜２４）と、前記複数のサンプリング部のうちの一のサンプリング部から出力される信号と前記第２入力端から入力される前記ディジタル信号との何れか一方を選択する選択回路（３２）を有し、当該選択回路で選択された信号と前記複数のサンプリング部のうちの他のサンプリング部から出力される信号とに対して所定の信号処理を行う信号処理部（３０）と、前記信号処理部で処理された信号を表示する表示部（６０）とを備えることを特徴としている。
この発明によると、第１入力端からそれぞれ入力されて対応するサンプリング部でサンプリングされた信号のうちの１つと第２入力端から入力されたディジタル信号との何れか一方が信号処理部の選択回路で選択され、この選択された信号と他のサンプリング部から出力される信号とに対して所定の処理が行われて表示部に表示される。
また、本発明の波形測定装置は、前記第２入力端が、前記第１入力端に対応して複数設けられており、前記選択回路は、前記第１，第２入力端の組毎に複数設けられ、前記第１入力端に対応して設けられる前記サンプリング部から出力される信号と、前記第２入力端から入力されるディジタル信号との何れか一方を選択することを特徴としている。
また、本発明の波形測定装置は、前記信号処理部が、前記複数のサンプリング部のうちの他のサンプリング部から出力される信号の各々に対して、当該信号に応じた所定の処理を行う第１処理回路（３１ａ〜３１ｃ）を備えることを特徴としている。
また、本発明の波形測定装置は、前記信号処理部が、前記選択回路に対応して設けられ、前記選択回路で選択された信号に応じた所定の信号処理を行う第２処理回路（３３、８２ａ〜８２ｄ）を備えることを特徴としている。
更に、本発明の波形測定装置は、前記第１，第２処理回路の少なくとも一方で処理された信号を記憶する記憶部（４０）と、前記記憶部に対する前記信号の書き込み及び前記記憶部からの読み出しを制御する記憶制御部（３４）とを備えることを特徴としている。

本発明によれば、第１入力端からそれぞれ入力されて対応するサンプリング部でサンプリングされた信号のうちの１つと第２入力端から入力されたディジタル信号との何れか一方を信号処理部の選択回路で選択し、この選択した信号と他のサンプリング部から出力される信号とに対して所定の処理を施して表示部に表示している。このため、１つのアナログ信号の処理のために必要な信号処理部の信号処理回路とディジタル信号の処理のために必要な信号処理部の信号処理回路とを共通化することができ、波形測定装置の小型化及び低コスト化を図ることができるという効果がある。

以下、図面を参照して本発明の実施形態による波形測定装置について詳細に説明する。尚、以下では、波形測定装置がディジタルオシロスコープである場合を例に挙げて説明する。

〔第１実施形態〕
図１は、本発明の第１実施形態による波形測定装置の要部構成を示すブロック図である。図１に示す通り、本実施形態の波形測定装置１は、入力バッファ１１〜１４、アナログ／ディジタル変換器（ＡＤＣ）２１〜２４（サンプリング部）、データ処理回路３０（信号処理部）、メモリ４０、表示回路５０、ディスプレイ６０（表示部）、及びトリガ回路７０を備えており、アナログ信号入力端Ｔ１１〜Ｔ１４（第１入力端）から入力される４チャンネル分のアナログ信号と、ディジタル信号入力端Ｔ２０（第２入力端）から入力される８ビットのディジタル信号とを測定し、その測定結果をディスプレイ６０に表示する。

入力バッファ１１〜１４は、アナログ信号入力端Ｔ１１〜Ｔ１４にそれぞれ接続されておりインピーダンス変換を行う。これら入力バッファ１１〜１４によって、アナログ信号入力端Ｔ１１〜Ｔ１４の入力インピーダンスが高インピーダンスに保たれる。ＡＤＣ２１〜２４は、アナログ信号入力端Ｔ１１〜Ｔ１４に対応してそれぞれ設けられており、アナログ信号入力端Ｔ１１〜Ｔ１４から入力バッファ１１〜１４の各々を介して入力されるアナログ信号を所定のサンプリング周波数（例えば、数ＧＨｚ）でサンプリングして８ビットのデータを順次出力する。

データ処理回路３０は、信号処理回路３１ａ〜３１ｃ（第１処理回路）、選択回路３２、信号処理回路３３（第２処理回路）、メモリ制御回路３４、アナログ表示回路３５、ディジタル表示回路３６、及び合成回路３７を備えており、ＡＤＣ２１〜２４から出力されるデータとディジタル信号入力端Ｔ２０から入力されるディジタル信号に対して所定の信号処理を行う。信号処理回路３１ａ〜３１ｃは、ユーザによって設定された取り込みモードに応じて、ＡＤＣ２１〜２３から出力されるデータに対してＰ−Ｐ（Peak to Peak）圧縮処理、間引き処理、その他の各種処理を行う。

選択回路３２は、ＡＤＣ２４から出力される８ビットのデータとディジタル信号入力端Ｔ２０から入力される８ビットのディジタル信号との何れか一方をユーザの指示に応じて選択する。信号処理回路３３は、選択回路３２に対応して設けられ、選択回路３２で選択されたデータ又はディジタル信号に応じた所定の処理を行う。具体的には、ＡＤＣ２４から出力されるデータが選択回路３２で選択された場合には、上述した信号処理回路３１ａ〜３１ｃと同様に、Ｐ−Ｐ圧縮処理、間引き処理等の処理を行う。これに対し、ディジタル信号入力端Ｔ２０から入力されたディジタル信号が選択回路３２で選択された場合には、ディジタルフィルタを用いたノイズ除去処理等の処理を行う。

メモリ制御回路３４は、信号処理回路３１ａ〜３１ｃ，３３から出力されるデータのメモリ４０に対する書き込みを制御するとともに、メモリ４０に記憶されたデータの読み出し制御を行う。アナログ表示回路３５は、メモリ制御回路３４により読み出されたデータのうち、アナログ信号入力端Ｔ１１〜Ｔ１４から入力されるアナログ信号に係るデータ（ＡＤＣ２１〜２４から出力されるデータ）を用いてディスプレイ６０に表示すべき波形データ（アナログ波形データ）を生成する。これに対し、ディジタル表示回路３６は、メモリ制御回路３４により読み出されたデータのうち、ディジタル信号入力端Ｔ２０から入力されるディジタル信号に係るデータを用いてディスプレイ６０に表示すべき波形データ（ディジタル波形データ）を生成する。

合成回路３７は、ユーザの指示に応じて、アナログ波形データとディジタル波形データとを合成する。例えば、アナログ信号入力端Ｔ１１〜Ｔ１４に入力されるアナログ信号とディジタル信号入力端Ｔ２０に入力されるディジタル信号との双方をディスプレイ６０に表示すべき旨の指示がユーザによってなされた場合には、例えばアナログ波形データがディスプレイ６０の上部に表示され、ディジタル波形データがディスプレイ６０の下部に表示されるよう合成する。尚、アナログ信号とディジタル信号との何れか一方をディスプレイ６０に表示すべき旨の指示がユーザによってなされた場合には、合成回路３７はアナログ波形データとディジタル波形データとの合成は行わず、ユーザの指示に応じた波形データのみを出力する。

メモリ４０は、信号処理回路３１ａ〜３１ｃ，３３から出力されるデータを一時的に記憶するメモリである。具体的に、メモリ４０は、信号処理回路３１ａ〜３１ｃ，３３から出力されるデータの各々を個別に記憶する複数の記憶領域を備えており、各々の記憶領域はリングバッファとして作用する。各々の記憶領域に対するデータの書き込み及び各々の記憶領域からのデータの読み出しは、データ処理回路３０に設けられたメモリ制御回路３４によって制御される。

表示回路５０は、データ処理回路３０の合成回路３７から出力される波形データに応じた画像をディスプレイ６０に表示する。ディスプレイ６０は、例えばＣＲＴ（Cathode Ray Tube）又は液晶表示装置等である。トリガ回路７０は、入力バッファ１１〜１４から出力される信号と、ディジタル信号入力端Ｔ２０に入力される信号とを入力としており、これらの信号の何れか、又はこれらの信号の組み合わせに基づいて、データ処理回路３０トリガを掛けるためのトリガ信号を出力する。

次に、上記構成における波形測定装置１の動作について説明する。尚、ここでは、アナログ信号入力端Ｔ１１〜Ｔ１４に対して４チャンネル分のアナログ信号が入力され、ディジタル信号入力端Ｔ２０からディジタル信号が入力される場合の動作を例に挙げて説明する。アナログ信号入力端Ｔ１１〜Ｔ１４に４チャンネル分のアナログ信号が入力されると、入力バッファ１１〜１４をそれぞれ介してＡＤＣ２１〜２４に入力されてサンプリングされ、ＡＤＣ２１〜２４の各々からデータ処理回路３０に対して８ビットのデータが順次出力される。また、ディジタル信号入力端Ｔ２０から入力されたディジタル信号は直接データ処理回路３０に入力される。

ＡＤＣ２１〜２３から出力されたデータは、データ処理回路３０の信号処理回路３１ａ〜３１ｃにそれぞれ入力され、Ｐ−Ｐ圧縮処理、間引き処理等の処理が行われる。これに対し、ＡＤＣ２４から出力されたデータ及びディジタル信号入力端Ｔ２０から入力されたディジタル信号は、データ処理回路３０の選択回路３２に入力される。いま、ＡＤＣ２４から出力されたデータが選択回路３２によって選択されたとすると、この選択されたデータは、信号処理回路３３に入力されて、Ｐ−Ｐ圧縮処理、間引き処理等の処理が行われる。信号処理回路３１ａ〜３１ｃ，３３から出力されたデータは、メモリ制御回路３４によってメモリ４０の互いに異なる記憶領域にそれぞれ記憶される。

メモリ４０に記憶されたデータは、ディスプレイ６０への波形表示が行われるときに、メモリ制御回路３４によって読み出される。メモリ制御回路３４によって読み出されたデータは、アナログ表示回路３５又はディジタル表示回路３６に出力される。ここでは、選択回路３２によってＡＤＣ２４から出力されたデータが選択されているため、メモリ４０に記憶されたデータは、全てアナログ信号入力端Ｔ１１〜Ｔ１４から入力されるアナログ信号に係るデータである。従って、メモリ制御回路３４によって読み出されたデータは、全てアナログ表示回路３５に出力される。そして、アナログ表示回路３５において、ディスプレイ６０に表示すべきアナログ波形データが生成される。

いま、アナログ信号のみをディスプレイ６０に表示すべき旨の指示がユーザによってなされているとすると、アナログ表示回路３５で生成されたアナログ波形データが合成回路３７を介して表示回路５０に出力され、そのアナログ波形データに応じた画像がディスプレイ６０に表示される。図２は、本発明の第１実施形態による波形測定装置１による測定波形の表示例を示す図である。アナログ信号のみをディスプレイ６０に表示すべき旨の指示がユーザによってなされている場合には、図２（ａ）に示す通り、アナログ信号入力端Ｔ１１〜Ｔ１４から入力される４チャンネル分のアナログ信号の波形ＷＦ１１〜ＷＦ１４がディスプレイ６０内にそれぞれ表示される。

次に、データ処理回路３０の選択回路３２において、ディジタル信号入力端Ｔ２０から入力されるディジタル信号が選択された場合には、選択されたディジタル信号が信号処理回路３３に入力されてノイズ除去処理等の処理が行われた後に、メモリ制御回路３４によってメモリ４０に書き込まれる。そして、ディスプレイ６０への波形表示を行うべメモリ４０に記憶されたデータが読み出されると、メモリ４０から読み出されたデータのうち、アナログ信号入力端Ｔ１１〜Ｔ１３から入力されるアナログ信号に係るデータはアナログ表示回路３５に出力され、ディジタル信号入力端Ｔ２０から入力されるディジタル信号に係るデータ（選択回路３２で選択されたデータ）はディジタル表示回路３６に出力される。

そして、アナログ表示回路３５においてディスプレイ６０に表示すべきアナログ波形データが生成され、アディジタル表示回路３６においてディスプレイ６０に表示すべきディジタル波形データが生成される。いま、アナログ信号とディジタル信号との双方をディスプレイ６０に表示すべき旨の指示がユーザによってなされているとすると、アナログ表示回路３５で生成されたアナログ波形データとディジタル表示回路３６で生成されたディジタル波形データとが合成回路３７で合成されて表示回路５０に出力され、その合成された波形データに応じた画像がディスプレイ６０に表示される。

アナログ信号とディジタル信号の双方をディスプレイ６０に表示すべき旨の指示がユーザによってなされている場合には、図２（ｂ）に示す通り、ディスプレイ６０の表示領域が、アナログ信号の波形が表示されるアナログ信号表示領域Ｒ１と、ディジタル信号の波形が表示されるディジタル信号表示領域Ｒ２とに分割される。そして、アナログ信号入力端Ｔ１１〜Ｔ１３から入力される３チャンネル分のアナログ信号の波形ＷＦ１１〜ＷＦ１３がアナログ信号表示領域Ｒ１１内にそれぞれ表示され、ディジタル信号入力端Ｔ２０から入力されるディジタル信号の各ビット（図２では４ビットのみを図示）の波形ＷＦ２１１〜ＷＦ２４がディジタル信号表示領域Ｒ２内にそれぞれ表示される。

ここで、選択回路３２による選択を切り替えれば、ディジタル信号入力端Ｔ２０から入力されるディジタル信号の波形表示と、アナログ信号入力端Ｔ１４から入力されるアナログ信号の波形表示とを瞬時に切り替えることができる。このため、例えば、例えばアナログ信号入力端Ｔ１４に入力されるアナログ信号を基準としてトリガ回路７０によってトリガを掛けようとした場合に、選択回路３２による選択を一時的に切り替えるだけで、そのトリガに用いるアナログ信号の波形を確認することができ、ユーザの利便性を向上させることができる。

以上説明した通り、本実施形態の波形測定装置１は、アナログ信号のサンプリングを行うＡＤＣ２４から出力されるデータとディジタル信号入力端Ｔ２０から入力されるディジタル信号との何れかを選択する選択回路３２をデータ処理回路３０内に備えているため、ＡＤＣ２４から出力されたデータに対する信号処理回路とディジタル信号に対する信号処理回路とを共通化することができる。また、メモリ４０の容量は、４チャンネル分のアナログ信号に係るデータを記憶することができる容量を確保すれば良いため、メモリ４０の容量を削減することもできる。以上から、波形測定装置１の小型化及び低コスト化を図ることができる。

〔第２実施形態〕
図３は、本発明の第２実施形態による波形測定装置の要部構成を示すブロック図である。尚、図３においては、図１に示すブロックと同じ機能のブロックには同一の符号を付してある。図３に示す通り、本実施形態の波形測定装置２は、複数のディジタル信号入力端Ｔ２１〜Ｔ２４が設けられているとともに、データ処理回路３０に代えてデータ処理回路８０が設けられている点が図１に示す波形測定装置１と相違する。尚、複数のディジタル信号入力端Ｔ２１〜Ｔ２４から入力されるディジタル信号は、データ処理回路８０及びトリガ回路７０に供給される。

ディジタル信号入力端Ｔ２１〜Ｔ２４は、アナログ信号入力端Ｔ１１〜Ｔ１４に対応して設けられており、それぞれ８ビットのディジタル信号の入力が可能である。データ処理回路８０は、選択回路８１ａ〜８１ｄ及び信号処理回路８２ａ〜８２ｄ（第２処理回路）と、図１に示したメモリ制御回路３４、アナログ表示回路３５、ディジタル表示回路３６、及び合成回路３７とを備える。

選択回路８１ａはアナログ信号入力端Ｔ１１及びディジタル信号入力端Ｔ２１の組に対応して設けられ、ＡＤＣ２１から出力される８ビットのデータと、ディジタル信号入力端Ｔ２１から入力される８ビットのディジタル信号との何れか一方をユーザの指示に応じて選択する。選択回路８１ｂはアナログ信号入力端Ｔ１２及びディジタル信号入力端Ｔ２２の組に対応して設けられ、ＡＤＣ２２から出力される８ビットのデータと、ディジタル信号入力端Ｔ２２から入力される８ビットのディジタル信号との何れか一方をユーザの指示に応じて選択する。

同様に、選択回路８１ｃはアナログ信号入力端Ｔ１３及びディジタル信号入力端Ｔ２３の組に対応して設けられ、ＡＤＣ２３から出力される８ビットのデータと、ディジタル信号入力端Ｔ２３から入力される８ビットのディジタル信号との何れか一方をユーザの指示に応じて選択する。選択回路８１ｄはアナログ信号入力端Ｔ１４及びディジタル信号入力端Ｔ２４の組に対応して設けられ、ＡＤＣ２４から出力される８ビットのデータと、ディジタル信号入力端Ｔ２４から入力される８ビットのディジタル信号との何れか一方をユーザの指示に応じて選択する。

信号処理回路８２ａ〜８２ｄは、選択回路８１ａ〜８１ｄに対応してそれぞれ設けられ、対応する選択回路で選択されたデータ又はディジタル信号に応じた所定の処理を行う。具体的には、データ（ＡＤＣから出力されるデータ）が対応する選択回路で選択された場合には、図１に示す信号処理回路３１ａ〜３１ｃと同様に、Ｐ−Ｐ圧縮処理、間引き処理等の処理を行う。これに対し、ディジタル信号（対応するディジタル信号入力端から入力されたディジタル信号）が対応する選択回路で選択された場合には、ディジタルフィルタを用いたノイズ除去処理等の処理を行う。

以上の構成の波形測定装置２は、図１に示す波形測定装置１の選択回路３２で行われていた選択（ＡＤＣ２４から出力されるデータとディジタル信号入力端Ｔ２０から入力されるディジタル信号との選択）を、ＡＤＣ２１〜２３に拡張したものである。このため、基本的な動作は、第１実施形態と同様であるため、詳細な説明は省略する。

また、本実施形態の波形測定装置２は、選択回路８１ａ〜８１の選択の組み合わせを変えることにより、以下の（１）〜（５）に示す使い方が可能である。
（１）４チャンネル分のアナログ信号の波形表示
（２）３チャンネル分のアナログ信号及び８ビットのディジタル信号の波形表示
（３）２チャンネル分のアナログ信号及び１６ビットのディジタル信号の波形表示
（４）１チャンネル分のアナログ信号及び２４ビットのディジタル信号の波形表示
（５）３２ビットのディジタル信号の波形表示

以上説明した通り、本実施形態の波形測定装置２は、ＡＤＣ２１〜２４から出力されるデータとディジタル信号入力端Ｔ２１〜Ｔ２４から入力されるディジタル信号とをそれぞれ選択する選択回路８１ａ〜８１ｄをデータ処理回路８０内に備えているため、ＡＤＣ２１〜２４の各々から出力されるデータに対する信号処理回路とディジタル信号入力端Ｔ２１〜Ｔ２４の各々から入力されるディジタル信号に対する信号処理回路とを共通化することができる。また、メモリ４０の容量は、４チャンネル分のアナログ信号に係るデータを記憶することができる容量を確保すれば良いため、メモリ４０の容量を削減することもできる。以上から、波形測定装置２の小型化及び低コスト化を図ることができる。

以上、本発明の実施形態による波形測定装置について説明したが、本発明は上述した実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態では、波形測定装置としてオシロスコープを例に挙げて説明したが、ディジタルオシロスコープ以外の他の波形測定装置に設けることも可能である。尚、他の波形測定装置としては、スペクトラムアナライザー、シリアルバスアナライザー、ロジックアナライザー、チャートレコーダ、電力計等が挙げられる。

本発明の第１実施形態による波形測定装置の要部構成を示すブロック図である。 本発明の第１実施形態による波形測定装置１による測定波形の表示例を示す図である。 本発明の第２実施形態による波形測定装置の要部構成を示すブロック図である。 従来の波形測定装置の要部構成を示す図である。 従来の波形測定装置１００における測定波形の表示例を示す図である。

符号の説明

１，２ 波形測定装置
２１〜２４ ＡＤＣ
３０ データ処理回路
３２ 選択回路
３１ａ〜３１ｃ 信号処理回路
３３ 信号処理回路
３４ メモリ制御回路
４０ メモリ
６０ ディスプレイ
８０ データ処理回路
８１ａ〜８１ｄ 選択回路
８２ａ〜８２ｄ 信号処理回路
Ｔ１１〜Ｔ１４ アナログ信号入力端
Ｔ２０ ディジタル信号入力端
Ｔ２１〜Ｔ２４ ディジタル信号入力端

Claims (5)

1. アナログ信号が入力される複数の第１入力端とディジタル信号が入力される第２入力端とを備えており、前記アナログ信号及び前記ディジタル信号の少なくとも一方の波形測定が可能な波形測定装置において、
   前記複数の第１入力端の各々に対応して設けられて前記第１入力端から入力される前記アナログ信号をそれぞれサンプリングする複数のサンプリング部と、
   前記複数のサンプリング部のうちの一のサンプリング部から出力される信号と前記第２入力端から入力される前記ディジタル信号との何れか一方を選択する選択回路を有し、当該選択回路で選択された信号と前記複数のサンプリング部のうちの他のサンプリング部から出力される信号とに対して所定の信号処理を行う信号処理部と、
   前記信号処理部で処理された信号を表示する表示部と
   を備えることを特徴とする波形測定装置。
2. 前記第２入力端は、前記第１入力端に対応して複数設けられており、
   前記選択回路は、前記第１，第２入力端の組毎に複数設けられ、前記第１入力端に対応して設けられる前記サンプリング部から出力される信号と、前記第２入力端から入力されるディジタル信号との何れか一方を選択することを特徴とする請求項１記載の波形測定装置。
3. 前記信号処理部は、前記複数のサンプリング部のうちの他のサンプリング部から出力される信号の各々に対して、当該信号に応じた所定の処理を行う第１処理回路を備えることを特徴とする請求項１記載の波形測定装置。
4. 前記信号処理部は、前記選択回路に対応して設けられ、前記選択回路で選択された信号に応じた所定の信号処理を行う第２処理回路を備えることを特徴とする請求項２又は請求項３記載の波形測定装置。
5. 前記第１，第２処理回路の少なくとも一方で処理された信号を記憶する記憶部と、
   前記記憶部に対する前記信号の書き込み及び前記記憶部からの読み出しを制御する記憶制御部と
   を備えることを特徴とする請求項４記載の波形測定装置。

Images