JP2010087064A - 表示装置の製造方法 - Google Patents

表示装置の製造方法 Download PDF

Info

Publication number
JP2010087064A
JP2010087064A JP2008252067A JP2008252067A JP2010087064A JP 2010087064 A JP2010087064 A JP 2010087064A JP 2008252067 A JP2008252067 A JP 2008252067A JP 2008252067 A JP2008252067 A JP 2008252067A JP 2010087064 A JP2010087064 A JP 2010087064A
Authority
JP
Japan
Prior art keywords
light emitting
blocks
substrate
emitting elements
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008252067A
Other languages
English (en)
Other versions
JP5196262B2 (ja
Inventor
Yuichi Aki
祐一 安芸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008252067A priority Critical patent/JP5196262B2/ja
Publication of JP2010087064A publication Critical patent/JP2010087064A/ja
Application granted granted Critical
Publication of JP5196262B2 publication Critical patent/JP5196262B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector

Landscapes

  • Led Device Packages (AREA)

Abstract

【課題】ウェハ上の各領域に配列形成された発光素子を無駄なく装置基板上に移載することが可能で、これによりコストの削減を図ることが可能な表示装置の製造方法を提供する。
【解決手段】複数の発光素子が配列形成されたウェハWを、発光素子が所定状態で複数配列されたブロックb毎に分割する。分割された各ブロックbを、第1中継基板S1上に所定状態に再配列した状態で移載する。第1中継基板S1上に移載された各ブロックbを発光素子毎に分割し、分割された各発光素子を所定状態で次の基板上に移載する。第1中継基板S1上に各ブロックbを移載する際には、各ブロックbに配列された複数の発光素子の特性平均を測定し、第1中継基板S1の面内において特性平均の分布が均一化するように、第1中継基板上に各ブロックbを再配列して移載する。
【選択図】図5

Description

本発明は表示装置の製造方法に関し、特には発光ダイオードのようなウェハ上に形成された複数の発光素子を基板上に所定状態で移載する工程を行う表示装置の製造方法に関する。
発光ダイオード(light Emitting Diode:LED)をマトリクス状に配列した表示装置の製造においては、半導体からなるウェハに配列形成された発光ダイオードを、駆動回路が設けられた装置基板上に実装する工程が行なわれる。この場合、ウェハ上に微細なピッチで配列形成された発光ダイオードを、画素の配列に合わせたピッチに拡大して再配列した状態で装置基板上に移載する必要がある。
そこでウェハ上にマトリックス状に配列された発光ダイオードの一部を間引いて、次の基板上に転写する拡大転写法が提案されている。この場合、発光ダイオードが微細なピッチで配列された転写元の基板(例えばウェハであって転写基板)と、転写先の基板(例えば中継基板や装置基板であって被転写基板)とを対向配置させる。そして、複数個置きに配置された発光ダイオードを選択的に被転写基板上に転写して移載する。次に、被転写基板に対する転写基板の対向位置をずらし、ずらした位置において複数個置きに配置された発光ダイオードを選択的に被転写基板上に転写して移載する。以降、これらの工程を繰り返すことにより、転写基板よりも大面積の被転写基板上に、転写基板よりも拡大されたピッチで発光ダイオードを再配列した状態で移載することができる(例えば下記特許文献1参照)。
特開2006−140398号公報(段落0017および図1参照)
ところで、ウェハ上に配列形成される発光ダイオードは、発光波長や発光輝度などの発光特性が、ウェハ面内において分布を有して形成される。これは例えば、発光ダイオードの製造工程において、化合物半導体層を結晶成長させる際のウェハ面内の温度分布等に起因する。
このため、上述したような転写位置をずらしながら複数個置きに配置された発光ダイオードを選択的に被転写基板上に転写して移載する製造方法では、ウェハ上に形成された発光ダイオードの配列パターンが、移載先の被転写基板上においても維持される。したがって、ウェハ面内において発光ダイオードの発光特性が分布を持つ場合、この発光特性の分布が被転写基板上においても維持されてタイル状に並び、表示ムラとして見えてしまう。
また、上述したような製造方法においては、被転写基板上に効率的に発光ダイオードを転写することを考慮すると、被転写基板上に1回で転写される転写領域は所定の矩形形状または正方形に設定される。そして被転写基板上には、設定された矩形形状または正方形の転写領域が配列された状態となる。したがって、ウェハ上の矩形形状または正方形の領域に配列形成された発光ダイオードのみが被転写基板上に転写されることになり、円形のウェハ上の全領域を有効に活用することができなかった。これは、表示装置のコストの削減を妨げる要因であった。
そこで本発明は、ウェハ上の各領域に配列形成された発光素子を無駄なく装置基板上に移載することが可能で、これによりコストの削減を図ることが可能な表示装置の製造方法を提供することを目的とする。
このような目的を達成するための本発明の表示装置の製造方法は、次の工程を行なう。先ず第1工程では、複数の発光素子が配列形成されたウェハを、当該発光素子が所定状態で複数配列されたブロック毎に分割する。次の第2工程では、分割された各ブロックを、中継基板上に所定状態に再配列させる状態で移載する。次いで第3工程では、中継基板上に移載された各ブロックを発光素子毎に分割する。その後第4工程では、分割された各発光素子を所定状態で基板上に移載する。
このような製造方法によれば、第1工程で分割するブロックの大きさによって第2工程での中継基板上への再配列に要するタクトタイムを調整しつつ、第4工程において発光素子を基板上へ無駄なく移載できるように当該発光素子が配列されたブロックが再配列される。これにより、例えば円形のウェハであってもこのウェハを矩形または正方形の複数ブロックに分割して中継基板上の矩形の領域に再配列することにより、ウェハ上の広い領域に形成された発光素子を無駄なく用いることができる。
以上説明したように本発明の表示装置の製造方法によれば、ウェハ上の各領域に配列形成された発光素子を無駄なく装置基板上に移載することができる。したがって、表示装置のコスト削減を図ることが可能になる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。尚、説明は、以下の順序で行なう。
1.第1実施形態(発光素子の特性バラツキを分散させる例)
2.第2実施形態(所定範囲の特性を有する発光素子のみを用いる例)
<第1実施形態>
図1は、本第1実施形態の表示装置の製造方法を示すフローチャートである。以下、図1のフローチャートに従って、他の図を参照しつつ第1実施形態の製造方法を説明する。
先ず、ステップS1では、図2に示すようにウェハWの一主面側に複数の発光素子Dを配列形成する。このウェハWは半導体ウェハであり、例えば円形または円形の一部を切り欠いた略円形の平面形状を有している。このウェハW上に配列形成される発光素子Dは、例えば発光ダイオードであることとし、ウェハWの一主面側の広い範囲にマトリックス状に配列形成されることとする。
次にステップS2では、図3に示すように、このようなウェハWにおいて発光素子Dが設けられた一主面側を、発光素子Dが所定状態で複数配列されたブロックb毎に区画し、さらに区画したブロック毎に分割する。各ブロックbの平面形状は、同一の矩形または正方形であることとする。
ここで区画・分割するブロックbの大きさは、一般的な実装装置で移載できる範囲で設定されることとする。またブロックbの大きさは、大きくするほど以降に行なう中継基板へのブロックの移載に要するタクトタイムの削減を図ることができ、小さくするほどウェハW上の各領域形成された発光素子Dを無駄なく用いることができる。したがって、タクトタイムの許容範囲内において出来るだけ小さく設定することが好ましい。一例として、ここではウェハWが、96個の各ブロックb1〜b96に区画・分割されることとする。
以上のように区画・分割された各ブロックb内には、それぞれマトリックス状に発光素子Dが配列形成されていることとする。
次にステップS3では、区画・分割されたブロックb毎に、そのブロックbに配列された複数の発光素子Dの特性平均を測定する。測定する特性は、例えば発光波長や発光輝度であることとしフォトルミネッセンス法によって測定される。
ここでは例えば、電気的な調整が困難な発光波長についての平均値を、特性平均として測定する。この場合、フォトルミネッセンス法によって発光素子Dで得られた発光を、分光計によって測定することでウェハW内に配列された発光素子Dの波長を測定する。次に、各ブロックbにおける発光素子Dの発光波長の平均を特性平均として演算する。特性平均として単純平均を採用するのであれば、ブロックb内の発光素子Dについて測定された波長の総和を計算し、その総和を計測点数で割って平均を求めることで、各ブロックbの平均波長を得ることができる。尚、平均値の算出方法には色々な方法があるので、単純平均以外の方法でも平均値を求めても良い。
次に、算出した結果に基づき、例えば図4に示すように、波長の特性平均が[最も高いブロックb1]〜[最も低いブロックb96]のようにナンバリングする。ここでは、ウェハWの一部に欠陥があり、この欠陥を含むブロックbの特性平均が特異な値を示す場合であれば、この時点で欠陥を含むブロックbをナンバリングから除外しても良い。
尚、以上のステップS2、S3では、ウェハWをブロックb毎に区画・分割した後にブロックb毎の特性平均を測定する手順を説明した。しかしながら、ウェハWをブロックb毎に区画・分割する前に、各発光素子Dの特性値を測定し、その後ウェハWを各ブロックbに区画・分割し、次に各ブロックbに配列された発光素子Dの特性平均を算出するようにしても良い。
次いでステップS4では、図4に示すように、各ブロックbについて測定した特性平均が所定範囲となるように、複数のブロックbのうちから所定数のブロックbを選択して組み合わせる。
ここでは例えば、ウェハW内の全てのブロックbに形成された発光素子Dの特性平均(例えば発光波長の平均)を、全体平均として求める。この全体平均は、ウエハW全体の計測点の波長値の総和を測定点数で割るか、ブロックbの平均波長の総和をブロックb数で割るか、その他の平均値算出手法で算出される。
そして、複数のブロックb内の発光素子Dの特性平均が略全体平均となるように、ブロックbの組み合わせを設定する。この際、2つのブロックbを組み合わせる場合であれば、波長平均が[最も高いブロックb1]−[最も低いブロックb96]、[ブロックb1+n]−[ブロックb96−n](nは1〜47の整数)の、全48の組み合わせが設定される。
このようなブロックbの組み合わせは、最も単純な組み合わせ方法であるが、ブロック数が十分に多い場合には、ブロックbの平均波長の波長分布の偏差も考慮して統計的に最も分散の少ない組み合わせとしても良い。またブロックbの組み合わせは、2つのブロックbの組み合わせに限定されることなく、3つまたはこれ以上のブロックを組み合わせて良い。
さらに、ブロック数が十分に多い場合には、各ブロックbに設けられた発光素子Dの発光波長と輝度との両方を特性平均として用いても良い。この場合、平均波長と平均輝度との両方が、それぞれ所定範囲(例えばウェハW全体の平均値に近い値)となるように、複数のブロックbの組み合わせを設定する。
尚、上述したステップS2では、ウェハWを各ブロックbに区画・分割することとした。しかしながら、上述したステップ4までは、ウェハWを上述したブロックb毎に区画するだけでも良い。そしてブロックb毎に区画した後、次のステップS5までの間にウェハWを分割すれば良い。
次に、ステップS5では、図5に示すように、分割した各ブロックbを、第1中継基板S1上に所定状態に再配列して移載する。この際、ステップS4で組み合わせた複数のブロックbを近接させる状態で、具体的には隣接させる状態で中継基板S1上に再配列して移載する。これにより、第1中継基板S1の面内において、発光素子Dの特性平均の分布が均一化するように各ブロックbを再配列させる。つまり、このように長波長側のブロックbと短波長側のブロックbとを隣接させた状態で、これらのブロックbに配置された発光素子Dを発光させると、それぞれの平均波長の和を2で割った波長で発光しているように見える。このため、ウエハWの平均波長に近い波長で発光しているように見える。このような組み合わせの2つのブロックbを隣り合わせて再配列することにより、再配列前と比較してウエハW内の波長分布ムラが目立たない画像表示が可能となる。
尚、ここで用いる第1中継基板S1は、例えば[水平方向長さHd]×[垂直方向長さVd]の矩形の平面形状を有していることとする。[水平方向長さHd]は、ここで作製する表示装置の装置基板の水平方向の長さを分割した長さに余裕を持たせた大きさである。また、[垂直方向長さVd]は、装置基板の垂直方向の長さを分割した長さに余裕を持たせた長さである。そして、[水平方向長さHd]×[垂直方向長さVd]の第1中継基板S1内に、ウェハWを分割した全てのブロックbが垂直方向および水平方向にマトリックス状に配列される大きさであることとする。
以上のような第1中継基板S1上におけるブロックbの再配列の一例としては様々な配置例が例示される。ここで例えば、複数のブロックbについては、上述したように波長平均が[最も高いブロックb1]−[最も低いブロックb96]、[ブロックb1+n]−[ブロックb96−n](nは1〜47の整数)の、全48の組み合わせが設定されている。この場合、次のようなa)〜d)の配列が例示される。
a)組み合わせた2つのブロック[b1−b96],[b2−b95],…[b48−b49]を、第1中継基板S1上に順に配列する。
b)組み合わせた2つのブロックを、[b1−b96]、[b48−b49]、[b2−b95]、[b47−50],…と、平均波長の差が大きいブロックの組み合わせと、平均波長の差が小さいブロックの組み合わせとを交互に隣接して配置する。これにより、a)の場合に生じる第1中継基板S1上においての波長特性の傾向が、ある程度緩和される。
c)平均波長の差が大きいブロックの組み合わせと、平均波長の差が小さいブロックの組み合わせとを、格子状に配置する(図5に例示)。これにより、a),b)の場合に生じる第1中継基板S1上においての波長特性の傾向が、より緩和される。
d)平均波長の差が最も大きいブロックの組み合わせ[b1−b96]および2番目に大きいブロックの組み合わせ[b2−b95]から順に、第1中継基板S1上の対角位置から順に配置していく。さらにこれに組み合わせて、平均波長の差が大きいブロックの組み合わせと小さいブロックの組み合わせとを格子状に配置は位置していく。これにより、a),b),c)の場合に生じる第1中継基板S1上においての波長特性の傾向が、さらに緩和される。
尚、組み合わせた2つのブロックを第1中継基板S1上に再配列する方法は、上述したa)〜d)に限定されることはなく、第1中継基板S1上においての波長分布が分散される配列方法が好ましく適用される。
次に、ステップS6では、図6に示すように、第1中継基板S1上に再配列して移載された各ブロックbを、発光素子D毎に分割する。
その後、ステップS7では、図7に示すように、第1中継基板S1上において分割された各発光素子Dを、所定状態で第2中継基板S2上に移載する。ここでは、例えば拡大転写法を適用して、第1中継基板S1から第2中継基板S2上へ発光素子Dを移載する。
ここで用いる第2中継基板S2は、例えば第1中継基板S1の([水平方向長さHd]のn倍)×([垂直方向長さVd]のm倍)に余裕を持たせた大きさである。
そして先ず、図7(1)に示すように、第2中継基板S2に対して、第1中継基板S1を対向配置させる。対向配置させた位置において、第1中継基板S1上に配列された発光素子Dのうち、水平方向にn個(例えば3個)置き、垂直方向にm個(例えば3個)置きに配置された発光素子Dを、選択的に第2中継基板s2上に転写して移載する。ここでは、例えば選択された発光素子Dの配置部に対して選択的にレーザ光を照射するレーザ転写が行なわれることとする。
次に、図7(2)に示すように、第2中継基板S2に対する第1中継基板S1の対向位置をずらす。ここでは、1回目に転写した位置(転写領域a1)に対して隣接する位置に第2中継基板S2をずらす。ずらした位置において、水平方向にn個(例えば3個)置き、垂直方向にm個(例えば3個)置きに配置された発光素子Dを選択的に第2中継基板2上に転写して移載する。
以下、図7(3)および図7(4)にも示すように、第2中継基板S2に対して第1中継基板S1の対向位置をずらし、ずらした位置においの発光素子Dの選択的な第2中継基板2上への転写を繰り返し行なう。これにより、第1中継基板S1上に配列された発光素子Dを、水平方向n倍、垂直方向m倍に拡大したピッチで第2中継基板S2上に転写して移載する。
ここでフルカラー表示の表示装置を作製する場合には、赤(R)、緑(G)、青(B)の各色の発光素子Dr,Dg,Dbが形成された各ウェハWを用い、それぞれに付いて以上のテップS1〜S7を行なう。これにより、図8に示すように、同一の第2中継基板S2上に3色の発光素子Dr,Dg,Dbを組み合わせて配列する。尚、図8のA−A’断面および以降の断面図では、代表して発光素子Dgの断面を示す。
その後は、例えば図9(1)に示すように、別の第3中継基板S3上に絶縁性樹脂層1を介して感光性の埋め込み樹脂層3を成膜する。そして、この埋め込み樹脂層3に対して第2中継基板S2における発光素子Dgの搭載面を対向配置させる。
この状態で、図9(2)に示すように、第2中継基板S2と第3中継基板S3とを互いに押し圧することにより、第2中継基板S2上の発光素子Dgを第3中継基板S3の埋め込み樹脂層3中に埋め込む。この状態で、埋め込み樹脂層3に紫外線を照射させて硬化させ、発光素子Dgを埋め込み樹脂層3中に固定する。
その後、図9(3)に示すように、発光素子Dgが埋め込み樹脂層102に固定された第3中継基板S3側から第2中継基板S2を除去する。尚、この状態においては、各発光素子Dgの第1電極d1を埋め込み樹脂層3の表面側に露出させておく。
次いで、図9(4)に示すように、埋め込み樹脂層3上に、各発光素子Dgの第1電極d1に接続させた走査配線5を形成する。
以上の後、図10(1)に示すように、第3中継基板S3の走査配線5の形成面側を絶縁性樹脂層7で覆い、この上部に剥離膜9を介して第4中継基板S4を貼り合わせる。
次に、図10(2)に示すように、第4中継基板S4側に発光素子Dgおよび走査配線5等を残し、絶縁性樹脂層1上から第3中継基板S3を除去する。
その後、図10(3)に示すように、絶縁性樹脂層1に発光素子Dgの第1電極d1に達する接続孔11を形成すると共に、絶縁性樹脂層1と埋め込み樹脂層3とに走査配線5に達する接続孔13を形成する。
次いで、図10(4)に示すように、接続孔11を介して第1電極d1に達するプラグ15、および接続孔13を介して走査配線5に達するプラグ17を形成する。しかる後、レーザ照射によって、3色の発光素子Dr、Dg,Dgを一組として、絶縁性樹脂層1、埋め込み樹脂層3,絶縁性樹脂層7までを分離する。分離された各部分が、各光学パッケージ素子Aとなる。これにより、第4中継基板S4上には、剥離層9を介して複数の光学パッケージ素子Aが搭載された状態となる。
以上のようにして形成された光学パッケージ素子Aは、絶縁性樹脂層1、埋め込み樹脂層3、および絶縁性樹脂層7からなる3層構造のパッケージ樹脂20中に、3色の発光素子Dr,Dg,Dbが埋め込まれたものとなる。そして、パッケージ樹脂20における第4中継基板S4に向かう面が光透過面A1となる。
また、この状態において、第4中継基板S4側から剥離層9にレーザ照射することにより、第4中継基板S4に対する光学パッケージ素子Aの固定状態を解消しておく。
一方、図11(1)に示すように、例えば光透過性の装置基板21を用意する。この装置基板21上に、以上のように形成した光学パッケージ素子Aを搭載して表示装置を完成させる。図12には、光学パッケージ素子Aを搭載して完成させた表示装置40の平面図、平面図のA−A’断面図、および平面図のB−B’断面図を示す。以下、図12を参照しつつ、図11の断面工程図に従って、以降の工程を説明する。尚、図11の断面工程図は、図12のA−A’断面を逆さまにした図に相当する。
先ず、装置基板21上に信号線23r,23g,23bの複数組をパターン形成する。尚、これらの信号線23r,23g,23bは、ここでの図示を省略した信号線駆動回路に接続されることとする。
そして、これらの信号線23r,23g,23bを覆う状態で、基板21上の全面に絶縁膜25を成膜する。またさらにこの絶縁膜25上に、光学パッケージ素子(A)と同程度の高さを有する絶縁性の隔壁層27を形成する。この隔壁層27には、光学パッケージ素子Aを嵌入させる複数の開口部27aをマトリックス状に設ける。
次に、図11(2)に示すように、隔壁層27の各開口部27a内に、光学パッケージ素子Aを嵌入して固定させる。ここでは光学パッケージ素子Aの光透過面A1を基板21側に向け、信号線23r,23b,23bの延設方向に沿って発光素子Dr,Dg,Dbが配列されるように基板21に対して光学パッケージ素子Aをアライメントする。そして、接着剤29を介して光透過面A1を装置基板21上の絶縁膜25に固定させる。
次に、図11(3)に示すように、隔壁層27と光学パッケージ素子Aとの上面を平坦化絶縁膜31で覆うと共に、隔壁層27と光学パッケージ素子Aとの隙間に平坦化絶縁膜31を埋め込む。この際、光学パッケージ素子Aのプラグ15,17を、平坦化絶縁膜31から露出させる。
次に、図11(4)に示すように、平坦化絶縁膜31、隔壁層27、および絶縁膜25に、各信号線23r,23g,23bに達するそれぞれの接続孔33を形成する。
次に、図11(5)に示すように、平坦化絶縁膜31上に、複数の各信号配線35r,35g,35bおよび複数の走査線35を形成する。このうち信号配線35r,35g,35bは、各接続孔33を介して信号線23r,23g,23bに接続されると共に、プラグ15を介して各発光素子Dr,Dg,Dbに接続される。また走査線35は、プラグ17を介して走査配線5に接続される。尚、これらの走査線35は、ここでの図示を省略した走査線駆動回路に接続されることとする。
以上により、図12に示す構成の表示装置40を得ることができる。
尚上述した製造方法は、あくまでも一例であり、表示装置40においての光学パッケージ素子Aの搭載の構成も、図12に示した構成に限定されることはない。例えば、第2中継基板S2をそのまま装置基板として用い、この上部に配線等が形成された構成であっても良い。
以上説明した第1実施形態における表示装置の製造方法では、特に図5に示したように、特性平均が所定範囲となるように2つのブロックbを組み合わせて、組み合わせたブロックbを隣接させるように第1中継基板S1上に再配列させて移載する構成である。このため、ウェハW面内において発光素子Dの発光特性が分布を持っていても、この発光特性の分布はブロックbを第1中継基板S1上に再配列することによって解消される。したがって、第1中継基板S1上に移載された各ブロックb内の発光素子Dを拡大転写して作製した表示装置40は、ウェハW面内の発光特性の分布が解消されたものとなる。
しかも、分割するブロックbの大きさによって、第1中継基板S1上への再配列に要するタクトタイムを調整することも可能である。例えば、2インチのウェハWを210μm×210μmのブロックbに分割して第1基板S1上に再配列した場合、再配列に要する時間は4時間である。これに対して、2インチのウェハWを420μm×420μmのブロックbに分割して第1基板S1上に再配列した場合、再配列に要する時間は1時間に短縮される。このように、ブロックbの大きさにより、再配列に要するタクトタイムを調整できるのである。
さらに、円形のウェハWであってもこのウェハWを各ブロックに分割して第1中継基板S1上の矩形の領域に再配列することにより、ウェハW上の広い領域に形成された発光素子を無駄なく用いることができる。これは本第1実施形態を適用せず、図7に示す拡大転写の工程で、ウェハW上から直接第2中継基板S2上に拡大転写を行なう場合、ウェハW上の矩形平面に形成された発光素子Dしか第2中継基板S2上に転写できないことと比較すれば、明らかである。
以上の結果、本第1実施形態によれば、タクトタイムの増加を抑えつつも、発光特性の面内分布が抑えられた高品位の画像表示が可能な表示装置40を得ることが可能であり、かつウェハWの利用領域を拡大して表示装置40のコスト削減を図ることが可能になる。
<第2実施形態>
図13は、本第2実施形態の表示装置の製造方法を示すフローチャートである。以下、図13のフローチャートに従って、他の図を参照しつつ第2実施形態の製造方法を説明する。尚、図1のフローチャートに従って説明した第1実施形態と同一の手順には、同一のステップを付して説明を行なう。
先ず、ステップS1〜ステップS3までは、第1実施形態と同様に行なう。
すなわちステップS1では、図2に示すようにウェハWの一主面側に複数の発光素子Dを配列形成する。このウェハWは半導体ウェハであり、例えば円形または円形の一部を切り欠いた略円形の平面形状を有している。このウェハW上に配列形成される発光素子Dは、例えば発光ダイオードであることとし、ウェハWの一主面側の広い範囲にマトリックス状に配列形成されていることとする。
次にステップS2では、図3に示すように、このようなウェハWにおいて発光素子Dが設けられた一主面側を、発光素子Dが所定状態で複数配列されたブロックb毎に区画し、さらに区画したブロック毎に分割する。各ブロックbの平面形状は、同一の矩形または正方形であることとする。
ここで区画・分割するブロックbの大きさは、一般的な実装装置で移載できる範囲で設定されることとする。またブロックbの大きさは、大きくするほど以降に行なう中継基板へのブロックの移載に要するタクトタイムの削減を図ることができ、小さくするほどウェハW上の各領域形成された発光素子Dを無駄なく用いることができる。したがって、タクトタイムの許容範囲内において出来るだけ小さく設定することが好ましい。一例として、ここではウェハWが、96個のブロックb1〜b96に区画・分割されることとする。
以上のように区画・分割された各ブロックb内には、それぞれマトリックス状に発光素子Dが配列形成されていることとする。
次にステップS3では、区画・分割されたブロックb毎に、そのブロックbに配列された複数の発光素子Dの特性平均を測定する。測定する特性は、例えば発光波長や発光輝度であることとしフォトルミネッセンス法によって測定される。
ここでは例えば、電気的な調整が困難な発光波長についての平均値を特性平均として測定する。この場合、フォトルミネッセンス法によって発光素子Dで得られた発光を分光計によって測定することでウェハW内に配列された発光素子Dの波長を測定する。次に、各ブロックbにおける発光素子Dの発光波長の平均を特性平均として演算する。特性平均として単純平均を採用するのであれば、ブロックb内の発光素子Dについて測定された波長の総和を計算し、その総和を計測点数で割って平均を求めることで、各ブロックbの平均波長を得ることができる。尚、平均値の算出方法には色々な方法があるので、単純平均以外の方法でも平均値を求めても良い。
そして測定した結果に基づき、例えば図4に示すように、波長の特性平均が[最も高いブロックb1]〜[最も低いブロックb96]のようにナンバリングする。ここでは、ウェハWの一部に欠陥があり、この欠陥を含むブロックbの特性平均が特異な値を示す場合であれば、この時点で欠陥を含むブロックbをナンバリングから除外しても良い。
尚、以上のステップS2、S3では、ウェハWをブロックb毎に区画・分割した後にブロックb毎の特性平均を測定する手順を説明した。しかしながら、ウェハWをブロックb毎に区画・分割する前に、各発光素子Dの特性値を測定し、その後ウェハWを各ブロックbに区画・分割し、次に各ブロックbに配列された発光素子Dの特性平均を算出するようにしても良い。
そして次のステップS4’では、図14に示すように、各ブロックbについて測定した特性平均が所定範囲である複数のブロックbを選択する。
ここでは例えば、フルカラー表示の表示装置を製造する場合であれば、色再現性が良好となるような赤(R)、緑(G)、青(B)の各色度範囲内の特性平均を有する複数のフロックb(例えばブロックb33〜ブロックb65)を選択する。
また、このステップS4’では、上述した選択から外れたブロックb1〜b32についても、特性平均が高めの所定範囲であるブロックbとして選択し、さらにブロックb66〜b96についても、特性平均が低めの所定範囲であるブロックbとして選択しても良い。
尚、上述したステップS2では、ウェハWを各ブロックbに区画・分割することとした。しかしながら、上述したステップ4’までは、ウェハWを上述したブロックb毎に区画するだけでも良い。そしてブロックb毎に区画した後、次のステップS5’までの間にウェハWを分割すれば良い。
次いでステップS5’では、図15に示すように、分割した各ブロックbのうちステップS4’で選択したブロックb33〜b65を、第1中継基板S1上に再配列して移載する。この際、第1中継基板S1上には、選択したブロックb33〜b65のうちから、第1実施形態のステップS4,S5と同様に所定数のブロックbを選択して組み合わせ、組み合わせたブロックbを近接させる状態で再配列して移載しても良い。これにより、第1中継基板S1の面内において、発光素子Dの特性平均の分布が均一化するように各ブロックbが再配列される。
尚、ここで用いる第1中継基板S1は、第1実施形態と同様であり、例えば[水平方向長さHd]×[垂直方向長さVd]の矩形の平面形状を有していることとする。[水平方向長さHd]は、ここで作製する表示装置の装置基板の水平方向の長さを分割した長さに余裕を持たせた大きさである。また、[垂直方向長さVd]は、装置基板の垂直方向の長さを分割した長さに余裕を持たせた長さである。そして、[水平方向長さHd]×[垂直方向長さVd]の第1中継基板S1内に、ウェハWを分割した全てのブロックbが垂直方向および水平方向にマトリックス状に配列される大きさであることとする。
またここでは、ステップS4’において選択した特性平均が高めの所定範囲であるブロックb1〜b32を別の第1中継基板S1上に再配列して移載しても良い。同様に、ステップS4’において選択した特性平均が低めの所定範囲であるブロックb66〜b99を、さらに別の第1中継基板S1上に再配列して移載しても良い。
これらのブロックb1〜b32、およびブロックb66〜b96の再配列においても、選択したブロックb1〜b32、ブロックb66〜b96のうちから、第1実施形態のステップS4,S5と同様に所定数のブロックbを選択して組み合わせ、組み合わせたブロックbを近接させる状態で再配列して移載しても良い。
また第1中継基板S1上に移載されるブロックbは、ステップS4’で選択したブロックb同様の特性平均を有していれば、複数のウェハWから選択されたものであっても良い。
以降、ステップS6およびステップS7は、第1実施形態と同様に行なう。
すなわちステップS6では、図6に示すように、第1中継基板S1上に再配列して移載された各ブロックbを、発光素子D毎に分割する。
その後、ステップS7では、図7(1)〜図7(4)に示したように、第1中継基板S1上において分割された各発光素子Dを、例えば拡大転写法を適用して第2中継基板S2上に移載する。
ここでフルカラー表示の表示装置を作製する場合には、赤(R)、緑(G)、青(B)の各色の発光素子Dr,Dg,Dbが形成された各ウェハWを用い、それぞれに付いて図13を用いて説明したテップS1〜S7を行なう。これにより同一の第2中継基板S2上に3色の発光素子Dr,Dg,Dbを組み合わせて配列することは、第1実施形態の図8で示したと同様である。
ただし、選択されたブロックb33〜b65における発光波長の特性平均を考慮し、各色の発光素子Dr,Dg,Dbの発光波長の特性平均の組み合わせを適切に選択して第2中継基板S2上に転写することが重要である。これにより、色再現性に優れた3元色の表示が可能になる。これは、ブロックb1〜32、ブロックb66〜96に付いても同様である。
その後は、一例として、第1実施形態において図9〜図12を用いて説明したと同様の手順を行うことにより、表示装置40を作製することができる。
以上説明した第2実施形態の製造方法では、特に図15に示したように、特性平均が所定範囲であるブロックb33〜b65を選択して第1中継基板S1上に再配列させて移載する構成である。このため、ウェハW面内において発光素子Dの発光特性が分布を持っていても、発光特性が近似している発光素子Dのみが配列されたブロックbを第1中継基板S1上に再配列することによって分布が解消される。したがって、第1中継基板S1上に移載された各ブロックb内の発光素子Dを拡大転写して作製した表示装置は、ウェハW面内の発光特性の分布が解消されたものとなる。
しかも、分割するブロックbの大きさによって、第1中継基板S1上への再配列に要するタクトタイムを調整することも可能であることは第1実施形態と同様である。
さらに、円形のウェハWであってもこのウェハWを各ブロックに分割し、特性平均が所定範囲であるブロックb毎に分けて第1中継基板S1上の矩形の領域に再配列することにより、ウェハW上の広い領域に形成された発光素子を無駄なく用いることができる。
以上の結果、第1実施形態と同様に、タクトタイムの増加を抑えつつ、高品位の画像表示が可能な表示装置40を得ることが可能であると共に、ウェハWの利用領域を拡大して表示装置40のコスト削減を図ることが可能になる。
第1実施形態の製造手順を示すフローチャートである。 ウェハ上における発光素子の配列状態を示す図である。 ウェハをブロック毎に分割する例を示す図である。 発光素子の特性平均にしたがって各ブロックをナンバリングした状態を示す図である。 分割した各ブロックを第1中継基板上に再配列して移載する状態を示す図である。 第1中継基板上に再配列して移載された各ブロックを発光素子毎に分割した状態を示す図である。 分割された各発光素子を第2基板上に拡大転写法によって移載する手順を示す図である。 第2中継基板上に各色発光素子を移載した状態を示す図である。 表示装置の実装手順を示す製造工程図(その1)である。 表示装置の実装手順を示す製造工程図(その2)である。 表示装置の実装手順を示す製造工程図(その3)である。 作製される表示装置の一構成例を示す図である。 第1実施形態の製造手順を示すフローチャートである。 発光素子の特性平均に基づいて複数のブロックを選択する工程を示す図である。 選択したブロックを第1中継基板上に再配列して移載する状態を示す図である。
符号の説明
40…表示装置、b,b1〜b96…ブロック、D,Dr,Dg,Db…発光素子、S1…第1中継基板(中継基板)、S2…第2中継基板(基板)、W…ウェハ

Claims (9)

  1. 複数の発光素子が配列形成されたウェハを、当該発光素子が所定状態で複数配列されたブロック毎に分割する第1工程と、
    分割された前記各ブロックを、中継基板上に所定状態に再配列した状態で移載する第2工程と、
    前記中継基板上に移載された前記各ブロックを前記発光素子毎に分割する第3工程と、
    前記分割された各発光素子を所定状態で基板上に移載する第4工程とを行なう
    表示装置の製造方法。
  2. 前記第2工程の前に、前記各ブロックに配列された複数の発光素子の特性平均を測定し、
    前記第2工程では、前記中継基板の面内において前記特性平均の分布が均一化するように、当該中継基板上に各ブロックを再配列して移載する
    請求項1記載の表示装置の製造方法。
  3. 前記第2工程の前に、前記各ブロックに配列された複数の発光素子の特性平均を測定し、当該特性平均が所定範囲となるように当該ブロックのうちの複数を組み合わせる工程を行ない、
    前記第2工程では、前記組み合わせた複数のブロックを近接させる状態で前記中継基板上に各ブロックを再配列して移載する
    請求項1記載の表示装置の製造方法。
  4. 前記ブロックのうちの複数を組み合わせる工程では、組み合わせた複数のブロックに形成された発光素子の特性平均が、全てのブロックに形成された発光素子の特性平均と略等しい前記所定範囲となるように複数のブロックを組み合わせる
    請求項3記載の表示装置の製造方法。
  5. 前記第2工程の前に、前記各ブロックに配列された複数の発光素子の特性平均を測定し、
    前記第2工程では、前記特性平均が所定の範囲である複数のブロックを選択して前記中継基板上に移載する
    請求項1記載の表示装置の製造方法。
  6. 前記第2工程では、前記中継基板上に移載する前記ブロックは、複数の前記ウェハから選択される
    請求項5に記載の表示装置の製造方法。
  7. 前記特性平均として、前記発光素子の発光波長を測定する
    請求項2〜6の何れか1項に記載の表示装置の製造方法。
  8. 前記第4工程では、前記中継基板と前記基板とを対向配置させ、当該中継基板上の発光素子のうちから選択された発光素子を当該基板上に転写する
    請求項1〜7の何れか1項に記載の表示装置の製造方法。
  9. 前記第4工程では、前記中継基板に対する前記基板の対向位置を移動させ、移動させた各位置において当該中継基板上の発光素子のうちから選択された発光素子を当該基板上に転写する
    請求項1〜8の何れか1項に記載の表示装置の製造方法。
JP2008252067A 2008-09-30 2008-09-30 表示装置の製造方法 Active JP5196262B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008252067A JP5196262B2 (ja) 2008-09-30 2008-09-30 表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008252067A JP5196262B2 (ja) 2008-09-30 2008-09-30 表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010087064A true JP2010087064A (ja) 2010-04-15
JP5196262B2 JP5196262B2 (ja) 2013-05-15

Family

ID=42250775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008252067A Active JP5196262B2 (ja) 2008-09-30 2008-09-30 表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP5196262B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130163228A1 (en) * 2011-12-21 2013-06-27 Samsung Electronics Co., Ltd. Light source module and backlight unit
JP2014130918A (ja) * 2012-12-28 2014-07-10 Nitto Denko Corp 封止層被覆光半導体素子、その製造方法および光半導体装置
JP2016062986A (ja) * 2014-09-16 2016-04-25 株式会社東芝 半導体装置と半導体装置の製造方法
US9497827B2 (en) 2010-09-30 2016-11-15 Nichia Corporation Light-emitting apparatus and method of manufacturing light-emitting apparatus
US11387384B2 (en) 2019-04-16 2022-07-12 Samsung Electronics Co., Ltd. LED transferring method and display module manufactured by the same
WO2022185686A1 (ja) * 2021-03-05 2022-09-09 東レエンジニアリング株式会社 転写システム、転写位置決定装置、および転写方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102652723B1 (ko) 2018-11-20 2024-04-01 삼성전자주식회사 마이크로 led 전사 장치 및 이를 이용한 마이크로 led 전사 방법
KR20200114077A (ko) 2019-03-27 2020-10-07 삼성전자주식회사 마이크로 led 전사 장치 및 이를 이용한 마이크로 led 전사 방법
KR20210012516A (ko) 2019-07-25 2021-02-03 삼성전자주식회사 Led 패키지를 구비한 디스플레이 모듈 및 그 제조 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6188540A (ja) * 1984-10-08 1986-05-06 Toshiba Corp ペレツトデ−タ記録処理方式
JPH08255820A (ja) * 1995-01-20 1996-10-01 Sanyo Electric Co Ltd 半導体ペレットのマウント方法及びぺレット選択装置
JPH10144741A (ja) * 1996-11-07 1998-05-29 Rohm Co Ltd Icチップの性能分類方法および装置
JP2002298627A (ja) * 2001-03-30 2002-10-11 Sanyo Electric Co Ltd 面状照明装置および表示装置
JP2002368282A (ja) * 2001-06-05 2002-12-20 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2005183986A (ja) * 2003-12-19 2005-07-07 Agilent Technol Inc オフホワイト発光ダイオードを用いて汚れのない白色光を生成する方法及び装置
JP2008118161A (ja) * 2008-01-28 2008-05-22 Sony Corp 素子転写方法
JP2008270406A (ja) * 2007-04-18 2008-11-06 Sony Corp 光源基板の製造方法および光源基板製造装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6188540A (ja) * 1984-10-08 1986-05-06 Toshiba Corp ペレツトデ−タ記録処理方式
JPH08255820A (ja) * 1995-01-20 1996-10-01 Sanyo Electric Co Ltd 半導体ペレットのマウント方法及びぺレット選択装置
JPH10144741A (ja) * 1996-11-07 1998-05-29 Rohm Co Ltd Icチップの性能分類方法および装置
JP2002298627A (ja) * 2001-03-30 2002-10-11 Sanyo Electric Co Ltd 面状照明装置および表示装置
JP2002368282A (ja) * 2001-06-05 2002-12-20 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2005183986A (ja) * 2003-12-19 2005-07-07 Agilent Technol Inc オフホワイト発光ダイオードを用いて汚れのない白色光を生成する方法及び装置
JP2008270406A (ja) * 2007-04-18 2008-11-06 Sony Corp 光源基板の製造方法および光源基板製造装置
JP2008118161A (ja) * 2008-01-28 2008-05-22 Sony Corp 素子転写方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9497827B2 (en) 2010-09-30 2016-11-15 Nichia Corporation Light-emitting apparatus and method of manufacturing light-emitting apparatus
US20130163228A1 (en) * 2011-12-21 2013-06-27 Samsung Electronics Co., Ltd. Light source module and backlight unit
US9318034B2 (en) * 2011-12-21 2016-04-19 Samsung Electronics Co., Ltd. Light source module and backlight unit
JP2014130918A (ja) * 2012-12-28 2014-07-10 Nitto Denko Corp 封止層被覆光半導体素子、その製造方法および光半導体装置
JP2016062986A (ja) * 2014-09-16 2016-04-25 株式会社東芝 半導体装置と半導体装置の製造方法
US9735325B2 (en) 2014-09-16 2017-08-15 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of semiconductor device
US11387384B2 (en) 2019-04-16 2022-07-12 Samsung Electronics Co., Ltd. LED transferring method and display module manufactured by the same
WO2022185686A1 (ja) * 2021-03-05 2022-09-09 東レエンジニアリング株式会社 転写システム、転写位置決定装置、および転写方法

Also Published As

Publication number Publication date
JP5196262B2 (ja) 2013-05-15

Similar Documents

Publication Publication Date Title
JP5196262B2 (ja) 表示装置の製造方法
US20220238496A1 (en) Display device and method for manufacturing the same
US10008483B2 (en) Micro-transfer printed LED and color filter structure
KR100926963B1 (ko) 화상표시장치 및 그 제조방법
JP2010251360A (ja) 表示装置の製造方法および表示装置
CN109285493B (zh) 显示装置及其设计方法
US10541233B2 (en) Display device
JP5178623B2 (ja) 照明装置の製造方法
US7884371B2 (en) LED backlight device and LCD device
JP2019129226A (ja) マイクロled素子、画像表示素子、及び画像表示素子の製造方法
US7884374B2 (en) LED backlight device and LCD device
TWI480660B (zh) 顯示裝置
US10658423B2 (en) Method of manufacturing light emitting device
US10381400B2 (en) Method of manufacturing light emitting device
CN108257516A (zh) 显示器及其修补方法
TWI645394B (zh) 顯示裝置及其驅動方法
JP2022516299A (ja) 画素構成、表示パネル及び表示装置
KR20040009818A (ko) 발광 다이오드를 포함하는 마이크로 칩 어레이 및 이를 포함하는 풀 칼라 표시 모듈
KR101386572B1 (ko) 액정표시장치의 제조방법
JP2023072871A (ja) ディスプレイ装置、およびディスプレイ装置の製造方法
CN207883229U (zh) 基于三色条形led芯片的虚拟led显示模组
CN113078194A (zh) 显示背板及其制作方法和显示装置
US20190386059A1 (en) Display with concentrated light emitting devices
CN113193034B (zh) 显示背板及其制作方法和显示装置
US20220238611A1 (en) Light emitting device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100909

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100909

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5196262

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250