JP2010073259A - アドレス取得回路及びアドレス取得方法 - Google Patents

Abstract

【課題】短時間でのアドレス取得を実現しつつ、基準位置に対するデータのずれに対して許容性をもたせること。
【解決手段】アドレス取得回路１０８は、光ディスクのウォブルから読み出されるＡＤＩＰ信号に基づいて、互いに異なる周期の複数のタイミング補正信号を生成する補正信号生成回路５５と、補正信号生成回路５５で生成されるタイミング補正信号を選択して出力する補正信号選択回路５６と、光ディスクのデータトラックから読み出されるデータ信号に基づいて検出されるデータアドレスを、補正信号選択回路５６から伝達されるタイミング補正信号に応じたタイミングで出力するタイミング補正回路５８と、を備える。アドレス取得回路１０８によれば、ＡＤＩＰ信号に基づいて生成する互いに異なる周期の複数のタイミング補正信号のいずれかで、データアドレスの出力タイミングを調整することができる。
【選択図】図５

Description

本発明は、アドレス取得回路及びアドレス取得方法に関する。

光ディスクに対して高精度にデータのリード／ライトを実行するためには、光ディスク上の位置を高精度に検出することが要求される。光ディスク上の位置を検出するためには、光ディスク上の位置を示すアドレス情報を光ディスクから読み出す必要がある。

光ディスクに対するアドレス情報の埋込方法としては、（１）データトラックに沿って蛇行するウォブルを変調する方式、（２）アドレス情報をデータトラックに書き込む方式がある。光ディスクに埋め込まれたアドレス情報を読み出すことによって、光ディスク上の位置を検出することができる。

なお、光ディスクには、らせん状のデータトラックが予め形成されている。データトラックは、光ディスクに形成された凸凹の延在により形成される。具体的には、データトラックは、凹部の底面及び／又は凸部の上面に形成される。ウォブルは、凸部の延在方向に沿って凸部の縁を変調することで形成される。

特許文献１乃至３には、光ディスクからのアドレス取得に関する技術が知られている。

特許文献１には、記録データの状態によってアドレスの同期状態が不安定になった場合に、オフトラック等のエラーによる処理が中断することを防止するアドレス取得方法が開示されている。特許文献２には、ＡＤＩＰのアドレス情報の信頼性が高い再生装置に関する技術が開示されている。特許文献３には、ランダムシフトを用いて記録領域にユーザデータが記録されていても同期マークを確実に検出し、検出した同期マークに基づいてユーザデータを確実に再生することを実現させる技術が開示されている。
特開２００５−５０４６９号公報 特開２００３−８５７４９号公報 特開２００２−３２９３２９号公報

ところで、光ディスク上の位置を示すアドレス情報を短時間で取得するためには、データトラックに書き込まれたデータからリードした信号（以下、データ信号と呼ぶ）からアドレスを検出すればよい。しかしながら、データトラックに記憶されるデータは、光ディスクに予め設定されたデータの記録開始/終了位置等を示す基準位置から大きく離れた位置に記憶される場合がある。このようなデータに基づいてアドレス取得する場合、何らかの補正処理を行わない限り、基準位置から大きく離れた位置で記録データの追記をしてしまうおそれがある。このような条件でデータの追記を繰り返すと、記録データのオーバーライトやギャップ等の現象が発生し、光ディスクにおける記録品質が低下してしまうおそれがある。

この問題に対しては、アドレスの取得タイミングを補正する処理を行えば良い。しかしながら、基準位置に対するデータのずれ量は不明であるため、一定の期間だけオフセットしてアドレスを取得したとしても、データのずれに対処できない場合がある。

なお、光ディスクに形成されたウォブルからＡＤＩＰ（ＡＤｄｒｅｓｓ Ｉｎ Ｐｒｅ−ｇｒｏｏｖｅ）信号を読み出してＡＤＩＰ信号からアドレスを検出する場合、上述の基準位置に合わせてタイミング取得することができるため、光ディスクの記録品質の劣化を抑制することができる。しかしながら、この場合、アドレス情報の取得に比較的長い時間が必要になる。この結果、光ディスク上の位置を短時間で検出することが阻害されてしまう。

上述の説明から明らかなように、短時間でのアドレス取得を実現しつつ、基準位置に対するデータのずれに対して許容性をもたせることが強く望まれている。

本発明に係るアドレス取得回路は、光ディスクのウォブルから読み出されるＡＤＩＰ（ＡＤｄｒｅｓｓ Ｉｎ Ｐｒｅ−ｇｒｏｏｖｅ）信号に基づいて、互いに異なる周期の複数のタイミング補正信号を生成する補正信号生成回路と、前記補正信号生成回路で生成される前記タイミング補正信号を選択して出力する補正信号選択回路と、前記光ディスクのデータトラックから読み出されるデータ信号に基づいて検出されるデータアドレスを、前記補正信号選択回路から伝達される前記タイミング補正信号に応じたタイミングで出力するタイミング補正回路と、を備える。

このアドレス取得回路によれば、ＡＤＩＰ信号に基づいて生成する互いに異なる周期の複数のタイミング補正信号のいずれかで、データアドレスの出力タイミングを調整することができる。そして、短時間でのアドレス取得を実現しつつ、基準位置に対するデータのずれに対して許容性をもたせることができる。

本発明にかかるアドレス取得方法は、光ディスク上の位置を示すアドレスを取得するアドレス取得方法であって、補正信号生成部は、前記光ディスクのウォブルから読み出されるＡＤＩＰ（ＡＤｄｒｅｓｓ Ｉｎ Ｐｒｅ−ｇｒｏｏｖｅ）信号に基づいて、互いに異なる周期の複数のタイミング補正信号を生成し、補正信号選択部は、前記補正信号生成部で生成される前記タイミング補正信号を選択して出力し、タイミング補正部は、前記光ディスクのデータトラックから読み出されるデータ信号に基づいて検出されるデータアドレスを、前記補正信号選択部から伝達される前記タイミング補正信号に応じたタイミングで出力する。

本発明によれば、短時間でのアドレス取得を実現しつつ、基準位置に対するデータのずれに対して許容性をもたせることができる。

以下、図１乃至図１３を参照して、本発明の第１の実施形態について説明する。図１は、ＡＤＩＰフォーマットに関する説明図である。図２は、データフォーマットに関する説明図である。図３は、ランダムシフトに関する説明図である。図４は、ＡＤＩＰワードとＡＵＮとの関係を示す説明図である。図５は、アドレス取得回路の概略的なブロック図である。図６乃至図８は、シーケンサの動作状態を示す説明図である。図９乃至図１２は、アドレス取得回路の動作を説明するためのタイミングチャートである。図１３は、光ピックアップ装置の概略的な構成を示すブロック図である。

はじめに、図１乃至図４を参照して、ＢＤ（Ｂｌｕ−ｒａｙ Ｄｉｓｋ）におけるＡＤＩＰ及びデータフォーマットに関する事項について説明する。なお、ウォブル変調方式により光ディスクに埋め込まれたアドレス情報を、単にＡＤＩＰ（ＡＤｄｒｅｓｓ Ｉｎ Ｐｒｅ−ｇｒｏｏｖｅ）と呼ぶこともある。また、ＢＤ-Ｒ/ＲＥでは、ウォブルの変調方式として、ＭＳＫ(Minimum Shift Keying)方式を採用している。ＭＳＫ方式では、"０"と"１"の信号波形の変化量が大きく、アドレスビットを比較的精度良く検出できる。

図１を参照して、ＡＤＩＰフォーマットについて説明する。ＡＤＩＰフォーマットには、ＡＤＩＰユニット、ＡＤＩＰワード、ＲＵＢ（Recording Unit Block）という３種類の単位が規定されている。

ＡＤＩＰユニットは、同期を確立する単位である。ＡＤＩＰユニットの先頭に配置されたMSK(Minimum Shift Keying)は同期信号を示す。ＡＤＩＰユニットは、56ウォブルで構成される。1ウォブルは69T（ここでTは記録最小単位であるチャネルクロックを示す）に相当する。

ＡＤＩＰユニットは、データユニット0/1、シンク0/1/2/3ユニットに分類される。データユニット0/1は、中央のMSKの位置によってアドレスのビット値0/1を示す。シンク0/1/2/3ユニットは、後述するＡＤＩＰワードの同期信号を示す。

ＡＤＩＰワードは、アドレスを復号するための単位である。ＡＤＩＰワードは、83ＡＤＩＰユニットで構成される。ＡＤＩＰワード先頭から2/4/6/8番目のＡＤＩＰユニットには、シンク0/1/2/3ユニットが配置されＡＤＩＰワードの同期信号を示す。アドレスを示すデータユニット0/1は10番目以降のＡＤＩＰユニットに配置されている。アドレスに対する誤り検出・訂正もＡＤＩＰワード単位で行われる。

ＲＵＢ(Recording Unit Block)はディスク上にアドレスデータを記録するための最小単位であり、3ＡＤＩＰワードで構成される。

図２を参照して、BDのデータフォーマットについて説明する。ＢＤのデータフォーマットは、フレーム、ＡＵＮ(Address Unit Number)、クラスタと呼ばれる3種類の単位が規定されている。

図２に示すように、フレームは２８ウォブルで構成され、各フレームの先頭部には同期信号（以下、フレームシンク）が配置されている。

ＡＵＮは、データアドレスの復号単位となる。ＡＵＮは、３１フレームで構成される。ＡＵＮの先頭のフレームシンク（以下、フレームシンク０）は、ＡＵＮの区切りを識別できるシンクパタンになっている。

クラスタは、データの復号単位となる。クラスタは、１６ＡＵＮで構成される。

記録データは、クラスタ前後にRun-in(40ウォブル)/Run-out(16ウォブル)を結合して生成される。Run-in/Run-outは、データ系PLLを高速に引き込むためのデータパタンとなっており、未記録から記録領域に突入した直後でもデータ再生が可能である。図２から明らかなように、3ＡＤＩＰワード≒16ＡＵＮの関係が成立している。

図３に示すように、ＢＤでは、データの記録開始/終了の基準位置が規定されている。ＡＤＩＰワード０の先端が記録基準位置として設定されている。しかしながら、この基準位置で光ディスク上のデータの書き換えを繰り返すと、データを書き繋ぐ位置（以下、リンキング）でディスクが劣化してしまう場合がある。これを防ぐために、BDではリンキング位置をランダムにシフトさせる手法(以下、ランダムシフト)を採用している。具体的には、図３に模式的に示すように、基準位置から約−２．３５ウォブル〜＋２．３３ウォブルの範囲でデータの書込位置を変動させている。

上述の（１）データトラックに沿って蛇行するウォブルを変調する方式により光ディスクに埋め込まれたＡＤＩＰに基づいて光ディスク上の位置を検出する場合（以下、ＡＤＩＰ基準で位置を検出する場合、と呼ぶこともある）、基準位置がＡＤＩＰワード0の先端に設定されている関係上、基準位置を高精度に検出することができる。しかしながら、光ディスク上の位置を検出するためには、少なくとも、ＡＤＩＰユニット及びＡＤＩＰワードの同期を確立した後、ＡＤＩＰワードからＡＤＩＰアドレスを復号することが要求される。このような処理時間を要する結果、光ディスク上の位置の検出時間が長くなってしまう。

他方、上述の（２）アドレス情報をデータトラックに書き込む方式により光ディスクに書き込まれたアドレス情報に基づいて光ディスク上の位置を検出する場合（以下、データ基準で位置を検出する場合、と呼ぶこともある）、前者の場合よりも光ディスク上の位置を短時間で検出することができるが、基準位置に対するデータのずれ量は不明であるため、何らかの補正処理を行わない限り、基準位置から大きく離れた位置で記録データの追記をしてしまうおそれがある。

なお、データ基準で位置検出する場合、ＡＤＩＰワードよりも短いＡＵＮを単位としてアドレスを復号することができる（図４参照）。従って、データ基準で位置検出する場合、ＡＤＩＰ基準で位置検出する場合と比べて短時間でアドレス取得することができる。図４に示すように、ＡＤＩＰワードの長さは、約5.3ＡＵＮ（16/3ＡＵＮ）に相当する。図４から明らかなように、3ＡＤＩＰワード≒16ＡＵＮの関係で同期している。

以上の説明を前提としたうえで、以下、本発明の実施形態について具体的に説明する。

図５に、アドレス取得回路１０８を示す。図５に示すように、アドレス取得回路１０８は、データアドレス検出回路５１、データ同期信号生成回路５２、ＡＤＩＰアドレス検出回路５３、ＡＤＩＰ同期信号生成回路５４、補正信号生成回路５５、選択回路（補正信号選択回路）５６、データアドレス保持回路（第１データアドレス保持回路）５７、タイミング補正回路５８、データタイミング生成回路５９、ＡＤＩＰアドレス保持回路６０を有する。

データアドレス検出回路５１とデータ同期信号生成回路５２は、データトラックから読み出されたデータ信号に基づいて、データアドレス（アドレス情報）及びデータ同期信号を生成するデータ基準の検出回路５１１を形成する。ＡＤＩＰアドレス検出回路５３とＡＤＩＰ同期信号生成回路５４は、ウォブルから読み出されたＡＤＩＰ信号に基づいて、ＡＤＩＰアドレス（アドレス情報）及びＡＤＩＰ同期信号を生成するＡＤＩＰ基準の検出回路５３３を形成する。

タイミング補正回路５８は、プリセット／キャリー制御回路（制御回路）５８１、及びカウンタ（第２データアドレス保持回路）５８２を有する。

補正信号生成回路５５は、ＡＤＩＰユニット同期シーケンサ回路（判定部）５５１、ＡＤＩＰワード同期シーケンサ回路（判定部）５５２、及びＡＤＩＰアドレス同期シーケンサ回路（判定部）５５３を有する。なお、これらの回路を、シーケンサ５５１、５５２、５５３と省略して呼ぶこともある。

補正信号生成回路５５は、ＡＤＩＰユニットタイミング生成回路（タイミング補正信号生成部）５５４、ＡＤＩＰワードタイミング生成回路（タイミング信号生成部）５５５、ＡＤＩＰアドレスタイミング生成回路５５７を有する。なお、これらをタイミング生成回路５５４、５５５、５５７と単に呼ぶこともある。補正信号生成回路５５は、変換回路５５８を更に有する。タイミング生成回路５５７と変換回路５５８によって、タイミング補正信号生成回路（タイミング補正信号生成部）５５６が形成される。

アドレス取得回路１０８には、ウォブル回路１０６（図１３参照）からＡＤＩＰ信号、およびＣＬ２が接続される。また、アドレス取得回路１０８には、ＲＦ回路１０７からデータ再生信号、およびＣＬ１が接続される。

アドレス取得回路１０８は、ＡＤＩＰ信号に基づいてＡＤＩＰ基準のアドレスを取得する。また、アドレス取得回路１０８は、データ再生信号に基づいてデータ基準のアドレスを取得する。後述の説明から明らかなように、本実施形態では、ＡＤＩＰ信号に基づいて生成する互いに異なる周期の複数のタイミング補正信号のいずれかで、データアドレスの出力タイミングを調整する。これによって、短時間でのアドレス取得を実現しつつ、基準位置に対するデータのずれに対して許容性をもたせることができる。

ウォブル回路１０６には、光学ヘッド１０４（図１３参照）からウォブル信号が接続される。ウォブル回路１０６は、光学ヘッド１０４から入力するウォブル信号に対して、Ａ／Ｄ（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ）変換処理、及び復号処理を順次実行する。ウォブル回路１０６による処理によって、ＡＤＩＰ信号が生成される。なお、上述のように、ＡＤＩＰ（ＡＤｄｒｅｓｓ Ｉｎ Ｐｒｅ−ｇｒｏｏｖｅ）は、ウォブルの変調によりディスク１０１に埋め込まれたアドレス情報である。

ＣＬ２は、ウォブル信号に同期したクロックである。ウォブル回路１０６には、ウォブル回路１０６からクロックＣＬ２が接続される。ウォブル回路１０６は、光学ヘッド１０４からのウォブル信号を入力信号とするＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋ Ｌｏｏｐ）を有する。ウォブル回路１０６は、ＰＬＬによって任意の倍速に応じたウォブル基準のクロックＣＬ２を生成する。

データ再生信号は、光学ヘッド１０４により読み出されたＲＦ信号がＡ／Ｄ変換されたデジタル信号である。ＲＦ回路１０７には、光学ヘッド１０４からＲＦ信号が接続される。ＲＦ回路１０７は、ＲＦ信号に対してＡ／Ｄ変換処理を実行する。このＲＦ回路１０７による処理によって、ＲＦ信号に応じたデータ再生信号が生成される。

ＣＬ１は、ＲＦ信号に同期したクロックである。ＲＦ回路１０７は、光学ヘッド１０４からのＲＦ信号を入力信号とするＰＬＬを有する。ＲＦ回路１０７は、ＰＬＬによって任意の倍速に応じたＲＦ基準のクロックＣＬ１を生成する。

以下、図５のアドレス取得回路１０８に含まれる機能ブロックについて説明する。なお、アドレス取得回路１０８は、ＬＳＩチップ等に組み込まれる機能回路により形成される。アドレス取得回路１０８の一部または全体をソフトウェア制御で実現しても良い。

はじめにアドレス取得回路１０８に含まれる機能ブロック間の接続関係について説明する。

データアドレス検出回路５１の出力は、データアドレス保持回路５７に接続される。データアドレス保持回路５７の出力は、プリセット／キャリー制御回路５８１に接続される。プリセット／キャリー制御回路５８１の出力は、カウンタ５８２に接続される。

データアドレス検出回路５１の出力は、データ同期信号生成回路５２に接続される。データ同期信号生成回路５２の出力は、データタイミング生成回路５９に接続される。データタイミング生成回路５９の出力は、データアドレス保持回路５７に接続される。また、データタイミング生成回路５９の出力は、プリセット／キャリー制御回路５８１に接続される。

ＡＤＩＰアドレス検出回路５３の出力は、ＡＤＩＰアドレス保持回路６０、ＡＤＩＰアドレスタイミング生成回路５５７、及びＡＤＩＰアドレス同期シーケンサ回路５５３に接続される。

ＡＤＩＰアドレス検出回路５３の出力は、ＡＤＩＰ同期信号生成回路５４にも接続される。ＡＤＩＰ同期信号生成回路５４の出力は、ＡＤＩＰユニット同期シーケンサ回路５５１に接続される。また、ＡＤＩＰ同期信号生成回路５４の出力は、ＡＤＩＰワード同期シーケンサ回路５５２に接続される。

ＡＤＩＰユニット同期シーケンサ回路５５１の出力は、ＡＤＩＰユニットタイミング生成回路５５４に接続される。ＡＤＩＰユニットタイミング生成回路５５４の出力は、選択回路５６に接続される。

ＡＤＩＰワード同期シーケンサ回路５５２の出力は、ＡＤＩＰワードタイミング生成回路５５５に接続される。ＡＤＩＰワードタイミング生成回路５５５の出力は、ＡＤＩＰアドレス保持回路５７１に接続される。

ＡＤＩＰアドレス同期シーケンサ回路５５３の出力は、ＡＤＩＰアドレスタイミング生成回路５５７に接続される。ＡＤＩＰアドレスタイミング生成回路５５７の出力は、変換回路５５８に接続される。変換回路５５８の出力は、選択回路５６に接続される。また、ＡＤＩＰアドレス同期シーケンサ回路５５３の出力は、選択回路５６に接続される。選択回路５６の出力は、プリセット／キャリー制御回路５８１に接続される。

ＡＤＩＰユニット同期シーケンサ回路５５１の出力は、ＡＤＩＰワード同期シーケンサ回路５５２に接続される。ＡＤＩＰワード同期シーケンサ回路５５２の出力は、ＡＤＩＰアドレス同期シーケンサ回路５５３に接続される。

ＡＤＩＰユニットタイミング生成回路５５４の出力は、ＡＤＩＰワードタイミング生成回路５５５に接続される。ＡＤＩＰワードタイミング生成回路５５５の出力は、ＡＤＩＰアドレスタイミング生成回路５５７に接続される。

図５に示すように、データ同期信号生成回路５２、データタイミング生成回路５９は、クロックＣＬ１に応じて動作する。ＡＤＩＰ同期信号生成回路５４、シーケンサ回路５５１〜５５３、タイミング生成回路５５４〜５５７、変換回路５５８、選択回路５６、データアドレス保持回路５７、タイミング補正回路５８、及びＡＤＩＰアドレス保持回路６０は、クロックＣＬ２に応じて動作する。

次にアドレス取得回路１０８に含まれる機能ブロックの機能について説明する。

データアドレス検出回路５１は、データ再生信号からデータアドレスを検出し、これをデータアドレス保持回路５７へ出力する。具体的には、データアドレス検出回路５１は、アドレスビットを検出し、検出したアドレスビットに基づいてアドレスのデコード、及びエラー検出／訂正を実行する。

データ同期信号生成回路５２は、データアドレス検出回路５１から出力されるデータ再生信号に基づいて、データフォーマット単位であるフレームに同期したフレーム同期信号を生成する。具体的には、データ同期信号生成回路５２は、フレームに含まれるフレームシンクの識別に基づいてフレーム単位の同期信号を生成する。

ＡＤＩＰアドレス検出回路５３は、ＡＤＩＰ信号に基づいて、ＡＤＩＰデータアドレスを検出し、これをＡＤＩＰアドレス保持回路６０に出力する。具体的には、ＡＤＩＰアドレス検出回路５３は、アドレスビットを検出し、検出したアドレスビットに基づいてアドレスのデコード、及びエラー検出／訂正を実行する。

ＡＤＩＰ同期信号生成回路５４は、ＡＤＩＰアドレス検出回路５３から出力されるＡＤＩＰデータアドレスに基づいて、ＡＤＩＰフォーマット単位であるＡＤＩＰユニット周期のＡＤＩＰユニット同期信号を生成する。ＡＤＩＰ同期信号生成回路５４は、生成したＡＤＩＰユニット同期信号を、ＡＤＩＰユニット同期シーケンサ回路５５１に出力する。

また、ＡＤＩＰ同期信号生成回路５４は、ＡＤＩＰアドレス検出回路５３から出力されるＡＤＩＰデータアドレスに基づいて、ＡＤＩＰフォーマット単位であるＡＤＩＰワード周期のＡＤＩＰワード同期信号を生成する。ＡＤＩＰ同期信号生成回路５４は、生成したＡＤＩＰワード同期信号を、ＡＤＩＰワード同期シーケンサ回路５５２に出力する。

ＡＤＩＰユニット同期シーケンサ回路５５１は、ＡＤＩＰユニット同期信号の周期が一定の周期（５６ウォブル周期）であるかを監視する。図６を参照して、ＡＤＩＰユニット同期シーケンサ回路５５１の状態遷移について説明する。

図６に示すように、ＡＤＩＰユニット同期シーケンサ回路５５１は、後方保護状態（Ｓ０００）、同期状態（Ｓ００１）、及び前方保護状態（Ｓ００２）という３つの状態を遷移する。

シーケンサ５５１は、初期状態のとき、後方保護状態（Ｓ０００）にある。シーケンサ５５１は、一定周期（５６ウォブル周期）でＡＤＩＰユニット同期信号（以下、単に同期信号Ｓ１と呼ぶこともある）が連続又は累積で検出したとき、同期状態（Ｓ００１）へ遷移する。５６ウォブル周期で同期信号Ｓ１が連続又は累積で検出できない場合、シーケンサ５５１は、後方保護状態（Ｓ０００）にとどまる。後方保護状態（Ｓ０００）のとき、同期は確立できていない。

シーケンサ５５１は、同期状態（Ｓ００１）のとき、５６ウォブル周期での同期信号Ｓ１の検出が維持できているかを監視する。５６ウォブル周期で同期信号Ｓ１が検出できているとき（同期状態のとき）、シーケンサ５５１は、同期状態（Ｓ００１）にとどまる。５６ウォブル周期から外れたとき同期信号Ｓ１を一度でも検出すると、シーケンサ５５１は、前方保護状態（Ｓ００２）へ遷移する。

シーケンサ５５１は、前方保護状態（Ｓ００２）のとき、同期信号Ｓ１の検出タイミングが５６ウォブル周期から完全に外れたか否かを確認する。具体的には、シーケンサ５５１は、５６ウォブル周期で同期信号Ｓ１を再検出できるかを確認する。５６ウォブル周期で同期信号Ｓ１を一度でも検出できたとき、シーケンサ５５１は、同期状態（Ｓ００１）に復帰する。５６ウォブル周期で同期信号Ｓ１を連続又は累積して検出できないとき、シーケンサ５５１は、後方保護状態（Ｓ０００）に遷移する。

シーケンサ５５１は、同期状態（Ｓ０００）及び前方保護状態（Ｓ００２）のとき、ロック信号Ｓ３をＬレベルからＨレベルに設定する。ロック信号Ｓ３をＨレベルにセットすることで、ＡＤＩＰユニットレベルで同期が確立されていることをＡＤＩＰワード同期シーケンサ回路５５２に伝達することができる。なお、ここでは、前方保護状態（Ｓ００２）のときも同期がとれているものとみなしている。

シーケンサ５５１は、後方保護状態（Ｓ０００）から同期状態（Ｓ００１）へ遷移したとき、ＡＤＩＰユニットタイミング生成回路５５４へプリセット信号Ｓ４を出力する。タイミング生成回路５５４は、プリセット信号Ｓ４をトリガーとして自走を開始する。なお、後述するように、タイミング生成回路５５４は、５６ウォブル周期（ＡＤＩＰユニット周期）でタイミング信号を生成する回路である。タイミング生成回路５５４は、プリセット信号Ｓ４で初期値をとり、その後はクロックＣＬ２のクロック数をカウントして自走する。

ＡＤＩＰワード同期シーケンサ回路５５２は、ＡＤＩＰワード同期信号の周期が一定の周期（８３ＡＤＩＰユニット周期）であるかを監視する。図７を参照して、ＡＤＩＰワード同期シーケンサ回路５５２の状態遷移について説明する。

図７に示すように、ＡＤＩＰワード同期シーケンサ回路５５２は、初期状態（Ｓ０１０）、後方保護状態（Ｓ０１１）、同期状態（Ｓ０１２）、及び前方保護状態（Ｓ０１３）という４つの状態を遷移する。

シーケンサ５５２は、初期状態のとき、シーケンサ５５１が後方保護状態（Ｓ０００）から同期状態（Ｓ００１）へ遷移するまで待機する状態にある。ロック信号Ｓ３がＬレベルからＨレベルに変わると、シーケンサ５５２は、初期状態（Ｓ０１０）から後方保護状態（Ｓ０１１）へ遷移する。ロック信号Ｓ３がＬレベルのとき、シーケンサ５５２は、初期状態（Ｓ０１０）にとどまる。

シーケンサ５５２は、後方保護状態（Ｓ０１１）のとき、一定の周期（８３ＡＤＩＰユニット）でＡＤＩＰワード同期信号Ｓ７（以下、単に同期信号Ｓ７と呼ぶこともある）が連続又は累積で検出できるかどうかを監視する。８３ＡＤＩＰユニット周期で同期信号Ｓ７が連続又は累積で検出できたとき、シーケンサ５５２は、同期状態（Ｓ０１２）へ遷移する。８３ＡＤＩＰユニット周期で同期信号Ｓ７が連続又は累積で検出できないとき、シーケンサ５５２は、後方保護状態（Ｓ０１１）にとどまる。

シーケンサ５５２は、同期状態（Ｓ０１２）のとき、８３ＡＤＩＰユニット周期での同期信号Ｓ７の検出が維持できているかを監視する。８３ＡＤＩＰユニット周期で同期信号Ｓ７が検出できているとき（同期状態のとき）、シーケンサ５５２は、同期状態（Ｓ０１２）にとどまる。８３ＡＤＩＰユニット周期からずれたタイミングで同期信号Ｓ７を一度でも検出すると、シーケンサ５５２は、前方保護状態（Ｓ０１３）へ遷移する。

シーケンサ５５２は、前方保護状態（Ｓ０１３）のとき、同期信号Ｓ７の検出タイミングが８３ＡＤＩＰユニット周期から完全に外れたかを確認する。具体的には、シーケンサ５５２は、８３ＡＤＩＰユニット周期で同期信号Ｓ７を再検出できるかを確認する。８３ＡＤＩＰユニット周期で同期信号Ｓ７を一度でも検出できたとき、シーケンサ５５２は、同期状態（Ｓ０１２）に復帰する。８３ＡＤＩＰユニット周期で同期信号Ｓ７を連続又は累積して検出できないとき、シーケンサ５５２は、初期状態（Ｓ０１０）に遷移する。

シーケンサ５５２は、ロック信号Ｓ３がＬレベルのとき、どの状態にあっても初期状態（Ｓ０１０）に遷移し、ロック信号Ｓ３がＬレベルからＨレベルに変わるまで初期状態（Ｓ０１０）にとどまる。

シーケンサ５５２は、同期状態（Ｓ０１２）又は前方保護状態（Ｓ０１３）のとき、ロック信号Ｓ９をＬレベルからＨレベルに変更する。ロック信号Ｓ９をＨレベルにセットすることで、ＡＤＩＰワードレベルで同期が確立されていることをＡＤＩＰアドレス同期シーケンサ回路５５３に伝達することができる。なお、ここでは、前方保護状態（Ｓ００２）のときも同期がとれているものとみなしている。

シーケンサ５５２は、後方保護状態（Ｓ０１１）から同期状態（Ｓ０１２）へ遷移したとき、プリセット信号Ｓ１０をＡＤＩＰワードタイミング生成回路５５５に出力する。タイミング生成回路５５５は、プリセット信号Ｓ１０に基づいて自走を開始する。なお、後述するように、タイミング生成回路５５５は、８３ＡＤＩＰ周期（ＡＤＩＰワード周期）でタイミング信号を生成する回路である。タイミング生成回路５５５は、プリセット信号Ｓ１０で初期値をとり、その後はクロックＣＬ２のクロック数をカウント、及びタイミング生成回路５５４からのキャリーに基づいて自走する。

ＡＤＩＰアドレス同期シーケンサ回路５５３は、ＡＤＩＰアドレス検出回路５３から出力されるＡＤＩＰアドレスの信頼性を確認し、その信頼性が確認できたとき、ＡＤＩＰアドレスタイミング生成回路５５７に対してプリセット信号Ｓ１５を出力する。図８を参照して、ＡＤＩＰアドレス同期シーケンサ回路５５３の状態遷移について説明する。

図８に示すように、ＡＤＩＰアドレス同期シーケンサ回路５５３は、初期状態（Ｓ０２０）、アドレス判定状態（Ｓ０２１）、及び同期状態（Ｓ０２２）という３つの状態を遷移する。

シーケンサ５５３は、初期状態（Ｓ０２０）のとき、シーケンサ５５２が同期状態（Ｓ０１２）へ遷移するまで待機する状態にある。シーケンサ５５３は、ロック信号Ｓ９がＬレベルからＨレベルになると、アドレス判定状態（Ｓ０２１）へ遷移する。シーケンサ５５３は、ロック信号Ｓ９がＬレベルの間は、初期状態（Ｓ０２０）にとどまる。

シーケンサ５５３は、アドレス判定状態（Ｓ０２１）のとき、時間的に連続して入力するＡＤＩＰアドレスＳ１２のアドレス値が連続しているか否かを判定する。例えば、シーケンサ５５３は、現時点のアドレス値と１つ前のアドレス値を比較し、アドレス値が所定の値（例えば、１）だけ違うか否かを判定する。アドレス値に連続性がある場合、シーケンサ５５３は同期状態（Ｓ０２２）へ遷移する。アドレス値に連続性がない場合、シーケンサ５５３はアドレス判定状態（Ｓ０２１）にとどまる。アドレス値の連続性を確認することで、非連続のＡＤＩＰアドレスに基づいてタイミング生成することを回避することができる。

シーケンサ５５３は、同期状態（Ｓ０２２）のとき、ＡＤＩＰアドレスタイミング生成回路５５７に対してプリセット信号Ｓ１５を出力する。タイミング生成回路５５７は、プリセット信号Ｓ１５に応じて、ＡＤＩＰアドレス検出回路５３から接続されたＡＤＩＰアドレスのアドレス値を取り込み、これを変換回路５５８へ出力する。

シーケンサ５５３は、ロック信号Ｓ９がＬレベルになると、どの状態にあっても初期状態（Ｓ０２０）へ遷移し、ロック信号Ｓ９がＬレベルからＨレベルになるまで初期状態（Ｓ０２０）にとどまる。

シーケンサ５５３は、同期状態（Ｓ０２２）にあるとき、ロック信号Ｓ１４をＬレベルからＨレベルに変更する。ロック信号Ｓ１４をＨレベルにセットすることで、ＡＤＩＰアドレスレベルで同期が確立されていることを選択回路５６に伝達することができる。

ＡＤＩＰユニットタイミング生成回路５５４は、ＡＤＩＰユニット周期のタイミングを生成する。タイミング生成回路５５４は、０〜５５を１サイクルとするカウンタを有する。カウンタの１サイクルは、１ＡＤＩＰユニット（５６ウォブル）に対応して設定されている。タイミング生成回路５５４は、クロックＣＬ２のパルスのカウント（＋１）に応じてカウント値を＋１する。タイミング生成回路５５４は、カウント値＝０のとき、タイミング補正パルスを出力する。タイミング生成回路５５４は、カウンタのカウント値が５５から０になったとき、ＡＤＩＰワードタイミング生成回路５５５にキャリー信号を出力する。また、同様に、選択回路５６にタイミング補正信号を出力する。

なお、ＡＤＩＰユニットの周期よりも長い周期でタイミング補正パルスをタイミング生成回路５５４に出力させても良い。これによって、記録済みデータのずれを吸収する範囲を広げることができる。つまり、基準位置に対するデータのずれに対して許容性をもたせることができる。

ＡＤＩＰワードタイミング生成回路５５５は、ＡＤＩＰワード周期（８３ＡＤＩＰユニット周期）でタイミングを生成する。タイミング生成回路５５５は、０〜８２を１サイクルとするカウンタを有する。カウンタの１サイクルは、１ＡＤＩＰワード（８３ＡＤＩＰユニット）に対応して設定されている。タイミング生成回路５５５は、クロックＣＬ２のパルスのカウント（＋１）に応じてカウント値を＋１する。また、タイミング生成回路５５５は、ＡＤＩＰユニットタイミング生成回路５５４からのキャリー信号のカウント（＋１）に応じてカウント値を＋１する。タイミング生成回路５５５は、カウンタのカウント値に応じてタイミング信号Ｓ８を生成して出力する。タイミング生成回路５５５は、カウンタのカウント値が８２から０になったとき、ＡＤＩＰアドレスタイミング生成回路５５７にキャリー信号を出力する。

ＡＤＩＰアドレスタイミング生成回路５５７は、カウンタを有し、ＡＤＩＰアドレスのアドレス値を保持し、これを出力する。タイミング生成回路５５７は、プリセット信号Ｓ１５に応じて、ＡＤＩＰアドレス検出回路５３から接続されたＡＤＩＰアドレスのアドレス値を取り込む。その後、タイミング生成回路５５７は、クロックＣＬ２のパルスのカウント（＋１）に応じて、保持しているアドレス値を＋１する。また、タイミング生成回路５５７は、ＡＤＩＰワードタイミング生成回路５５５から出力されるキャリー信号に応じて、保持しているアドレス値を＋１する。

変換回路５５８は、ＡＤＩＰアドレスタイミング生成回路５５７から出力されたＡＤＩＰアドレスに基づいてＡＵＮ周期のタイミング補正信号Ｓ１７を生成する。図４に示すように、ＡＤＩＰワードとＡＵＮは対応付けられている。変換回路５５８は、ＡＤＩＰアドレスを復号し、ＡＤＩＰワードのオフセット番号を特定し、図４の対応関係に基づいてＡＵＮのタイミングを算出する。そして、変換回路５５８は、ＡＵＮ周期のタイミング補正信号Ｓ１７を出力する。

なお、ＡＵＮ周期よりも長い周期（Ｎ（Ｎは自然数とする）×ＡＵＮ周期）でタイミング補正パルスを変換回路５５８に出力させても良い。これによって、記録済みデータのずれを吸収する範囲を広げることができる。つまり、基準位置に対するデータのずれに対して許容性をもたせることができる。

選択回路５６は、ロック信号Ｓ１４に基づいて、タイミング補正信号Ｓ６又はタイミング補正信号Ｓ１７を選択し、選択した信号をタイミング補正信号Ｓ１９としてプリセット／キャリー制御回路５８１に出力する。

選択回路５６は、ロック信号Ｓ１４がＬレベルのとき、タイミング補正信号Ｓ６を選択して出力する。選択回路５６は、ロック信号Ｓ１４がＨレベルのとき、タイミング補正信号Ｓ１７を選択して出力する。上述のように、ＡＤＩＰアドレス同期シーケンサ回路５５３が同期状態（Ｓ０２２）のとき、ロック信号Ｓ１４はＨレベルにセットされる。ＡＤＩＰアドレスの連続性が確認できた段階ではじめてロック信号Ｓ１４はＨレベルになる。

本実施形態では、はじめは短周期のタイミング補正信号Ｓ６を選択し、その後、長周期のタイミング補正信号Ｓ１７を選択する。これによって、記録済みデータのずれを吸収する範囲を広げることができる。つまり、基準位置に対するデータのずれに対して許容性をもたせることができる。

データタイミング生成回路５９は、フレーム同期信号に基づいて、ＡＵＮ周期のタイミング信号Ｓ２０を生成し、これをデータアドレス保持回路５７に出力する。データタイミング生成回路５９は、フレーム同期信号に基づいて、ディスク１０１に書き込まれたデータの最終フレームを検出したとき、最終フレーム信号Ｓ２２をＬレベルからＨレベルに変更し、これをプリセット／キャリー制御回路５８１に出力する。

データアドレス保持回路５７は、データタイミング生成回路５９から出力されるタイミング信号Ｓ２０に基づいて、データアドレス検出回路５１から出力されるデータアドレスＳ１８をラッチする。

プリセット／キャリー制御回路５８１は、タイミング補正信号Ｓ１９がＨレベルのとき、データアドレス保持回路５７が保持するデータアドレスをカウンタ５８１にプリセットする。

プリセット／キャリー制御回路５８１は、Ｈレベルの最終フレーム信号Ｓ２２が入力したとき、カウンタ５８２を強制的にインクリメントする。換言すると、最終フレーム信号Ｓ２２が入力したとき、プリセット／キャリー制御回路５８１は、タイミング補正信号Ｓ１９がＨレベルであっても、データアドレス保持回路５７が保持するデータアドレスをカウンタ５８１にプリセットしない。ディスク１０１からデータを読出してデータアドレス保持回路５７のアドレス値を更新するまでにはデコード遅延が発生する。データアドレス保持回路５７の保持値の更新よりも先行してカウンタ５８２をインクリメントすることでデコード遅延の影響を回避することができる。

カウンタ５８２は、プリセット／キャリー制御回路５８１による制御に応じたアドレス値を出力する。

ＡＤＩＰアドレス保持回路６０は、ＡＤＩＰワードタイミング生成回路５５５から出力されるタイミング信号Ｓ８に基づいて、ＡＤＩＰアドレス検出回路５３から出力されるＡＤＩＰアドレスをラッチする。

次に、図９乃至図１２を参照して、アドレス取得回路１０８の動作について説明する。

はじめに図９に示すタイミングチャートを参照して説明する。

まず、ＡＤＩＰアドレス検出回路５３は、ＡＤＩＰ信号に基づいてＡＤＩＰデータアドレスを検出し、これをＡＤＩＰアドレス保持回路６０へ出力する。また、ＡＤＩＰ同期信号生成回路５４は、受信したＡＤＩＰ信号に基づいて、ＡＤＩＰユニット同期信号Ｓ１を生成する。図９に示すように、ＡＤＩＰ同期信号生成回路５４からは、１ＡＤＩＰユニット間隔でＡＤＩＰユニット同期信号Ｓ１が出力される。

ＡＤＩＰユニット同期シーケンサ回路５５１は、まず後方保護状態（Ｓ０００）にある。図９に示すように、ＡＤＩＰユニット同期シーケンサ回路５５１は、一定周期で同期信号Ｓ１を連続で検出したとき、同期状態（Ｓ００１）へ遷移する。そして、シーケンサ５５１は、図９に示すように、ロック信号Ｓ３をＨレベルにセットする。また、シーケンサ５５１は、５６ウォブル周期で同期信号Ｓ１が検出できているのか監視する。更に、図９に示すように、シーケンサ５５１は、プリセット信号Ｓ４を、ＡＤＩＰユニットタイミング生成回路５５４に出力する。そして、タイミング生成回路５５４は、図９に示すように、クロックＣＬ２に基づいて１ウォブル周期でカウント動作を開始する。タイミング生成回路５５４は、カウント値＝０のタイミングで、タイミング補正信号Ｓ６を出力する。

選択回路５６は、ロック信号Ｓ１４がＬレベルであるため、タイミング補正信号Ｓ６をタイミング補正信号Ｓ１９として出力する。タイミング補正信号Ｓ６は、シーケンサ５５１が後方保護状態（Ｓ０００）から同期（Ｓ０１０）へ遷移したときから生成される。従って、比較的短い期間に、データアドレスの取得時点を補正するためのタイミング補正信号を生成することができる。なお、この時点では、選択回路５６には、他方のタイミング補正信号Ｓ１７は接続されていない。

シーケンサ５５１は、５６ウォブル周期で同期信号Ｓ１を検出できないとき、前方保護状態（Ｓ００２）へ遷移する。シーケンサ５５１は、５６ウォブル周期で同期信号Ｓ１を検出できないとき、後方保護状態（Ｓ０００）へ遷移する。前方保護状態から後方保護状態へ遷移するとき、シーケンサ５５１は、ロック信号Ｓ３をＨレベルからＬレベルに変更する。これによりシーケンサ５５２を強制的に初期状態（Ｓ０１０）に設定する。

次に、図１０を参照して、アドレス取得回路１０８の動作の動作について更に説明する。尚、図９は、図１０の（ａ）で示す点線部分を拡大した図である。

図１０に示すように、ロック信号Ｓ３がＨレベルにセットされると、シーケンサ５５２は、初期状態（Ｓ０１０）から後方保護状態（Ｓ０１１）へ遷移する。シーケンサ５５２は、８３ＡＤＩＰユニット周期で同期信号Ｓ７が検出できるか否かを監視する。なお、同期信号Ｓ７は、ＡＤＩＰアドレス検出回路５３及びＡＤＩＰ同期信号生成回路５４による動作により生成され、シーケンサ５５２に接続される。

シーケンサ５５２は、８３ＡＤＩＰユニット周期で同期信号Ｓ７を連続して検出できたとき、後方保持状態（Ｓ０１１）から同期状態（Ｓ０１２）へ遷移する。そして、シーケンサ５５２は、ロック信号Ｓ９をシーケンサ５５３へ出力する。また、シーケンサ５５２は、プリセット信号Ｓ１０をＡＤＩＰワードタイミング生成回路５５５へ出力する。ＡＤＩＰワードタイミング生成回路５５５は、プリセット信号Ｓ１０に応じて、予め初期値として設定された値からクロックＣＬ２に基づいてカウント動作を開始する。タイミング生成回路５５５は、カウンタのカウント値に応じてタイミング信号Ｓ８を生成して出力する。

なお、シーケンサ５５２は、８３ＡＤＩＰユニット周期で同期信号Ｓ７を検出できないとき、前方保護状態（Ｓ０１３）へ遷移する。シーケンサ５５２は、８３ＡＤＩＰユニット周期で同期信号Ｓ７を再検出できないとき、初期状態（Ｓ０１０）へ遷移する。後方保護状態（Ｓ０１３）から後方保護状態（Ｓ０１０）へ遷移するとき、シーケンサ５５２は、ロック信号Ｓ９をＨレベルからＬレベルに変更する。これによりシーケンサ５５３を強制的に初期状態（Ｓ０２０）に設定する。

次に、図１１を参照して、アドレス取得回路１０８の動作の動作について更に説明する。尚、図１０は、図１１の（ｂ）で示す点線部分を拡大した図である。

ロック信号Ｓ９がＨレベルになると、シーケンサ５５３は、初期状態（Ｓ０２０）からアドレス判定状態（Ｓ０２１）へ遷移する。シーケンサ５５３は、時間的に連続して入力するＡＤＩＰアドレスＳ１２のアドレス値が連続しているか否かを判定する。アドレス値が連続していることが確認できた場合、シーケンサ５５３は、アドレス判定状態（Ｓ２１）から同期状態（Ｓ２２）へ遷移する。そして、シーケンサ５５３は、Ｈレベルのロック信号Ｓ１４を選択回路５６へ出力する。また、シーケンサ５５３は、プリセット信号Ｓ１５をタイミング生成回路５５７へ出力する。タイミング生成回路５５７は、プリセット信号Ｓ１５に応じて、ＡＤＩＰアドレス検出回路５３からのＡＤＩＰアドレスのアドレス値を取り込む。その後、タイミング生成回路５５７は、クロックＣＬ２、キャリー信号に応じてアドレス加算を実行する。変換回路５５８は、ＡＤＩＰアドレスタイミング生成回路５５７から出力されたＡＤＩＰアドレスに基づいてＡＵＮ周期のタイミング補正信号Ｓ１７を生成する。

選択回路５６は、ロック信号Ｓ１４がＨレベルになってから暫く遅延して、タイミング補正信号Ｓ１７をタイミング補正信号Ｓ１９として出力する。

プリセット／キャリー制御回路５８１は、タイミング補正信号Ｓ１９がＨレベルのとき、データアドレス保持回路５７が保持するデータアドレスをカウンタ５８１にプリセットする。但し、Ｈレベルの最終フレーム信号Ｓ２２が入力したとき、プリセット／キャリー制御回路５８１は、カウンタ５８２を強制的にインクリメントする。ディスク１０１からデータを読出してデータアドレス保持回路５７のアドレス値を更新するまでにはデコード遅延が発生する。データアドレス保持回路５７の保持値の更新よりも先行してカウンタ５８２をインクリメントすることでデコード遅延の影響を回避することができる。

なお、シーケンサ５５３は、アドレス値の連続性を確認できないとき、アドレス判定状態にとどまる。また、シーケンサ５５３は、ロック信号Ｓ９がＬレベルになると、どの状態にあっても初期状態（Ｓ０２０）へ遷移する。

図１２を参照して、アドレス取得回路１０８の動作について説明する。

図１２に示すように、データアドレスＳ１８、タイミング信号Ｓ２０の取得時点は変動する。従って、時間的に変動してアドレスがデータアドレス保持回路５７セットされる。データアドレス保持回路５７にセットされたデータアドレスに基づいてアドレス取得する場合には、アドレスの取得タイミングの変動によって、光ディスクのデータ記憶品質が劣化してしまうおそれがある。

本実施形態では、図１２に示すように、選択回路５６は、ＡＤＩＰ信号に基づいて生成したタイミング補正信号Ｓ６をタイミング補正信号Ｓ１９として選択して出力する。このタイミング補正信号Ｓ１９によって、データアドレスの出力タイミングを調整することによって、アドレス取得タイミングを光ディスク上の基準位置に合わせることができる。

また、図１２に示すように、データタイミング生成回路５９が最終フレームを検出すると、最終フレーム信号Ｓ２２をプリセット／キャリー制御回路５８１へ出力する。プリセット／キャリー制御回路５８１は、最終フレーム信号Ｓ２２を検出すると、カウンタ５８２を強制的にインクリメントする。データアドレス保持回路５７の保持値の更新よりも先行してカウンタ５８２をインクリメントすることでデコード遅延の影響を回避することができる。

上述の説明から明らかなように、本実施形態では、アドレス取得に要する期間の短時間化を図るため、ＡＤＩＰ基準のアドレス取得に加えて、データ基準のアドレス取得も実行する。このとき、ＡＤＩＰ信号に基づいて生成したタイミング補正信号に基づいて、データアドレスの出力タイミングを調整する。これによって、光ディスク上の基準位置に合わせてアドレス取得をすることができる。

ＡＤＩＰ基準でのアドレス取得の際には、ウォブルから読み出したウォブル信号の歪等によって正確なアドレス取得タイミングを検出することが難しい場合がある。データ基準でのアドレス取得の際には、データトラックから読み出したデータ信号からアドレス、タイミング取得をするため、ウォブル信号の品質に左右されにくいというメリットがある。

また、本実施形態では、光ディスク上の基準位置に合わせてアドレス取得するため、２つの異なる周期のタイミング補正信号（ＡＤＩＰユニット周期のタイミング補正信号Ｓ６、ＡＵＮ周期のタイミング補正信号Ｓ１７）の一方でデータアドレスの出力タイミングを調整する。はじめは短周期のタイミング補正信号Ｓ６でデータアドレスの出力タイミングを調整し、その後、長周期のタイミング補正信号Ｓ１７でデータアドレスの出力タイミングを調整する。これによって、記録済みデータのずれを吸収する範囲を広げることができる。つまり、基準位置に対するデータのずれに対して許容性をもたせることができる。

また、タイミング補正信号の信頼性を高めるために、シーケンサ回路５５１〜５５２で同期信号又はＡＤＩＰアドレスの状態を判定したうえで、タイミング生成回路５５４、５５５、５５６でタイミング補正信号又はタイミング信号を生成する。これによって、エラーによってアドレス取得タイミングに誤差が生じることを効果的に抑制することができる。

最後に、図１３を参照して、アドレス取得回路１０８が組み込まれる光ディスク装置の概略的なブロック構成について説明する。なお、光ディスクの具体的な構成は任意である。また、光ディスクの具体的な構成は、当業者にとっては自明であるため、その詳細な説明は省略する。

スピンドルモータ１０２及びモータドライバ１０３は、光ディスク１０１の回転を制御する。光学ヘッド１０４は、光ディスク１０１に対してレーザ光を照射、または反射光を受光することで記録/再生制御を行う。サーボ回路１０５は、スピンドルモータ１０２の回転速度制御や光学ヘッド１０４のフォーカシング/トラッキング制御を行う。ウォブル回路１０６は、光学ヘッド１０４から入力したウォブル信号に対してA/D変換や2値化を行い、PLLによって倍速に応じたウォブル基準のチャネルクロックを生成する。また、ウォブル回路１０６は、ウォブル信号の検波によってMSK変調部を検出し、ＡＤＩＰの同期信号およびアドレス情報を生成する。RF回路１０７は、光学ヘッド１０４から入力したRF信号に対してA/D変換や2値化を行い、PLLによって倍速に応じたRF基準のチャネルクロックを生成する。また、ＲＦ回路１０７は、RFに含まれる同期信号およびアドレス情報を生成する。アドレス取得回路１０８は、ウォブル回路１０６またはRF回路１０７からチャネルクロックや同期信号、アドレス情報を入力し、同期の確立およびアドレス生成を行う。記録データ符号/再生データ復号回路１０９は、バッファメモリ１１０に保持される記録データの符号化、またはRF回路１０８が出力する再生データの復号化を行う。バッファメモリ１１０は、ホストPC１１３から受信した符号化前の記録データ、または再生データ復号回路１０９で復号した再生データを蓄積する。システムコントローラ１１２は、バッファI/F１１１を介してバッファメモリ１１０とホストPC１１３間の通信制御を行う。記録補償回路１１４は、記録データ符号回路１０９で符号化した記録データを基にレーザパルスを制御し、最適なレーザパワーで記録するように調整を行う。

本発明の技術的範囲は、上述の実施形態に限定されるべきではない。本発明は、ＢＤ以外の他の光ディスクに対しても適用可能である。

本発明の第１の実施形態にかかるＡＤＩＰフォーマットに関する説明図である。 本発明の第１の実施形態にかかるデータフォーマットに関する説明図である。 本発明の第１の実施形態にかかるランダムシフトに関する説明図である。 本発明の第１の実施形態にかかるＡＤＩＰワードとＡＵＮとの関係を示す説明図である。 本発明の第１の実施形態にかかるアドレス取得回路の概略的なブロック図である。 本発明の第１の実施形態にかかるシーケンサの動作状態を示す説明図である。 本発明の第１の実施形態にかかるシーケンサの動作状態を示す説明図である。 本発明の第１の実施形態にかかるシーケンサの動作状態を示す説明図である。 本発明の第１の実施形態にかかるアドレス取得回路の動作を説明するためのタイミングチャートである。 本発明の第１の実施形態にかかるアドレス取得回路の動作を説明するためのタイミングチャートである。 本発明の第１の実施形態にかかるアドレス取得回路の動作を説明するためのタイミングチャートである。 本発明の第１の実施形態にかかるアドレス取得回路の動作を説明するためのタイミングチャートである。 本発明の第１の実施形態にかかる光ピックアップ装置の概略的な構成を示すブロック図である。

符号の説明

５１ データアドレス検出回路
５２ データ同期信号生成回路
５３ アドレス検出回路
５４ 同期信号生成回路
５５ 補正信号生成回路
５６ 選択回路
５７ データアドレス保持回路
５８ タイミング補正回路
５９ データタイミング生成回路
６０ アドレス保持回路

５１１ 検出回路
５３３ 検出回路

５５１ ユニット同期シーケンサ
５５１ ユニット同期シーケンサ回路
５５２ ワード同期シーケンサ回路
５５３ アドレス同期シーケンサ回路

５５４ ＡＤＩＰユニットタイミング生成回路
５５５ ＡＤＩＰワードタイミング生成回路
５５６ タイミング補正信号生成回路
５５７ ＡＤＩＰアドレスタイミング生成回路
５５８ 変換回路

５７ データアドレス保持回路
５８ タイミング補正回路
５８１ プリセット／キャリー制御回路
５８２ カウンタ

Ｓ１ ＡＤＩＰユニット同期信号
Ｓ７ ＡＤＩＰワード同期信号

Ｓ６ タイミング補正信号
Ｓ１７ タイミング補正信号
Ｓ１９ タイミング補正信号

Ｓ４ プリセット信号
Ｓ１０ プリセット信号
Ｓ１５ プリセット信号

Ｓ１４ ロック信号
Ｓ３ ロック信号
Ｓ９ ロック信号

Ｓ８ タイミング信号

Ｓ１２ ＡＤＩＰアドレス
Ｓ１８ データアドレス

Ｓ２０ タイミング信号
Ｓ２２ 最終フレーム信号

１０１ 光ディスク
１０２ スピンドルモータ
１０３ モータドライバ
１０４ 光学ヘッド
１０５ サーボ回路
１０６ ウォブル回路
１０７ ＲＦ回路
１０８ アドレス取得回路
１０９ 記録データ符号/再生データ復号回路
１１０ バッファメモリ
１１２ システムコントローラ
１１４ 記録補償回路

Claims (11)

1. 光ディスクのウォブルから読み出されるＡＤＩＰ（ＡＤｄｒｅｓｓ Ｉｎ Ｐｒｅ−ｇｒｏｏｖｅ）信号に基づいて、互いに異なる周期の複数のタイミング補正信号を生成する補正信号生成回路と、
   前記補正信号生成回路で生成される前記タイミング補正信号を選択して出力する補正信号選択回路と、
   前記光ディスクのデータトラックから読み出されるデータ信号に基づいて検出されるデータアドレスを、前記補正信号選択回路から伝達される前記タイミング補正信号に応じたタイミングで出力するタイミング補正回路と、
   を備えるアドレス取得回路。
2. 前記データ信号から生成されるデータ同期信号に応じたタイミングで、前記データアドレスを保持して前記タイミング補正回路へ出力する第１データアドレス保持回路を更に備えることを特徴とする請求項１に記載のアドレス取得回路。
3. 前記タイミング補正回路は、
   前記データアドレスを保持し出力する第２データアドレス保持回路と、
   前記補正信号選択回路から伝達される前記タイミング補正信号に応じたタイミングで、前記第１アドレス保持回路に保持された前記データアドレスを前記第２データアドレス保持回路へ転送する制御回路と、
   を備えることを特徴とする請求項２に記載のアドレス取得回路。
4. 前記データ信号から前記データアドレスを検出するデータアドレス検出回路と、
   前記データ信号から前記データ同期信号を生成するデータ同期信号生成回路と、
   を更に備えることを特徴とする請求項２又は３に記載のアドレス取得回路。
5. 前記補正信号生成回路は、
   前記ＡＤＩＰ信号から検出されるＡＤＩＰ同期信号の周期が所定の周期か否かを判定する複数の判定部と、
   前記判定部による判定結果に応じて前記タイミング補正信号を生成する複数の補正信号生成部と、
   を備えることを特徴とする請求項１乃至４のいずれか一項に記載のアドレス取得回路。
6. 前記ＡＤＩＰ信号から検出したＡＤＩＰアドレスを保持するＡＤＩＰアドレス保持回路を更に備え、
   前記補正信号生成回路は、前記ＡＤＩＰアドレス保持回路が前記ＡＤＩＰアドレスを取り込むタイミングを決定づけるタイミング信号も生成することを特徴とする請求項５に記載のアドレス取得回路。
7. 前記補正信号生成回路は、
   前記ＡＤＩＰ信号から生成した第１ＡＤＩＰ同期信号の周期が所定の周期か否かを判定する第１判定部と、
   前記ＡＤＩＰ信号から生成した第２ＡＤＩＰ同期信号の周期が所定の周期か否かを判定する第２判定部と、
   前記ＡＤＩＰアドレス保持回路に接続される前記ＡＤＩＰアドレスの連続性を判定する第３判定部と、
   前記第１判定部の判定結果に基づいて前記第１タイミング補正信号を生成する第１補正信号生成部と、
   前記第２判定部の判定結果に基づいて前記タイミング信号を生成するタイミング信号生成部と、
   前記第３判定部の判定結果に基づいて前記ＡＤＩＰアドレスを取り込んで保持すると共に、保持した前記ＡＤＩＰアドレスに基づいて前記第２タイミング補正信号を生成する第２補正信号生成部と、
   を少なくとも備えることを特徴とする請求項６に記載のアドレス取得回路。
8. 前記ＡＤＩＰ信号から前記ＡＤＩＰアドレスを検出するＡＤＩＰアドレス検出回路と、
   前記ＡＤＩＰ信号から前記同期信号を生成する第２同期信号生成回路と、
   を更に備えることを特徴とする請求項６または７に記載のアドレス取得回路。
9. 光ディスク上の位置を示すアドレスを取得するアドレス取得方法であって、
   補正信号生成部は、前記光ディスクのウォブルから読み出されるＡＤＩＰ（ＡＤｄｒｅｓｓ Ｉｎ Ｐｒｅ−ｇｒｏｏｖｅ）信号に基づいて、互いに異なる周期の複数のタイミング補正信号を生成し、
   補正信号選択部は、前記補正信号生成部で生成される前記タイミング補正信号を選択して出力し、
   タイミング補正部は、前記光ディスクのデータトラックから読み出されるデータ信号に基づいて検出されるデータアドレスを、前記補正信号選択部から伝達される前記タイミング補正信号に応じたタイミングで出力する、アドレス取得方法。
10. 第１データアドレス保持部は、前記データ信号から生成されるデータ同期信号に応じたタイミングで、前記データアドレスを保持して前記タイミング補正部へ出力する、請求項９に記載のアドレス取得方法。
11. 前記タイミング補正部に含まれる第２データアドレス保持部は、前記データアドレスを保持し出力し、
    前記タイミング補正部に含まれる制御部は、前記補正信号選択部から伝達される前記タイミング補正信号に応じたタイミングで、前記第１アドレス保持部に保持された前記データアドレスを前記第２データアドレス保持部へ転送する、請求項１０に記載のアドレス取得方法。

Images