JP2005050469A - アドレス取得方法、及びそれを用いた光ディスク装置 - Google Patents

Abstract

【課題】光ディスクの再生等の処理において、記録データの状態によってアドレスの同期状態が不安定になった場合にオフトラック等のエラーによる処理が中断するのを防止するアドレス取得方法を提供する。
【解決手段】ディスク状記録媒体において読み出された信号から同期パターンを検出し、データアドレス検出回路２０１およびプリピットアドレス検出回路２０２によりアドレス同期信号を生成する。アドレス同期信号によって取得されるアドレスはアドレス保持回路２０６に一時的に保持され、複数回のアドレス同期信号のアドレスを得た場合は、最新のアドレスが保持される。保持されたアドレスは、データ再生信号およびウォブル信号等から発生するクロック信号に基いて生成されるアドレス取得タイミングによって取得する。
【選択図】図２

Description

本発明は、ディスク状記録媒体に対してデータの記録／再生を行う光ディスク装置に関する技術に属する。

従来、記録媒体の一例としての光ディスクにおいては、位相情報およびアドレス情報がディスク上にプリフォーマットされており、記録再生装置では、記録再生時に、光ディスクにプリフォーマットされた位相情報に基づいてクロック信号を再生し、当該クロック信号に基づいてアドレス情報の読出を行なっていた。しかしプリピットなどのプリフォーマット情報は、データの記録済み領域ではデータ情報と重畳されるため、再生信号からプリフォーマット情報を精度良く抽出できないことが知られている。逆に、データの未記録領域では、データが記録されていないためアドレス同期信号を作ることができない。

よってアドレス取得は、記録済み領域ではデータ情報に含まれるアドレス情報（以下、ＤＡＴＡＩＤと呼ぶ）から作成する同期信号を用い、未記録領域ではプリピット情報等から作成するアドレス同期信号を用いて、データの記録／再生を行う必要がある。

しかし、外乱などに起因するバッファアンダランエラーやアドレス取得のタイミングずれなどにより、データがずれて記録される場合がある。この場合、数フレームから数セクタ程度の重ね書きや、未記録領域がトラック上に形成されることがある。

例えば特許文献１では、このようなディスク上のデータの信頼性が低い領域の記録／再生において、同期信号作成のための同期パターンが検出されなかった場合は、同期信号生成回路で同期パターンを補間し同期信号を生成する。セクタアドレスの取得は従来どおり同期信号が生成されたタイミング（同期信号がＨになるタイミング）で行う。更に、ディスクから読み出した信号から発生するクロック信号のカウントにより、データの記録開始位置および終了位置を予測することで、データを再生する。
特開平１０−２４１３０２号公報

しかし、前記同期信号生成回路のような構成では、データがずれて記録されている場合などにおいて、同期パターンの補間と検出した同期パターンにずれが生じてしまい、アドレスの不連続性（オフトラック）と判定し再生等の動作が失敗してしまう。また記録済み領域と未記録領域が混在するような領域を再生する場合、記録済／未記録の遷移領域において同期状態が不安定となり同期外れや誤認識等を引き起し、再生等の処理を行うことが出来なかったり、アドレス取得において誤判定を行う場合がある。

また、前記構成では記録フォーマットによってデータの記録開始位置および終了位置が予測できるメディアを対象としているため、ＤＶＤ−Ｒ、ＤＶＤ＋Ｒなどのメディアには適用できない。

請求項１に記載の発明によれば、ディスク状記録媒体において読み出された信号から同期パターンを検出しアドレス同期信号を生成するアドレス同期信号生成回路と、前記読み出された信号と発生されたクロック信号との比較誤差信号に基づいてクロック信号を生成するクロック信号生成回路と、前記クロック信号に基づいてアドレス取得タイミングを生成するアドレス取得タイミング生成回路と、前記アドレス同期信号により前記アドレス取得タイミングをプリセットするためのプリセット信号を選択するアドレス同期信号判定回路と、前記プリセット信号のタイミングでアドレスを取得することを特徴とするアドレス取得回路。

請求項２に記載の発明によれば、請求項２に記載のアドレス取得タイミング生成回路において、光ディスクの記録状態等によってクロックを切り替える機能を有するクロック信号生成回路を備える。

請求項３に記載の発明によれば、請求項３に記載のクロック信号生成回路において、記録されているデータを基にクロック信号を生成する機能を有する。

請求項４に記載の発明によれば、請求項３に記載のクロック信号生成回路において、ウォブル情報を基にクロック信号を生成する機能を有する。

請求項５に記載の発明によれば、請求項３に記載のクロック信号生成回路において、倍速に応じて決定される自走クロックを基にクロック信号を生成する機能を有する。

請求項６に記載の発明によれば、請求項２に記載のアドレス同期信号生成回路において、プリセット信号生成を光ディスクの記録状態によって切替える同期信号判定回路を有する。

請求項７に記載の発明によれば、請求項７に記載のアドレス同期信号生成回路において、光ディスクから読み出されるデータに含まれる同期（シンク）情報を使用してプリセット信号を生成する機能を有する。

請求項８に記載の発明によれば、請求項７に記載のアドレス同期信号生成回路において、光ディスクに予め埋め込まれたプリフォーマット（シンク）情報を使用してプリセット信号を生成する機能を有する。

請求項９に記載の発明によれば、光ディスク装置のアドレス取得を行うアドレス取得回路は、ディスク状記録媒体において、読み出された信号から同期パターンを検出しアドレス同期信号を生成するアドレス同期信号生成回路と、前記読み出された信号と発生されたクロック信号との比較誤差信号に基づいてクロック信号を生成するクロック信号生成回路と、前記クロック信号に基づいてアドレス取得タイミングを生成するアドレス取得タイミング生成回路と、前記アドレス同期信号により前記アドレス取得タイミングをプリセットする機能を有するアドレス同期信号判定回路と、前記アドレス取得タイミングでアドレスを取得することを特徴とする。

請求項１０に記載の発明によれば、読み出したセクタアドレスにフレームずれが発生した場合、ずれが少なくとも所定セクタ数以下（例えば１セクタ以下）のずれであればプリセットし直す機能を備えるオフトラック判定回路を有する。

請求項１１に記載の発明によれば、読み出したアドレスが不連続な場合に所定セクタ数以下（例えば同一アドレスや２セクタ以下）のずれであれば、オフトラックと判定せずに再生等の処理を継続できる特徴を備えるオフトラック判定回路を有する。

請求項１１に記載の発明によれば、光ディスク装置のオフトラックを誤検出する確率を低減させるオフトラック判定回路は、読み出したアドレスにフレームずれが発生した場合ずれが所定セクタ数以下（例えば１セクタ以下）であればオフトラックと判定せずプリセットし直すことで再生等の処理を継続できる特徴を備える。

本発明の光ディスク装置は、上記構成を有し、記録データの状態に合わせてアドレス取得のタイミング生成の条件を柔軟に設定できるため、前述した記録ずれ、データの重ね書き、ディスク読取面の汚れ、記録済み／未記録領域が混在する領域等の再生を行う場合にも、同期を保つことができオフトラックの誤検出などで再生等の処理が中断されるのを未然に防ぐことができる。

以下、本発明の実施形態について、図面を参照して説明する。

図１は本発明の実施の形態１に係るデータ記録装置の全体構成を示すブロック図である。図１において、スピンドルモータ１０１は、光ディスク１０２を回転駆動するものである。モータ駆動回路１０３は、上記スピンドルモータ１０１を駆動するものである。光学ヘッド１０４は、レーザ光の照射および反射光の受光により、光ディスク１０２に対するデータの記録、再生を行うものである。アクチュエータ駆動回路１０５は、上記光学ヘッド１０４を駆動するものである。サーボ回路１０６は、スピンドルモータ１０１の回転速度制御や、光学ヘッド１０４のフォーカシング制御、トラッキング制御などを行うものである。ヘッドアンプ１０７は、光学ヘッド１０４から出力されるＲＦ信号を増幅した増幅ＲＦ信号を出力するものである。データスライサ１０８は、上記増幅ＲＦ信号を２値化したディジタル信号を出力するものである。クロック生成回路１０９（クロック信号生成手段）は、ＰＬＬにより再生クロックを生成するものである。アドレス取得回路１１０は、上記再生データ信号および再生クロックに基いてアドレスを検出するものである。このアドレス取得回路１１０の詳細な構成については後述する。再生データデコーダ１１１は、上記再生データ信号および再生クロックに基づいて、デインタリーブやエラー訂正の処理を行うものである。バッファメモリ１１２は、記録データおよび再生データを一旦蓄積するものである。記録データエンコーダ１１３（記録用データ生成手段）は、バッファメモリ１１２に蓄積されている記録データの変調、すなわちエラー訂正コードの付加やインタリーブを行って、実際に光ディスク１０２に記録されるピットパターンを示すパターンデータを生成するものである。レーザ駆動回路１１４は、記録データエンコーダ１１３から出力されるパターンデータに基づいて、光学ヘッド１０４のレーザ出力を制御するものである。インタフェース１１５は、ホストとなるパーソナルコンピュータ等のホストＰＣ１１６との間で、記録データおよび再生データの転送処理を行うものである。

マイクロプロセッサ１１７は、データ記録装置全体の動作を制御するものである。上記アドレス取得回路１１０は、より詳しくは、データアドレス取得回路２０１と、データアドレス同期信号生成回路２０２と、プリピットアドレス検出回路２０３と、プリピットアドレス同期信号生成回路２０４と、アドレス保持回路２０５と、
アドレス取得タイミング生成回路２０６とが設けられて構成されている。

上記データアドレス検出回路２０１は、データ再生信号に含まれるアドレス位置情報（以降、ＤＡＴＡＩＤと称する）を検出するものである。更に、ＤＡＴＡＩＤが欠落したり所定のタイミングで検出できなかった場合に、データアドレス同期信号生成回路２０２より生成される同期タイミングでＤＡＴＡＩＤの補間を行う機能を有する。ＤＡＴＡＩＤの補間として、前回検出した（補間も含む）ＤＡＴＡＩＤの次の値（例えばアドレス値を＋１した値）に補正する機能を備えてもよい。

データアドレス同期信号生成回路２０２は、データ再生信号からクロック信号を発生させるデータＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）を備え、データアドレス同期信号を生成するものである。データアドレス同期信号の生成タイミングのプリセットは、データアドレス検出回路２０１において、少なくとも１回以上連続してＤＡＴＡＩＤを検出したと判断した場合にプリセット信号を受け取り、プリセットする機能を有する。

上記プリピットアドレス検出回路２０３は、
ディスクの製造時に予め記録されているアドレス位置情報を示すプリピット信号を検出するものである。更に、プリピット信号が欠落したり所定のタイミングで検出できなかった場合に、プリピットアドレス同期信号生成回路２０４より生成される同期タイミングでプリピットアドレスの補間を行う機能を有する。プリピットアドレスの補間として、前回検出した（補間も含む）プリピットアドレスの次の値（例えばアドレス値を＋１した値）に補正する機能を備えてもよい。

上記プリピットアドレス同期信号生成回路２０４は、ウォブル再生信号からクロック信号を発生させるウォブルＰＬＬを備え、プリピットアドレス同期信号を生成するものである。プリピットアドレス同期信号の生成タイミングのプリセットは、プリピットアドレス検出回路２０３において、少なくとも１回以上連続してプリピットアドレスを検出したと判断した場合にプリセット信号を受け取り、プリセットする機能を有する。

上記データアドレス同期信号生成回路２０２と、上記プリピットアドレス同期信号生成回路２０４と、後述するアドレス取得タイミング生成回路２０７と、
で必要なクロック信号は、ディスクの倍速に応じて決定される自走クロックを用いることもできる。

上記アドレス取得タイミング生成回路２０５は、クロック信号から１セクタ間隔周期のアドレス取得タイミングを生成するアドレス取得タイミング生成回路を備えるものであり、
前期アドレス同期信号選択回路で選択されたアドレス同期信号で、セクタの先頭位置にアドレス取得タイミングをプリセットし、アドレス取得タイミングを補正することを特徴とする。

更に、アドレス取得タイミング生成回路２０５において、アドレス取得タイミングのプリセットは上記のようにセクタ先頭位置である必要はなく、任意の位置でプリセットが可能である手段を含む。また、プリセット信号によりアドレス取得タイミングの補正処理を行うかどうか切替える手段を含む。例えば、未記録領域や、傷等がある領域において、ＤＡＴＡＩＤの検出が行い難い場合や、誤検出を行う可能性が高い場合など、データアドレス検出回路２０１からプリセット信号を受け取っても、プリセットを行わない機能を有してもよい。また、記録領域などにおいて、プリピット信号の検出が行い難い場合や、誤検出を行う可能性が高い場合など、プリピットアドレス検出回路２０３からプリセット信号を受け取っても、プリセットを行わない機能を有してもよい。また、記録や未記録領域が混在する領域に対してアドレスの読み取りを行う場合は、予めアドレス取得タイミングのプリセットを行い、以降上記領域を通過するまでプリセットを行わないなどの機能を有してもよい。

上記アドレス保持回路２０６は、アドレス取得タイミング生成回路２０５からアドレス取得タイミングを受け取るまでの間、データアドレス検出回路２０１または、プリピットアドレス検出回路２０３で検出されたアドレス同期信号のアドレスを保持するものである。アドレス取得タイミングよりも先に、複数回のアドレス同期信号のアドレスを得た場合は、最終（最新）のアドレスが保持される。

また、アドレス取得タイミングによって取得されたアドレスが、不連続であ場合に、所定セクタ数以内（例えば１セクタ以内）であれば、オフトラックと判定せずに記録／再生等の処理を継続することを特徴とするオフトラック判定回路を備えるなどしてもよい。

また、アドレス取得タイミングによって連続して同一のアドレスを取得した場合に、オフトラックと判定せずに記録／再生等の処理を継続することを特徴とするオフトラック判定回路を備えるなどしてもよい。

（アドレス取得タイミング生成回路の詳細な動作１）
記録状態によるアドレス取得に関して従来手法との動作の違いを図４、図５、図６を用いて説明する。

（記録ずれ時）
図４はデータの追記（リンキング）時等において、記録ずれが起ったデータに対してのアドレス取得の様子を示している。

図４（ａ）はセクタアドレス１０と１１の間に記録ずれが発生したディスク上の記録データ位置を表している。図では表されていないがセクタアドレス９以前も記録済み領域であるとすれば、このようなデータ記録済み領域が続いている場合、ＤＡＴＡＩＤによりアドレス同期信号を生成して、アドレス取得タイミングを決定する。

図４（ｂ）は検出されたＤＡＴＡＩＤ同期パターンを表している。セクタアドレス１１の同期パターンが記録ずれのため検出できず、前記データアドレス同期信号生成回路２０２により生成される同期タイミングで補間されており、その直後に本来のセクタアドレス１１の同期パターンを検出している。また、セクタアドレス１３と１４の間にセクタアドレス２０の同期パターンを誤検出している。

従来の手法では、データアドレス検出回路２０１において、図４（ｂ）の同期パターン検出のタイミングでアドレスを取得するため、補間したセクタアドレス１１と本来のセクタアドレス１１を連続して検出してしまう。従って、図（ｄ）のようにアドレス不連続のエラーや、オフトラックエラーを検出してしまう。

上記問題を解決するために、本発明の構成によれば、アドレス取得タイミング生成回路２０５において、クロック信号およびアドレス同期信号からアドレス取得タイミングを生成する。図４（ａ）のような記録状態の場合は、まずデータＰＬＬにより発生したクロック信号に基いて周期が１セクタ間隔のアドレス取得タイミングを生成する。このタイミングはセクタの任意の位置にプリセットすることが可能である。セクタの先頭位置は、データアドレス同期信号に基づいて決定することができる。プリセット処理は状況に応じて実行するか否かを決定できる。例えば、アドレス同期信号によって得られるアドレス値がｍ個連続で信頼度が高いと判定された場合はプリセット処理を行い、信頼度が低い場合は行わないといったような場合分けができる。

また、アドレス取得タイミングを生成するクロック信号はウォブルＰＬＬで発生させたクロック信号を用いることが可能であり、プリセットに用いるアドレス同期信号にプリピットアドレス同期信号を用いることもできる。逆に、データ未記録領域を記録／再生する場合に、データアドレス信号およびデータＰＬＬにより発生するクロック信号を用いることもできる。

次に、図４（ｂ）のアドレス同期信号で得られるアドレスは、まずアドレス保持回路２０６に格納される。格納されたアドレスは、アドレス取得タイミング生成回路２０５で生成されたアドレス取得タイミング図４（ｅ）で読み出されるまで保持しつづける。ここで同期パターンが補完されたセクタアドレス１１の近傍に着目する。補間されたアドレス１１は前記アドレス保持回路２０６に格納される。続いて、本来のアドレス１１が前記アドレス保持回路２０６に格納されるが、アドレス取得タイミングが来る前に格納されるため、補間したアドレスは取得されることなく上書きされ、結果、本来のアドレスである１１を取得できる。このように記録ずれなどによってアドレスが1セクタ内の間隔で何度も取得される場合でも、正しくアドレスを取得できるため、記録／再生の中断防止としての効果がある。

（アドレス取得タイミング生成回路の詳細な動作２）
（記録領域から未記録領域への遷移時）
２番目の実施例として、図５（ａ）で示されるようなデータ記録済みから未記録になる領域に対して、記録／未記録状態を把握する場合を考える。前例と同様に、ＤＡＴＡＩＤによりアドレス同期信号を生成して、アドレス取得タイミングを決定する。

アドレス１１以降は未記録セクタであるため、ＤＡＴＡＩＤは図５（ｂ）で表されるように検出されずに補間されるか誤検出により頻発する。補間は、データＰＬＬで発生するクロック信号に基いて行われるため、データの無い未記録領域ではデータＰＬＬにより発生するクロック信号が安定せず、信頼度の低い同期パターンの補間となる。

ここで、図５（ｂ）における×印は同期パターンのみ検出されたことを示している。

図５（ｃ）からはアドレス１２から１３、１３から１４への同期パターンの補間が1セクタ間隔ではなく、正しく行われていないことが確認できる。

前例と同様、図５（ｃ）で表されるタイミングでアドレスを取得した場合は図５（ｄ）のように、セクタ間隔が正しく掴めず、未記録セクタがいくつ存在するのかなどの情報が不確かなものになる。

本発明の構成によれば、アドレス取得タイミングの生成は、ウォブルＰＬＬで発生したクロック信号、データＰＬＬで発生したクロック信号、データアドレス同期信号、プリピットアドレス同期信号自由に組合わせて使用できるため、アドレス１１以降の未記録領域では、データアドレス同期信号やデータＰＬＬにより発生するデータクロック信号を用いず、プリピットアドレス同期信号やウォブルクロック信号を用いてアドレス取得タイミングを生成するように切替える。

図５を例にすると、アドレス１１以降は、データＰＬＬから発生されたクロック信号よりも信頼度の高いと考えられるウォブルクロック信号に基いて、アドレスの同期パターンを補間することが可能である。図６（ｅ）で表されるようにセクタ間隔が乱れることなく補間された同期パターンによりアドレス取得タイミングを生成することができ、図６（ｆ）のようにアドレスを正しく取得できる。

すなわち、データ記録済みから未記録になる領域に対しても記録／未記録のセクタ情報を正しく掴むことができる。

（アドレス取得タイミング生成回路の詳細な動作３）
（未記録領域から記録領域への遷移時）
３番目の実施例として、図６（ａ）で示されるようなデータ未記録から記録済みになる領域に対して、記録／未記録状態を把握する場合を考える。

未記録領域の再生等の処理を行う際には、プリピット信号を手がかりにアドレスを取得する。しかし、図６（ａ）のような記録状態において、アドレス９、１０はプリピット信号が正しく検出されるが、記録済み領域のアドレス１１以降は、図６（ｂ）に表されるように、プリピット信号が誤検出されてしまい、従来手法のように、図６（ｃ）で表されるタイミングでアドレスを取得した場合は図６（ｄ）のようにセクタ間隔が正しく掴めない。

本発明の構成によれば、アドレス１１以降の記録領域では、プリピットアドレス同期信号やウォブルクロック信号を用いず、データアドレス同期信号やデータＰＬＬにより発生するデータクロック信号を用いて、アドレス取得タイミングを生成するように切替えることが可能である。

つまり、図６（ｅ）で表されるようにアドレス１１以降のＤＡＴＡＩＤの同期パターンから生成されるアドレス同期信号の信頼度がプリピットの同期パターンから生成されるアドレス同期信号の信頼度よりも高いと判断された場合は、プリピットアドレス同期信号でプリセットされたアドレス取得タイミングは、再度データアドレス同期信号によってプリセットすることができる。

再度プリセットすることで、図６（ｆ）のようにセクタ間隔が乱れることなくアドレス取得タイミングを生成することができ、図６（ｇ）のようにアドレスを正しく取得できる。よって、データ未記録から記録済みになる領域に対しても記録／未記録のセクタ情報を正しく掴むことができる。

本発明にかかるアドレス取得方法は、記録データの状態に合わせてアドレス取得のタイミング生成の条件を柔軟に設定でき、ディスク状記録媒体に対してデータの記録／再生を行う光ディスク装置として有用である。

本発明の光ディスク装置の全体構成を示すブロック図 本発明の光ディスク装置のアドレス取得回路の説明図 従来の光ディスク装置のアドレス取得回路の説明図 本発明の光ディスク装置のアドレス取得回路の動作例１（記録ずれ時）を示す図 本発明の光ディスク装置のアドレス取得回路の動作例２（記録領域から未記録領域時）を示す図 本発明の光ディスク装置のアドレス取得回路の動作例３（未記録領域から記録領域時）を示す図

符号の説明

１０１ スピンドルモータ
１０２ 光ディスク
１０３ モータ駆動回路
１０４ 光学ヘッド
１０５ アクチュエータ駆動回路
１０６ サーボ回路
１０７ ヘッドアンプ
１０８ データスライサ
１０９ クロック生成回路
１１０ アドレス取得回路
１１１ 記録データデコーダ
１１２ バッファメモリ
１１３ 記録データエンコーダ
１１４ レーザ駆動回路
１１５ インタフェース
１１６ パーソナルコンピュータ
１１７ マイクロプロセッサ
２０１，３０１ データアドレス検出回路
２０２，３０２ データアドレス同期信号生成回路
２０３，３０３ プリピットアドレス検出回路
２０４，３０４ プリピットアドレス同期信号生成回路
２０５ アドレス取得タイミング生成回路
２０６ アドレス保持回路

Claims (12)

1. ディスク状記録媒体において
   読み出された信号から同期パターンを検出しアドレス同期信号を生成するアドレス同期信号生成回路と、
   前記読み出された信号と発生されたクロック信号との比較誤差信号に基づいてクロック信号を生成するクロック信号生成回路と、
   前記クロック信号に基づいてアドレス取得タイミングを生成するアドレス取得タイミング生成回路と、
   前記アドレス同期信号により前記アドレス取得タイミングをプリセットする機能を有するアドレス同期信号判定回路と、
   前記アドレス取得タイミングでアドレスを取得すること
   を特徴とするアドレス取得回路。
2. アドレス取得タイミング生成回路において、
   光ディスクの記録状態等によってクロック信号を切り替える機能を有するクロック信号生成回路を備えるアドレス取得回路。
3. クロック信号生成回路において、
   記録されているデータを基にクロック信号を生成するクロック信号生成回路を有し、
   前記クロック信号からアドレス取得タイミングを生成する機能を有するアドレス取得回路。
4. クロック信号生成回路において、
   ウォブル情報を基にクロック信号を生成するクロック信号生成回路を有し、前記クロック信号からアドレス取得タイミングを生成する機能を有するアドレス取得回路。
5. クロック信号生成回路において、自走クロックを基にクロック信号を生成するクロック信号生成回路を有し、前記クロック信号からアドレス取得タイミングを生成する機能を有するアドレス取得回路。
6. アドレス同期信号生成回路において、
   プリセット信号生成を光ディスクの記録状態によって切り替えるアドレス同期信号判定回路を有するアドレス取得回路。
7. アドレス同期信号生成回路において、
   光ディスクから読み出されるデータに含まれる同期情報を使用してプリセット信号を生成する機能を有するアドレス取得回路。
8. アドレス同期信号生成回路において、
   光ディスクに予め埋め込まれたプリフォーマット情報を使用してプリセット信号を生成する機能を有するアドレス取得回路。
9. 請求項１乃至８記載のアドレス取得回路のいずれかを備える光ディスク装置。
10. 前記セクタアドレス取得回路で読み出したセクタアドレスにフレームずれが発生した場合ずれが少なくとも所定セクタ数以下のずれであればプリセットし直す機能を備えるオフトラック判定回路。
11. 前記アドレス取得回路で読み出したアドレスが不連続な場合に所定セクタ数以下（例えば同一アドレスや２セクタ以下）のずれであれば、オフトラックと判定せずに再生等の処理を継続できる特徴を備えるオフトラック判定回路。
12. 請求項１０、１１記載の前記オフトラック判定回路を備える光ディスク装置。

Images