JP2010067813A - 回路板のキャッピング方法 - Google Patents

回路板のキャッピング方法 Download PDF

Info

Publication number
JP2010067813A
JP2010067813A JP2008233063A JP2008233063A JP2010067813A JP 2010067813 A JP2010067813 A JP 2010067813A JP 2008233063 A JP2008233063 A JP 2008233063A JP 2008233063 A JP2008233063 A JP 2008233063A JP 2010067813 A JP2010067813 A JP 2010067813A
Authority
JP
Japan
Prior art keywords
circuit board
copper layer
resin body
capping method
capping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008233063A
Other languages
English (en)
Other versions
JP4885182B2 (ja
Inventor
Dee-Way Yang
帝威 楊
Zijian Hu
子健 胡
Weixiong Yang
偉雄 楊
Hanqing Shi
漢青 石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tripod Technology Corp
Original Assignee
Tripod Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tripod Technology Corp filed Critical Tripod Technology Corp
Priority to JP2008233063A priority Critical patent/JP4885182B2/ja
Publication of JP2010067813A publication Critical patent/JP2010067813A/ja
Application granted granted Critical
Publication of JP4885182B2 publication Critical patent/JP4885182B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】回路板のキャッピング方法の提供。
【解決手段】物理方式を利用し、第1銅層電気めっき済みの回路板中のラミネート処理後の樹脂体包含の電気めっきスルーホールPTHに対して処理を行ない、ラミネート処理後の該PTHの樹脂体表面に浅い盲孔形式の微細孔を形成し、続いて、該PTHの周囲の該第1銅層電気めっき済みの該回路板、及び、該微細孔を具えた該樹脂体表面に、更に第2銅層の銅めっき工程を実行し、銅めっき工程により、該第2銅層を該樹脂体表面上、及び、該PTH周囲の該第1銅層上に形成し、且つ該第2銅層の下向きの突出部を該樹脂体表面の微細孔と緊密に結合させ、こうして該第2銅層を緊密に該樹脂体表面、及び該第1銅層上に付着させることにより、該樹脂体表面とPTHにめっきされた該第2銅層の付着力を増す。
【選択図】図2

Description

本発明は回路板の製造方法に係り、更に詳しくは、物理方式を利用した回路板のキャッピング方法に関する。
一般に、回路板中の、いわゆるキャッピングは、回路板にさん孔、並びに銅めっき後に、圧着過程を利用しポリプロピレン樹脂を貫通孔に充満させ、続いて、インクを使用して該貫通孔を塞ぎ、続いて、孔を充填後に、さらに樹脂体表面上にPTH銅層を電気めっきし、この工程がいわゆるキャッピング工程である。
高密度相互接続(HDI)はマイクロビア(Microvia)搭載細線と細密ピッチを利用し、高密度相互接続を達成する技術である。そのビアピッチは6ml(0.15mm)以下、線幅/線ピッチは3mil/3mil以下(1milは1/1000インチ、約25μm)であり、現在の技術水準ではビアピッチ2mil以下、線幅/線ピッチは1mil/1mil以下を達成できる。HDIに関しては、このキャッピング工程によりビア上のレーザーホールの導通不能の問題を回避できる。
FB−DIMM(Fully Buffered DIMM)メモリモジュールに関しては、このキャッピング工程は回路板内の実装可能領域を増し、並びに孔銅を後続工程の薬液による浸食から保護する。
HDI或いはFB−DIMMメモリモジュールのいずれも、キャッピング工程において、樹脂体表面と樹脂体表面上に付着するPTH銅層の間の結合力を増加するため、通常採用される方式は、物理研磨或いはケミカルエッチングである。
物理研磨は物理研磨方式を利用し、樹脂体表面を粗化し、この粗化表面により、該樹脂体表面とPTH銅層の間の結合力を増して、緊密に結合させる。
ケミカルエッチングは、化学薬剤を利用して樹脂体表面をエッチングし、樹脂体表面を粗化し、該粗化表面により、該樹脂体表面とPTH銅層の間の結合力を増して、緊密に結合させる。
高いガラス遷移温度特性を有する材料については、上述の物理研磨或いはケミカルエッチング工程は、いずれも樹脂体表面に均一で且つ十分な付着力を有する粗化表面を形成することはできず、このため該樹脂体表面とPTH銅層の結合力に影響が生じ、このために再熱応力試験後に、該樹脂体表面上の該PTH銅層に剥離(pull−away)現象が発生し得る。
ゆえに、高いガラス遷移温度特性の材料に応用できて樹脂体表面とPTH銅層を緊密に結合させられると共に、再熱応力試験後に剥離現象を発生することのない回路板のキャッピング方法を如何に提供するかが、解決すべき課題となっている。
本発明の主要な目的は、一種の回路板のキャッピング方法を提供することにあり、それは回路板製造工程環境において応用され、該回路板のキャッピング方法は、高いガラス遷移温度特性の材料に応用できて樹脂体表面とPTH銅層を緊密に結合させられると共に、再熱応力試験後に剥離現象を発生することがないものとする。
本発明は一種の回路板のキャッピング方法を提供し、それは、まず、物理方式を利用し、第1銅層電気めっき済みの回路板中のラミネート処理後の樹脂体包含の電気めっきスルーホールPTHに対して処理を行ない、ラミネート処理後の該PTHの樹脂体表面に浅い盲孔形式の微細孔を形成し、続いて、該PTHの周囲の該第1銅層電気めっき済みの該回路板、及び、該微細孔を具えた該樹脂体表面に、更に第2銅層の銅めっき工程を実行し、銅めっき工程により、該第2銅層を該樹脂体表面上、及び、該PTH周囲の該第1銅層上に形成し、且つ該第2銅層の下向きの突出部を該樹脂体表面の微細孔と緊密に結合させ、こうして該第2銅層を緊密に該樹脂体表面、及び該第1銅層上に付着させることにより、該樹脂体表面とPTHにめっきされた該第2銅層の付着力を増す。
本発明は、一種の回路板のキャッピング方法を提供し、それは回路板製造工程環境において応用され、該回路板のキャッピング方法は、高いガラス遷移温度特性の材料に応用できて樹脂体表面とPTH銅層を緊密に結合させられると共に、再熱応力試験後に剥離現象を発生することがない。
図1から図3は連続表示図であり、本発明の回路板のキャッピング方法を利用する前の回路板の製造工程表示図である。図1に示されるように、回路板Nに上下のさん孔を行ない、これにより、電気めっきされるスルーホールN1とN2を得る。続いて、図2のように、回路板N、及びスルーホールN1とN2中に、第1銅層11を電気めっきする。続いて、図3のように、ラミネート(laminating)処理を行ない、回路板N間隙と電気めっきスルーホールN1とN2を樹脂体12で充満する。
図4は本発明の回路板のキャッピング方法を説明するフローチャートであり、図3中の既にラミネート処理完成した電気めっきスルーホールN1とN2に対し、キャッピング工程を行なう。図4に示されるように、まず、ステップ101で、図3の、既にラミネート処理済みの電気めっきスルーホールに対して、物理方式を利用し、既に第1銅層11が電気めっきされた回路板Nの、ラミネート処理後の樹脂体12を包含する電気めっきスルーホールN1とN2に対して、処理を行ない、該電気めっきスルーホールN1とN2に充填された樹脂体12の表面(図示せず)に、浅い盲孔形式の微細孔(図示せず)を形成し、並びにステップ102に進む。
ステップ102では、該電気めっきスルーホールN1とN2周囲の、既に第1銅層11が電気めっきされた該回路板N、及び、該微細孔を具えた該樹脂体の表面に対して、第2銅層(図示せず)の銅めっきを実施する。銅めっき完成後に、該第2銅層は該樹脂体表面と、該電気めっきスルーホールN1とN2周囲の該第1銅層11上に付着し、且つ該第1銅層の下向きの突出部(図示せず)は該樹脂体表面の該微細孔と緊密に結合し、こうして該第2銅層が緊密に該樹脂体表面及び該第1銅層11上に付着し、これにより該樹脂体表面と電気めっきスルーホールN1とN2にめっきされた該第2銅層間の付着力が増す。
図5と図6は連続表示図であり、図4中の本発明の回路板のキャッピング方法の工程の実際の実行状況を示す。図5に示されるように、物理方式を利用し、既に第1銅層11が電気めっきされた回路板N中の、ラミネート処理完成した電気めっきスルーホールN1とN2に対し、処理を実行し、すなわち、樹脂体12が充満した該電気めっきスルーホールN1とN2の樹脂体表面121に、浅い盲孔形式の微細孔122を形成する。この電気めっきスルーホールN1とN2はレーザーで形成されて孔深が0.5milから2mil、例えば1.0milとされ、回路板Nは高いガラス遷移温度特性のHigh−TG材料のエポキシ基積層板、及び又は、ガラス遷移温度値が高いエポキシ板材を含む積層板、及び又は、ガラス遷移温度値が高いエポキシ混合板材を含む積層板、及び又は、高いガラス遷移温度特性のHigh−TG材料を含む基準FR−4板材とされる。
続いて、図6に示されるように、該電気めっきスルーホールN1とN2周囲の、既に第1銅層11が電気めっきされた該回路板N、及び、該微細孔122を具えた該樹脂体表面121に対して、第2銅層13の銅めっきを実施する。該第2銅層13は該樹脂体表面121と、該電気めっきスルーホールN1とN2周囲の該第1銅層11上に付着し、且つ該第1銅層11の下向きの突出部131は該樹脂体表面121の該微細孔122と緊密に結合し、こうして該第2銅層13が緊密に該樹脂体表面121及び該第1銅層11上に付着し、これにより該樹脂体表面121と電気めっきスルーホールN1とN2にめっきされた該第2銅層間の付着力が増す。
本発明の回路板のキャッピング方法の長所は、高いガラス遷移温度特性の材料に応用可能で、樹脂体表面と電気めっきスルーホールの銅層を緊密に結合させられ、並びに再熱応力試験後に剥離現象を発生しないことである。
以上は本発明の好ましい実施例の説明であって、本発明の範囲を制限するものではなく、本発明が提示する精神の下で完成される同じ効果を有する変更或いは修飾はいずれも本発明の請求範囲に属する。
本発明の回路板のキャッピング方法を利用する前の回路板の製造工程連続表示図である。 本発明の回路板のキャッピング方法を利用する前の回路板の製造工程連続表示図である。 本発明の回路板のキャッピング方法を利用する前の回路板の製造工程連続表示図である。 本発明の回路板のキャッピング方法を説明するフローチャートである。 本発明の工程の連続表示図であり、図4の実際の実行状況を示す。 本発明の工程の連続表示図であり、図4の実際の実行状況を示す。
符号の説明
11 第1銅層 12 樹脂体
13 第2銅層 101 102 ステップ
121 樹脂体表面 122 微細孔
131 突出部 N 回路板
N1 N2 電気めっきスルーホール

Claims (11)

  1. 回路板製造工程において応用される回路板のキャッピング方法において、
    物理方式を利用し、ラミネート処理後の回路板の、樹脂体が充満した電気めっきスルーホールの樹脂体表面に浅い盲孔形式の微細孔を形成する工程、
    該電気めっきスルーホールの周囲の該回路板、及び該微細孔を具えた該樹脂体表面に、銅めっきを実行する工程、
    を包含したことを特徴とする、回路板のキャッピング方法。
  2. 請求項1記載の回路板のキャッピング方法において、前記銅めっきを実行する工程の前の前記回路板は既に第1銅層を有することを特徴とする、回路板のキャッピング方法。
  3. 請求項2記載の回路板のキャッピング方法において、前記銅めっきを実行する工程により、第2銅層が該樹脂体表面上、及び該電気めっきスルーホール周囲の該回路板の該第1銅層上に付着することを特徴とする、回路板のキャッピング方法。
  4. 請求項3記載の回路板のキャッピング方法において、前記第2銅層の下向きの突出部が該樹脂体表面の該微細孔と緊密に結合し、該第2銅層が緊密に該樹脂体表面、及び該第1銅層上に付着することを特徴とする、回路板のキャッピング方法。
  5. 請求項4記載の回路板のキャッピング方法において、前記回路板が高いガラス遷移温度特性(High−TG)材料を含むエポキシ基多層板とされたことを特徴とする、回路板のキャッピング方法。
  6. 請求項4記載の回路板のキャッピング方法において、前記回路板がガラス遷移温度の高いエポキシ板材を含む積層板とされたことを特徴とする、回路板のキャッピング方法。
  7. 請求項4記載の回路板のキャッピング方法において、前記回路板がガラス遷移温度の高いエポキシ混合板材を含む積層板とされたことを特徴とする、回路板のキャッピング方法。
  8. 請求項4記載の回路板のキャッピング方法において、前記回路板がガラス遷移温度の高い高いガラス遷移温度特性のHigh−TG材料を含む基準FR−4板材とされたことを特徴とする、回路板のキャッピング方法。
  9. 請求項4記載の回路板のキャッピング方法において、前記微細孔がレーザーで形成されたことを特徴とする、回路板のキャッピング方法。
  10. 請求項9記載の回路板のキャッピング方法において、前記微細孔の孔深が0.5milから2milとされたことを特徴とする、回路板のキャッピング方法。
  11. 請求項9記載の回路板のキャッピング方法において、前記微細孔の孔深が1.0milとされたことを特徴とする、回路板のキャッピング方法。
JP2008233063A 2008-09-11 2008-09-11 回路板のふたメッキ方法 Active JP4885182B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008233063A JP4885182B2 (ja) 2008-09-11 2008-09-11 回路板のふたメッキ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008233063A JP4885182B2 (ja) 2008-09-11 2008-09-11 回路板のふたメッキ方法

Publications (2)

Publication Number Publication Date
JP2010067813A true JP2010067813A (ja) 2010-03-25
JP4885182B2 JP4885182B2 (ja) 2012-02-29

Family

ID=42193142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008233063A Active JP4885182B2 (ja) 2008-09-11 2008-09-11 回路板のふたメッキ方法

Country Status (1)

Country Link
JP (1) JP4885182B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098424A (ja) * 1995-06-16 1997-01-10 Ibiden Co Ltd プリント配線板及びその製造方法
JP2001291956A (ja) * 2000-04-05 2001-10-19 Ngk Spark Plug Co Ltd 多層プリント配線板、及び、多層プリント配線板の製造方法
JP2003163452A (ja) * 2001-11-27 2003-06-06 Toppan Printing Co Ltd プリント配線板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098424A (ja) * 1995-06-16 1997-01-10 Ibiden Co Ltd プリント配線板及びその製造方法
JP2001291956A (ja) * 2000-04-05 2001-10-19 Ngk Spark Plug Co Ltd 多層プリント配線板、及び、多層プリント配線板の製造方法
JP2003163452A (ja) * 2001-11-27 2003-06-06 Toppan Printing Co Ltd プリント配線板及びその製造方法

Also Published As

Publication number Publication date
JP4885182B2 (ja) 2012-02-29

Similar Documents

Publication Publication Date Title
US20150189738A1 (en) Flexible printed circuit board and method for manufacturing same
JP2007142403A (ja) プリント基板及びその製造方法
WO2012017909A1 (ja) プリント配線板の製造方法及びプリント配線板
US20140166355A1 (en) Method of manufacturing printed circuit board
JP2016134624A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
TWI733655B (zh) 具有輪廓化導電層的印刷電路板及其製造方法
JP4857433B2 (ja) 金属積層板、金属積層板の製造方法及び印刷回路基板の製造方法
KR100731819B1 (ko) 다층 연성인쇄회로기판의 제조방법
JP2022008960A (ja) 回路基板の製造方法
JP6444651B2 (ja) 多層プリント配線板
US10314168B2 (en) Printed wiring board
JP2011139010A (ja) 回路基板およびその製造方法
US10555420B1 (en) Circuit board and method for manufacturing the same
JP4485975B2 (ja) 多層フレキシブル回路配線基板の製造方法
JP2011003562A (ja) プリント配線板とその製造方法
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
JP2010067813A (ja) 回路板のキャッピング方法
CN103717016A (zh) 一种多层高频电镀银电路板防分层工艺
JP4738895B2 (ja) ビルドアップ型多層フレキシブル回路基板の製造方法
US11096273B2 (en) Printed circuit boards including a rigid region on which devices or connectors are to be mounted and a flexible region that is bendable, and methods of manufacturing same
KR101015638B1 (ko) 회로기판의 캡핑 제작방법
JP5512578B2 (ja) ビルドアップ型多層フレキシブル回路基板の製造方法
JP4233528B2 (ja) 多層フレキシブル回路配線基板及びその製造方法
JP6112658B2 (ja) 穴上の銅厚が厚い構造を特徴とする回路基板とその製造方法
JP2001203454A (ja) 多層基板及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110216

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4885182

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250