JP2010063086A - 温度補償回路および方法 - Google Patents

Abstract

【課題】低費用、小型、ほとんど温度に影響されない、周波数帯域が広い温度補償された弛張発振器回路を提供する。
【解決手段】弛張発振器回路１００は、温度係数が小さい優れた特性を示し、また温度補償を行うために、高価なチップ外の高精度の抵抗を必要としない。ＦＥＴ２００と、ＦＥＴ２００のドレインにバイアス電流を与えるように構成された電流ミラー回路１０３と、ＦＥＴ２００のゲートに接続された演算増幅器２０１と、この演算増幅器２０１の第１の入力に接続されたバンドギャップ回路１０２と、ＦＥＴ２００のソース及び演算増幅器２０１の第２の入力に接続された抵抗アレイ１０１とを備え、抵抗アレイ１０１の中に配列された温度係数が正および負の抵抗が互いに相殺して、弛張発振器回路１００の中で温度補償を実行する。
【選択図】図１

Description

本願で説明される本発明の種々の実施形態は、モノリシック集積回路に関し、さらに詳細には、温度の変動に対してほとんど影響されないＣＭＯＳモノリシック弛張発振器回路、およびそれに関連した構成要素、装置、システムおよび方法に関する。

発振器は、クロック信号を提供するような目的のために種々のマイクロエレクトロニクス・システムの中で使用されている。使用目的によっては、発振器は、温度変化に対して比較的影響されない定常的で安定したクロック信号を発生するために使用される。例えば、動作制御用エンコーダの中の幾つかの発振器は、−４０〜１２５℃といった広い温度範囲の全体にわたって動作するように要求される。

こうした広い温度範囲にわたって正確で安定したクロック信号の性能を実現するために、設計者らは一般に、水晶振動子やインダクタなどの外部部品を使用する。しかしながら、これらの外部解決策の結果、回路が高価で大きくなることになる。外部の水晶振動子やＬＣ回路を使用する発振器はまた、モノリシック回路に集積化することが困難であり、通常は周波数範囲が狭いという特徴がある。

しかしながら、弛張発振器は、比較的安価でかつ小型にモノリシック回路の中で集積化することができる。弛張発振器の周波数はプログラムすることができるため、広い周波数帯域にわたって動作することができる。しかしながら、たいていの弛張発振器回路は、温度補償回路が使用されていない場合は、温度変化に影響されやすい。

現在の最新技術では、温度補償技術は弛張発振器の温度係数を減少させるために使用される。基本的に、弛張発振器の周波数は充電電流に比例し、しきい値電圧に反比例するように作られる。

従来技術の温度補償された弛張発振器回路の第１の実施例では、また「ＣＭＯＳ ｒｅｌａｘａｔｉｏｎ oｓｃｉｌｌａｔｏｒ ｃｉｒｃｕｉｔ ｗｉｔｈ ｉｍｐｒｏｖｅｄ ｓｐｅｅｄ ａｎｄ ｒｅｄｕｃｅｄ ｐｒｏｃｅｓｓ ｔｅｍｐｅｒａｔｕｒｅ vａｒｉａｔｉｏｎｓ」という名称のＸｉｊｉａｎ Ｌｉｎに与えられた米国特許第６，７２０，８３６号の中でさらに詳細に説明されているように、弛張発振器の周波数はＦ＝Ｉ_ＳＩＮＫ／（２Ｃ_１Ｖ_ＣＬＭＰ)として表される。その結果、周波数は充電電流Ｉ_ＳＩＮＫに比例し、タイミング・コンデンサＣ_１としきい値電圧Ｖ_ＣＬＭＰの値に反比例する。しきい値電圧Ｖ_ＣＬＭＰは、温度変化に対してほとんど影響を受けない。Ｖ_ＣＬＭＰは、Ｖ_ＣＬＭＰ＝ｋ・Ｖ_ｒｅｆと表すことができる。ここで、ｋは定数であり、Ｖ_ｒｅｆはバンドギャップ電圧である。弛張発振器の周波数を温度に無関係にするためには、Ｉ_ＳＩＮＫが温度の影響を受けないことが必要であるため、コンデンサＣ_１の温度係数は小さくなければならない。このため、この温度補償技術を使用する場合、外部抵抗Ｒ_ｅｘｔなどの正確な温度係数の小さい抵抗を使用する必要があり、これは回路の費用と寸法を増加してしまう。

従来技術の温度補償された弛張発振器回路の第２の実施例では、Ｖｉｎｃｅｎｔ Ｗｉｎｇ Ｓｉｎｇ Ｔｓｏに与えられた「Ｐｒｏｇｒａｍｍａｂｌｅ ｈｉｇｈｌｙ ｔｅｍｐｅｒａｔｕｒｅ ａｎｄ ｓｕｐｐｌｙ ｉｎｄｅｐｅｎｄｅｎｔ ｏｓｃｉｌｌａｔｏｒ」という名称の米国特許第６，１５７，２７０号の中でさらに詳細に説明されているように、弛張発振器の周波数は、充電電流としきい値電圧Ｖ_ｔｈに比例する。この方式の基本的な概念は、一定周波数の温度に依存しない出力信号を生じるために、互いにほぼ相殺する温度に依存するパラメータを有する充電電流としきい値電圧を発生することである。この温度補償技術は、弛張発振器の温度係数を一般的な動作条件のもとで約２９４ｐｐｍ／℃に減少させるが、この方式は弛張発振器の抵抗の温度係数に配慮していないため、高精度のチップ外抵抗を使用しない場合は、弛張発振器の出力信号に温度に起因する変動が生じることになる。この高精度のチップ外抵抗は回路の費用と大きさを増加させる。

従来技術の温度補償された弛張発振器回路の第３の実施例では、Ｊａｍｅｓ Ｂ．Ｎｏｌａｎらに与えられた「Ｃａｌｉｂｒａｔｉｏｎ ｔｅｃｈｎｉｑｕｅｓ ｆｏｒ ａ ｐｒｅｃｉｓｉｏｎ ｒｅｌａｘａｔｉｏｎ ｏｓｃｉｌｌａｔｏｒ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ ｗｉｔｈ ｔｅｍｐｅｒａｔｕｒｅ ｃｏｍｐｅｎｓａｔｉｏｎ」という名称の米国特許第６，３５６，１６１号の中でさらに詳細に説明されているように、高価で場所を取る温度係数が小さいチップ外の抵抗Ｒ_ｅｘｔも使用して、周波数が一定のより安定したクロック出力信号を発生する。この実施例は、温度に大きく影響されることはない。

従来技術の温度補償された弛張発振器回路の第４の実施例では、Ｇｒｅｇｏｒｙ Ｊｏｎ Ｍａｎｌｏｖｅらに与えられた「Ａｃｃｕｒａｔｅ ｉｎｔｅｇｒａｔｅｄ ｏｓｃｉｌｌａｔｏｒ ｃｉｒｃｕｉｔ」という名称の米国特許第５，６９９，０２４号の中でさらに詳細に説明されているように、許容できる程度の温度に依存しない発振器回路が提供される。Ｍａｎｌｏｖｅらの温度補償回路は、バイポーラトランジスタの温度反応に依存するため、バイＣＭＯＳ（bi-CMOS）製造工程を使用することを要求する。この特別な要求事項により、回路の費用が増加する。

低費用、小型、ほとんど温度に影響されない、周波数帯域が広いクロック回路を提供するために必要なことは、弛張発振器と一緒に使用される温度補償回路である。

幾つかの実施形態では、入力およびある周波数の出力信号を有する弛張発振器と、電界効果トランジスタ（ＦＥＴ）と、弛張発振器の入力に充電電流を与え、かつＦＥＴのドレインにバイアス電流を与えるように構成された電流ミラー回路と、ＦＥＴのゲートに動作可能に接続された出力を有する演算増幅器と、この演算増幅器の第１の入力に動作可能に接続されたバンドギャップ回路と、ＦＥＴのソースおよび演算増幅器の第２の入力に動作可能に接続された出力を有する抵抗アレイと、を備え、抵抗アレイは、値がＲ２で温度係数が負の抵抗に対して並列に配置された、値がＲ１で温度係数が正の抵抗をさらに備えており、Ｒ１およびＲ２の値は、弛張発振器回路が受ける周囲温度の変化にかかわらず、出力信号の周波数が実質的に一定の値を保つように選択される、弛張発振器回路が提供される。

別の実施形態では、入力およびある周波数の出力信号を有する弛張発振器と、電界効果トランジスタ（ＦＥＴ）と、弛張発振器の入力に充電電流を与え、かつＦＥＴのドレインにバイアス電流を与えるように構成された電流ミラー回路と、ＦＥＴのゲートに動作可能に接続された出力を有する演算増幅器と、演算増幅器の第１の入力に動作可能に接続されたバンドギャップ回路と、ＦＥＴのソースおよび演算増幅器の第２の入力に動作可能に接続された出力を有する抵抗アレイと、を備え、抵抗アレイは、値がＲ２で温度係数が負の抵抗に対して直列に配置された、値がＲ１で温度係数が正の抵抗をさらに備えており、Ｒ１およびＲ２の値は、弛張発振器回路が受ける周囲温度の変化にかかわらず、出力信号の周波数が実質的に一定の値を保つように選択される、弛張発振器回路が提供される。

さらに別の実施形態では、弛張発振器回路の出力信号における周波数変化を補償する方法が提供され、これらの変化は、この方法を使用しない場合は、周囲温度の変化によって引き起こされるものであって、この方法は、入力およびある周波数の出力信号を有する弛張発振器を設けるステップと、電界効果トランジスタ（ＦＥＴ）を設けるステップと、弛張発振器の入力に充電電流を与え、かつＦＥＴのドレインにバイアス電流を与えるように構成された電流ミラー回路を設けるステップと、ＦＥＴのゲートに動作可能に接続された出力を有する演算増幅器を設けるステップと、この演算増幅器の第１の入力に動作可能に接続されたバンドギャップ回路を設けるステップと、ＦＥＴのソースおよび演算増幅器の第２の入力に動作可能に接続された出力を有する抵抗アレイを設けるステップと、を含み、抵抗アレイは、値がＲ２で温度係数が負の抵抗に対して並列に配置された、値がＲ１で温度係数が正の抵抗をさらに備えており、Ｒ１およびＲ２の値は、弛張発振器回路が受ける周囲温度の変化にかかわらず、出力信号の周波数が実質的に一定の値を保つように選択される。

さらに別の実施形態では、弛張発振器回路の出力信号における周波数変化を補償する方法が提供され、これらの変化は、この方法を使用しない場合は、周囲温度の変化によって引き起こされるものであって、この方法は、入力およびある周波数の出力信号を有する弛張発振器を設けるステップと、電界効果トランジスタ（ＦＥＴ）を設けるステップと、弛張発振器の入力に充電電流を与え、かつＦＥＴのドレインにバイアス電流を与えるように構成された電流ミラー回路を設けるステップと、ＦＥＴのゲートに動作可能に接続された出力を有する演算増幅器を設けるステップと、この演算増幅器の第１の入力に動作可能に接続されたバンドギャップ回路を設けるステップと、ＦＥＴのソースおよび演算増幅器の第２の入力に動作可能に接続された出力を有する抵抗アレイを設けるステップと、を含み、抵抗アレイは、値がＲ２で温度係数が負の抵抗に対して直列に配置された、値がＲ１で温度係数が正の抵抗をさらに備えており、Ｒ１およびＲ２の値は、弛張発振器回路が受ける周囲温度の変化にかかわらず、出力信号の周波数が実質的に一定の値を保つように選択される。

さらに別の実施形態が、本願で開示されるか、または明細書および図面を読んで理解すれば、当業者には明らかになるであろう。

本発明の種々の実施形態の様々な態様は、下記の明細書、図面および請求の範囲から明らかになるであろう。

本発明の温度補償された弛張発振器回路の１つの実施形態を示す図である。 本発明の温度補償された弛張発振器回路の別の実施形態を示す図である。 図１の回路によって与えられるシミュレートされた出力を示す図である。 本発明の温度補償された弛張発振器回路のさらに別の実施形態を示す図である。 図４の回路によって与えられるシミュレートされた出力を示す図である。 本発明の温度補償された弛張発振器回路のさらに別の実施形態を示す図である。

これらの図面は、必ずしも縮尺通りには描かれていない。同じ番号は、特に断りのない限り、図面全体を通して同じ部品またはステップを指している。

本発明の種々の実施形態では、温度補償された弛張発振器回路および対応する構成要素および方法は、温度補償されたＣＭＯＳモノリシック弛張発振器回路として提供される。この場合、この弛張発振器回路によって提供される出力信号の周波数は、温度変化に対してほとんど影響されない。

前述された従来技術の弛張発振器回路の問題点および欠点は、本発明の種々の実施形態の中で打開される。

例えば、本発明の弛張発振器回路の１つの実施形態により、代表的なプロセス・コーナー・シミュレーション条件のもとで、約５ｐｐｍ／℃の極めて小さい温度係数が実現された。対照的に、Ｔｓｏに対する米国特許第６，１５７，２７０号の中で、またＭａｘｉｍ Ｒｅｌａｘａｔｉｏｎ Ｏｓｃｉｌｌａｔｏｒ Ｐｒｏｄｕｃｔ ＭＡＸ７３８４（http://datasheets.maxim-ic.com/en/ds/MAX7384.pdfを参照されたい）の中でさらに説明されているように、それぞれ、２９４ｐｐｍ／℃および±５５０ｐｐｍ／℃の温度係数が提供される。Ｍａｘｉｍ Ｒｅｌａｘａｔｉｏｎ Ｏｓｃｉｌｌａｔｏｒ Ｐｒｏｄｕｃｔ ＭＡＸ７３８４のデータシート、Ｊａｃｋ Ｇ．Ｓｎｅｅｐ および Ｃｈｒｉｓ Ｊ．Ｍ．Ｖｅｒｈｏｅｖｅｎによる題名「Ａ ｎｅｗ ｌｏｗ−ｎｏｉｓｅ １００−ＭＨｚ ｂａｌａｎｃｅｄ ｒｅｌａｘａｔｉｏｎ ｏｓｃｉｌｌａｔｏｒ」、ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ、ページ ６９２〜６９８、第２５巻、第３号、１９９０年６月、およびＡ．Ｏｌｍｏｓによる題名「Ａ ｔｅｍｐｅｒａｔｕｒｅ ｃｏｍｐｅｎｓａｔｅｄ ｆｕｌｌｙ ｔｒｉｍｍａｂｌｅ ｏｎ−ｃｈｉｐ ＩＣ ｏｓｃｉｌｌａｔｏｒ」、Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ １６ｔｈ−Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔｅｍｓ Ｄｅｓｉｇｎ（ＳＢＣＣＩ’０３）、ページ１８１〜１８６、２００３年９月８〜１１日、の中で説明された代表的なプロセス・コーナー・シミュレーション結果は、それぞれ、±１００ｐｐｍ／℃、−１０００ｐｐｍ／℃、および６０６ｐｐｍ／℃である。

さらに、Ｌｉｎへの米国特許第６，７２０，８３６号、Ｔｓｏへの米国特許第６，１５７，２７０号、およびＮｏｌａｎへの米国特許第６，３５６，１６１号とは異なり、本発明の種々の実施形態では、外部の精密な低温度係数のチップ外抵抗は必要としない。

その上、費用のかかるバイＣＭＯＳ工程は、本発明の温度補償回路に組み込むチップを製造するためには必要ではない。実際に、本発明の弛張発振器に関する種々の実施形態は、限定されることはないが、従来の費用のかからないＣＭＯＳ工程を用いる製造に対して適用できる。

ここで図１を参照すると、本発明による回路の１つの実施形態のブロック図が示されている。図１の弛張発振器回路は、入力充電電流Ｉ_ＣＨおよび周波数出力ＦＲＱを提供するように構成された弛張発振器１００を具備している。この発振器回路は、抵抗アレイ１０１を含む電流発生回路、バンドギャップ回路１０２、電流ミラー１０３、ＮＭＯＳトランジスタ２００および演算増幅器２０１をさらに備えている。

ここで図２を参照すると、出力電流がほとんど温度に影響されない理想的な定電流源１０４によって置き換えられた、図１の電流ミラー１０３と抵抗アレイ１０１とが示されている。図２の弛張発振器の出力周波数ＦＲＱの温度係数は、下記のように定義されている。
ＴＣ_ｏｓｃ＝α 式（１）

図３は、図１の回路によって与えられるシミュレートされた出力を示しており、ここで出力は周波数対温度によって表されている。平均出力は約３２ＭＨｚであり、温度と共に変動していることが分かる。図１を参照すると、充電電流回路の出力Ｉ_ＣＨの温度係数は、ＴＣ_ＣＣ＝βによって定義される。出力信号ＦＲＱは、充電電流Ｉ_ＣＨに比例する。その結果、図１の弛張発振器回路の出力周波数ＦＲＱは、下記のように表すことができる。
ＴＣ’_ＯＳＣ＝α＋β 式（２）

出力信号ＦＲＱに関連した正味の温度係数は、ここで下記のようにゼロに近付くことが分かる。
ＴＣ’_ＯＳＣ＝α＋β≒０ （β＝−αの場合） 式（３）

充電電流Ｉ_ＣＨは、下記に表されるように、バンドギャップ回路１０２と抵抗アレイの抵抗Ｒとによって与えられた出力Ｖ_ＲＥＦによって定義される。
Ｉ_ＣＨ＝Ｖ_ＲＥＦ／Ｒ 式（４）
このため、充電電流の温度係数（ＴＣ_ＣＣ）は、Ｖ_ＲＥＦが温度変化にほとんど影響を受けないため、下記に示すように、抵抗アレイの温度係数（ＴＣ_ＲＡ）に対して符号が反対である。
ＴＣ_ＣＣ＝−ＴＣ_ＲＡ＝β 式（５）

図１の抵抗アレイ１０１は、温度係数が逆の符号である２つの異なる種類の抵抗を備えている。代表的なＣＭＯＳ工程では、ポリ抵抗（poly resistor）、拡散抵抗、およびｎウェル抵抗の温度係数（ＴＣ_ＰＲ）は正であり、一方高ポリ抵抗（high-poly resistor）の温度係数（ＴＣ_ＮＲ）は負である。抵抗アレイの全体の温度係数ＴＣ_ＲＡは、抵抗アレイ１０１内の適当なスイッチＳ１．．．ＳｎおよびＳ１’．．．Ｓｎ’をオンまたはオフに切り換えて２つの異なる種類の抵抗の値の比率を変えることによって、ＴＣ_ＰＲとＴＣ_ＮＲとの間の任意の値にすることができる。すなわち、
ＴＣ_ＮＲ＜ＴＣ_ＲＡ＝−β＜ＴＣ_ＰＲ 式（６）
その結果、抵抗アレイの最終的な温度係数（ＴＣ_ＲＡ）は、下記を確実なものにするように適切に設計することができる。
ＴＣ’_ＯＳＣ＝ＴＣ_ＯＳＣ＋ＴＣ_ＣＣ＝ＴＣ_ＯＳＣ−ＴＣ_ＲＡ＝α＋β≒０
（ＴＣ_ＮＲ＜ＴＣ_ＯＳＣ＝α＜ＴＣ_ＰＲの場合） 式（７）

図１に示されている弛張発振器回路の簡略化された実施形態が、図４に示されている。図４の抵抗アレイ１０５は、温度係数が正の単一の抵抗Ｒ１と温度係数が負の単一の抵抗Ｒ２とから構成されている。図４のＲ１とＲ２に対する値を適切に選択することにより、図５に示されるシミュレート結果がもたらされる。図５では、弛張発振器回路によって与えられる周波数出力が、代表的な処理条件のもとで温度の変動に実質的に影響されることが分かる。図５に示されるように、平均温度係数は約５ｐｐｍ／℃であり、これは下記のように計算することができる。
ＴＣ’_ＯＳＣ＝
（３１．９９５ＭＨｚ−３１．９７ＭＨｚ）／（１２５℃＋４０℃）／３２ＭＨｚ＝
４．７ｐｐｍ／℃≒５ｐｐｍ／℃

他のコーナー・プロセス条件（corner process condition）において与えられるシミュレーション結果は、代表的なプロセス・シミュレーションの結果とは異なることがある。しかしながら、抵抗アレイ１０１または１０５の中でスイッチＳ１〜Ｓｎを適切に構成することによって、図１の回路によって与えられる出力信号ＦＲＱの温度係数を最小にすることができる。

ここで図６を参照すると、本発明の温度補償された弛張発振器回路の別の実施形態が示されている。この実施形態では、温度係数が正および負の抵抗が（図１のように）並列ではなく直列に配列されている。図６では、抵抗アレイの全体の温度係数（ＴＣ_ＲＡ）は、抵抗アレイ１０６の中で適切なスイッチＳ１．．．ＳｎおよびＳ１’．．．Ｓｎ’をオンまたはオフに切り換えて、これにより２つの異なる種類の抵抗の値の比率を変えることによって、ＴＣ_ＰＲとＴＣ_ＮＲとの間の任意の値に調整することができる。

本願で開示される本発明の種々の実施形態が、これに限定されることはないが、優れた温度補償特性を示す弛張発振器を提供することを含む幾つかの利点を提供することが、当業者には明らかになるであろう。この温度補償特性は、高価なチップ外の部品を使用せずにパッケージを小型にするために、安価なＣＭＯＳ工程を用いて製造することができる。

様々な種類の抵抗および技術的に周知の製造工程は、前述されたものに加えて、本発明の中で使用できることに注意されたい。

本願で説明された種々の部品、装置およびシステムを作る方法およびそれらを作った方法が、本発明の請求の範囲の中に含まれることにさらに注意されたい。

前述された実施形態は、本発明の範囲を限定するものではなく、本発明の実施例として考えるべきである。本発明の前述の実施形態に加えて、詳細な説明および添付した図面を見直すと、本発明の別の実施形態が存在することが分かるであろう。従って、明示的に本願に記載されていない本発明の前述した実施形態の多くの組合せ、置き換え、変更および修正は、本発明の範囲の中に含まれるものとする。

１００ 弛張発振器
１０１ 抵抗アレイ
１０２ バンドギャップ回路
１０３ 電流ミラー
２００ ＮＭＯＳトランジスタ
２０１ 演算増幅器

Claims (22)

1. 弛張発振器回路であって、
   入力およびある周波数の出力信号を有する弛張発振器と、
   電界効果トランジスタ（ＦＥＴ）と、
   前記弛張発振器の入力に充電電流を与え、かつ前記ＦＥＴのドレインにバイアス電流を与えるように構成された電流ミラー回路と、
   前記ＦＥＴのゲートに動作可能に接続された出力を有する演算増幅器と、
   前記演算増幅器の第１の入力に動作可能に接続されたバンドギャップ回路と、
   前記ＦＥＴのソースおよび前記演算増幅器の第２の入力に動作可能に接続された出力を有する抵抗アレイと、
   を備え、
   前記抵抗アレイは、値がＲ２で温度係数が負の抵抗に対して並列に配置された、値がＲ１で温度係数が正の抵抗をさらに備えており、前記Ｒ１およびＲ２の値は、前記弛張発振器回路が受ける周囲温度の変化にかかわらず、前記出力信号の周波数が実質的に一定の値を保つように選択される、弛張発振器回路。
2. 前記温度係数が正の抵抗が、ポリ抵抗、拡散抵抗、高ポリ抵抗、およびｎウェル抵抗である、請求項１に記載の弛張発振器回路。
3. 前記温度係数が負の抵抗が高ポリ抵抗である、請求項１に記載の弛張発振器回路。
4. 前記弛張発振器回路が、単一のチップまたは集積回路上に配置されたＣＭＯＳ回路である、請求項１に記載の弛張発振器回路。
5. 前記弛張発振器回路が、単一のチップまたは集積回路上に配置されたバイＣＭＯＳ回路である、請求項１に記載の弛張発振器回路。
6. 前記出力信号の周波数が−４０℃と＋１２５℃との間の温度範囲にわたって実質的に一定の値を保つ、請求項１に記載の弛張発振器回路。
7. 前記出力信号がクロック信号である、請求項１に記載の弛張発振器回路。
8. 前記出力信号の周波数がプログラム可能である、請求項１に記載の弛張発振器回路。
9. 前記弛張発振器回路の温度係数が１０ｐｐｍ／℃以下である、請求項１に記載の弛張発振器回路。
10. 前記弛張発振器回路の温度係数が５ｐｐｍ／℃以下である、請求項１に記載の弛張発振器回路。
11. 弛張発振器回路であって、
    入力およびある周波数の出力信号を有する弛張発振器と、
    電界効果トランジスタ（ＦＥＴ）と、
    前記弛張発振器の入力に充電電流を与え、かつ前記ＦＥＴのドレインにバイアス電流を与えるように構成された電流ミラー回路と、
    前記ＦＥＴのゲートに動作可能に接続された出力を有する演算増幅器と、
    前記演算増幅器の第１の入力に動作可能に接続されたバンドギャップ回路と、
    前記ＦＥＴのソースおよび前記演算増幅器の第２の入力に動作可能に接続された出力を有する抵抗アレイと、
    を備え、
    前記抵抗アレイは、値がＲ２で温度係数が負の抵抗に対して直列に配置された、値がＲ１で温度係数が正の抵抗をさらに備えており、前記Ｒ１およびＲ２の値は、前記弛張発振器回路が受ける周囲温度の変化にかかわらず、前記出力信号の周波数が実質的に一定の値を保つように選択される、弛張発振器回路。
12. 前記温度係数が正の抵抗が、ポリ抵抗、拡散抵抗、高ポリ抵抗、およびｎウェル抵抗である、請求項１１に記載の弛張発振器回路。
13. 前記温度係数が負の抵抗が高ポリ抵抗である、請求項１１に記載の弛張発振器回路。
14. 前記弛張発振器回路が、単一のチップまたは集積回路上に配置されたＣＭＯＳ回路である、請求項１１に記載の弛張発振器回路。
15. 前記弛張発振器回路が、単一のチップまたは集積回路上に配置されたバイＣＭＯＳ回路である、請求項１１に記載の弛張発振器回路。
16. 前記出力信号の周波数が、−４０℃と＋１２５℃との間の温度範囲にわたって実質的に一定の値を保つ、請求項１１に記載の弛張発振器回路。
17. 前記出力信号がクロック信号である、請求項１１に記載の弛張発振器回路。
18. 前記出力信号の周波数がプログラム可能である、請求項１１に記載の弛張発振器回路。
19. 前記弛張発振器回路の温度係数が１０ｐｐｍ／℃以下である、請求項１１に記載の弛張発振器回路。
20. 前記弛張発振器回路の温度係数が５ｐｐｍ／℃以下である、請求項１１に記載の弛張発振器回路。
21. 弛張発振器回路によって提供される出力信号の周波数における、周囲温度の変化によって引き起こされる変化を補償する方法であって、
    入力およびある周波数の出力信号を有する弛張発振器を設けるステップと、
    電界効果トランジスタ（ＦＥＴ）を設けるステップと、
    前記弛張発振器の入力に充電電流を与え、かつ前記ＦＥＴのドレインにバイアス電流を与えるように構成された電流ミラー回路を設けるステップと、
    前記ＦＥＴのゲートに動作可能に接続された出力を有する演算増幅器を設けるステップと、
    前記演算増幅器の第１の入力に動作可能に接続されたバンドギャップ回路を設けるステップと、
    前記ＦＥＴのソースおよび前記演算増幅器の第２の入力に動作可能に接続された出力を有する抵抗アレイを設けるステップと、
    を含み、
    前記抵抗アレイは、値がＲ２で温度係数が負の抵抗に対して並列に配置された、値がＲ１で温度係数が正の抵抗をさらに備えており、前記Ｒ１およびＲ２の値は、前記弛張発振器回路が受ける周囲温度の変化にかかわらず、前記出力信号の周波数が実質的に一定の値を保つように選択される、方法。
22. 弛張発振器回路によって提供される出力信号の周波数における、周囲温度の変化によって引き起こされる変化を補償する方法であって、
    入力およびある周波数の出力信号を有する弛張発振器を設けるステップと、
    電界効果トランジスタ（ＦＥＴ）を設けるステップと、
    前記弛張発振器の入力に充電電流を与え、かつ前記ＦＥＴのドレインにバイアス電流を与えるように構成された電流ミラー回路を設けるステップと、
    前記ＦＥＴのゲートに動作可能に接続された出力を有する演算増幅器を設けるステップと、
    前記演算増幅器の第１の入力に動作可能に接続されたバンドギャップ回路を設けるステップと、
    前記ＦＥＴのソースおよび前記演算増幅器の第２の入力に動作可能に接続された出力を有する抵抗アレイを設けるステップと、
    を含み、
    前記抵抗アレイは、値がＲ２で温度係数が負の抵抗に対して直列に配置された、値がＲ１で温度係数が正の抵抗をさらに備えており、前記Ｒ１およびＲ２の値は、前記弛張発振器回路が受ける周囲温度の変化にかかわらず、前記出力信号の周波数が実質的に一定の値を保つように選択される、方法。

Images