JP2010062306A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010062306A
JP2010062306A JP2008226048A JP2008226048A JP2010062306A JP 2010062306 A JP2010062306 A JP 2010062306A JP 2008226048 A JP2008226048 A JP 2008226048A JP 2008226048 A JP2008226048 A JP 2008226048A JP 2010062306 A JP2010062306 A JP 2010062306A
Authority
JP
Japan
Prior art keywords
electrode terminal
conductive film
solder resist
opening
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008226048A
Other languages
English (en)
Inventor
Masaki Waki
政樹 脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008226048A priority Critical patent/JP2010062306A/ja
Publication of JP2010062306A publication Critical patent/JP2010062306A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】半田ボールを形成するために必要なランド径を確保したままソルダーレジストの開口部と電極端子とを同一サイズに形成し、高密度設計に好適な半導体装置及びその半導体装置の製造方法を提供する。
【解決手段】電極端子１２ｂ上に形成された第１のソルダーレジスト１６を選択的に除去して、第１のソルダーレジスト１６に電極端子１２ｂの径よりも大きい径の開口部を形成する開口工程と、この開口部を介して、電極端子１２ｂに導電膜１７を形成する導電膜形成工程と、開口部を含む領域に第２のソルダーレジストを塗布して、開口部内の導電膜１７が形成された電極端子１２ｂの周縁部と前記第１のソルダーレジスト１６との隙間に第２のソルダーレジストを充填する第２レジスト塗布工程と、電極端子１２ｂ上面の導電膜１７表面全体を露出させる露出工程とを有する。
【選択図】図２

Description

この発明は、半導体装置及びその製造方法に関し、詳しくは、実装基板等へ接続する接続端子となる半田ボールを形成するための電極端子を備える半導体装置及びその製造方法に関するものである。
実装基板（マザーボード）に対する半導体装置の高密度実装化に伴い、半導体装置の小型化が進んでいる。現在、小型化が図られた半導体装置として、ＢＧＡ（ボールグリッドアレイ）型のものがある。ＢＧＡ型の半導体装置は、実装基板に対する実装面積を縮小するために、半導体装置の底部に実装基板等への接続端子となる半田ボールをアレイ状に配置したものである。
ここで、従来の代表的な半導体装置の製造方法について図面を参照して説明する。図４は、従来の半導体装置の製造方法を示した製造工程図である。
まず、図４（ａ）に示すように、基材１０１ａに配線１０２ａ、電極端子１０２ｂ及びスルーホール配線１０２ｃを形成して基板１０１を作製する。すなわち、基材１０１ａの表面側及び裏面側にそれぞれ配線１０２ａを形成し、表面側の配線１０２ａと裏面側の配線１０２ａとを電気的に接続するスルーホール配線１０２ｃを形成する。また、基板１０１の裏面側には、裏面側の配線１０２ａと接続されて実装基板等への接続端子となる半田ボールの数に応じた電極端子１０２ｂをアレイ状に形成する。
次に、図４（ｂ）に示すように、配線１０２ａを含む基板１０１の表面側にソルダーレジスト４０１を、電極端子１０２ｂを含む基板１０１の裏面側にソルダーレジスト１０６を塗布する。ソルダーレジスト４０１は、配線１０２ａよりも厚く塗布し、またソルダーレジスト１０６は、配線１０２ａ及び電極端子１０２ｂよりも厚く塗布する。
次に、図４（ｃ）に示すように、基板１０１の表面側の配線１０２ａ上をＵＶ露光した後、現像して開口部Ｋ１１を設けて配線１０２ａの一部を露出させる。また、基板１０１の裏面側の電極端子１０２ｂ上をＵＶ露光した後、現像して開口部Ｋ１２を設けて電極端子１０２ｂを露出させる。
その後、図４（ｄ）に示すように、基板１０１の表面側のソルダーレジスト４０１上にダイ付け材料１０４を介して半導体デバイス１０３を取り付ける。そして、半導体デバイス１０３上の端子と開口部Ｋ１２から露出させた配線１０２ａとをワイヤ（例えば金線）１０５によって接続する。その後、基板１０１の半導体デバイス１０３を含む表面側をモールド用の樹脂１００によりパッケージングする。
次に、図４（ｅ）に示すように、開口部Ｋ１２を介して、例えば高融点半田からなる半田ボール１１０を電極端子１０２ｂ上に形成する。このようにして、従来の半導体装置を製造していた。
ところで、電極端子１０２ｂ上に半田ボール１１０を球状に精度よく形成するためには、電極端子１０２ｂの露出部分、すなわち半田ボール１１０との接触領域（以下、「ランド領域」と呼ぶ。）が略真円であることが必要である。
しかし、ソルダーレジスト１０６の開口部Ｋ１２を電極端子１０２ｂと同一サイズで形成すると、露光ずれから生じる開口部Ｋ１２の位置ずれにより電極端子１０２ｂの露出部分が略真円とならず、半田ボール１１０を球状に精度よく形成することができない。
そこで、従来においては、電極端子１０２ｂを略真円状態で露出させるランド形成方法として２つのランド形成方法が採用されている。第１のランド形成方法は、電極端子１０２ｂのサイズより開口部Ｋ１２のサイズを大とする方法であり、第２のランド形成方法は、電極端子１０２ｂのサイズより開口部Ｋ１２のサイズを小とする製造方法（例えば、特許文献1参照。）である。
以下、これらのランド形成方法について図面を参照して説明する。なお、所望の大きさの半田ボール１１０を形成するために必要なランド領域の直径をＤａ（以下、「ランド径Ｄａ」とする。）とする。また、ソルダーレジスト１０６の開口部Ｋ１２を形成する際の露光ずれは最大でΔＲであるとする。
まず、第１のランド形成方法について説明する。図５（ａ）は、上記第１のランド形成方法を説明するための図である。
この第１のランド形成方法では、電極端子１０２ｂの直径をランド径Ｄａと同じ直径Ｄ１に設定する。そして、図５（ａ）に示すように、ソルダーレジスト１０６の開口部Ｋ１２は、電極端子１０２ｂの直径Ｄ１に露光ずれの最大値ΔＲの２倍の長さを加えた直径Ｄ２となるように形成する。
このようにすることで最大値ΔＲの露光ずれが生じても、ソルダーレジスト１０６の開口部Ｋ１２から略真円の電極端子１０２ｂ全体を露出させることができ、電極端子１０２ｂ全体がランド領域となる。従って、電極端子１０２ｂの略真円領域上に半田ボール１１０を形状でき、半田ボール１１０を球状に精度よく形成することができる。
次に、第２のランド形成方法について説明する。図５（ｂ）は、上記第２のランド形成方法を説明するための図である。
この第２のランド形成方法では、電極端子１０２ｂの直径を露光ずれ最大値ΔＲの２倍の長さだけランド径Ｄａよりも大きい直径Ｄ２に設定する。そして、図５（ｂ）に示すように、ソルダーレジスト１０６の開口部Ｋ１２の直径がランド径Ｄａと同じ直径Ｄ１となるように形成する。これにより最大値ΔＲの露光ずれが生じても、ソルダーレジスト１０６の開口部Ｋ１２は電極端子１０２ｂ領域上に収まり、電極端子１０２ｂのうち直径Ｄ１の略真円部分が露出してランド領域となる。従って、電極端子１０２ｂの略真円領域上に半田ボール１１０を形状でき、半田ボール１１０を球状に精度よく形成することができる。
特開２００１−６８８３６号公報
しかしながら、上記従来のランド形成方法では、ソルダーレジスト１０６の開口部Ｋ１２を形成する際の露光ずれを考慮しなければならず、結果的に、ファインピッチ化などの高密度設計を阻害することになっていた。
すなわち、上記第１のランド形成方法では、露光ずれの最大値ΔＲを考慮して必要なランド径ＤａよりΔＲの２倍の長さだけ大きな直径Ｄ２（＝Ｄａ＋ΔＲ×２）を有する開口部Ｋ１２をソルダーレジスト１０６に形成する必要がある。そのため、この開口部Ｋ１２内全体に半田ボールの半田が形成されることにより直径Ｄ２の導電領域が形成され、結果的に電極端子の直径をＤ２したのと変わらない。
また、上記第２のランド形成方法では、露光ずれを考慮してランド径Ｄａと同径の開口部Ｋ１２よりもΔＲの２倍の長さだけ大きな直径Ｄ２（＝Ｄａ＋ΔＲ×２）の電極端子１０２ｂを形成する必要がある。例えば、図６に示すように、半田ボール１１０のピッチが０．５ｍｍのときに必要なランド径Ｄａがφ０．２７ｍｍ、露光ずれの最大値ΔＲが０．０４ｍｍであるとき、電極端子１０２ｂの直径はφ０．３５ｍｍとなる。
このように従来のランド形成方法では、必要なランド径がＤａであるにも関わらず、このランド径Ｄａよりも大きな直径Ｄ２（＝Ｄａ＋ΔＲ×２）の導電領域又は電極端子１０２ｂが形成されることになり、ファインピッチ化などの高密度設計の阻害要となっていた。
そこで、本発明は、半田ボールを形成するために必要なランド径を確保したままソルダーレジストの開口部と電極端子とを同一サイズに形成し、高密度設計に好適な半導体装置及びその半導体装置の製造方法を提供することを目的とする。
上記目的を達成すべく、請求項１に記載の発明は、電極端子が形成された基板の表面上に第１のソルダーレジストを塗布する第１レジスト塗布工程を有する。次に、電極端子上に形成された第１のソルダーレジストを選択的に除去して、第１のソルダーレジストに電極端子の径よりも大きい径の開口部を形成する開口工程を有する。次に、開口部を介して、電極端子に導電膜を形成する導電膜形成工程を有する。次に、開口部を含む領域に第２のソルダーレジストを塗布して、開口部内の導電膜が形成された電極端子の周縁部と前記第１のソルダーレジストとの隙間に第２のソルダーレジストを充填する第２レジスト塗布工程を有する。そして、電極端子上面の導電膜表面全体を露出させる露出工程とを有するものである。
また、請求項２に記載の発明は、請求項１に記載の発明において、記露出工程は、開口部に形成された第２のソルダーレジストを切削又は研磨して電極端子上面の導電膜表面全体を露出させる工程としたものである。
また、請求項３に記載の発明は、請求項１に記載の発明において、露出工程は、基板上に形成された第１のソルダーレジストを含めて第２のソルダーレジストを切削又は研磨することによって、第１のソルダーレジスト表面と同一平面上に導電膜表面全体を露出させる工程としたものである。
また、請求項４に記載の発明は、請求項１〜３のいずれか１項に記載の発明において、導電膜の厚みは、１０μｍ〜３０μｍとしたものである。
また、請求項５に記載の発明は、請求項４記載の発明において、導電膜は、Ｎｉ下地のＡｕメッキとしたものである。
また、請求項６記載の発明は、請求項１〜５のいずれか１項に記載の発明において、導電膜表面に半田ボールを形成する半田ボール形成工程を更に有するものである。
また、請求項７記載の発明は、基板と、この基板上に形成され、導電膜で覆われた電極端子と、導電膜で覆われた電極端子の周縁部に沿って形成されるソルダーレジストと、を有して形成され、ソルダーレジスト表面と導電膜表面とを同一高さとしたものである。
本発明によれば、半田ボールを形成するために必要なランド径を確保したままソルダーレジストの開口部と電極端子とを同一サイズに形成されるため、ファインピッチ化などの高密度設計が可能となる。
本発明の実施形態にかかる半導体装置の製造方法は、次の工程を有する。
（１）電極端子が形成された基板の表面上に第１のソルダーレジストを塗布する第１レジスト塗布工程。
（２）電極端子上に形成された第１のソルダーレジストを選択的に除去して、第１のソルダーレジストに電極端子の径よりも大きい径の開口部を形成する開口工程。
（３）開口工程で形成した開口部を介して、電極端子に導電膜を形成する導電膜形成工程。
（４）開口工程で開口部を含む領域に第２のソルダーレジストを塗布して、開口部内の導電膜が形成された電極端子の周縁部と第１のソルダーレジストとの隙間に第２のソルダーレジストを充填する第２レジスト塗布工程。
（５）電極端子上面の導電膜表面全体を露出させる露出工程。
かかる製造方法によれば、導電膜が形成された電極端子の周縁部を第２のソルダーレジストで覆うことができる。そのため、半田ボールを形成するために必要なランド径を確保したままソルダーレジストの開口部と電極端子とを同一サイズに形成することができる。その結果、電極端子の間隔を従来よりも広く確保できるので、電極端子間を通過させる配線の数も増やすこともできるようになり、ファインピッチ化などの高密度設計を図ることができる。
また、露出工程は、開口部に形成された第２のソルダーレジストを切削又は研磨して電極端子上面の導電膜表面全体を露出させるものである。かかる製造方法によれば、切削又は研磨により導電膜表面全体を容易に露出させることができる。
また、露出工程は、基板上に形成された第１のソルダーレジストを含めて第２のソルダーレジストを切削又は研磨することによって、第１のソルダーレジスト表面と同一平面上に導電膜表面全体を露出させるものである。かかる製造方法によれば、ソルダーレジスト面を研磨や切削によって加工するため、ソルダーレジスト面の平滑性が維持される。そのため、半導体装置を実装基板（マザーボード）へ実装した後、実装の信頼性を向上させるために充填するアンダーフィル樹脂材料などの充填性を向上させることができる。
また、導電膜の厚みを１０μｍ〜３０μｍとして形成することにより、配線を露出することがなく、導電膜の部分を切削又は研磨により露出させることができる。
また、導電膜をＮｉ下地のＡｕメッキで形成しており、これにより電極端子の酸化が防止され、経時変化に優れた半導体装置を提供できる。
また、本実施形態の半導体装置は、基板と、この基板上に形成され導電膜で覆われた電極端子と、導電膜で覆われた電極端子の周縁部に沿って形成されるソルダーレジストとを有して形成され、ソルダーレジスト表面と導電膜表面とを同一高さとしたものである。
かかる構成によれば、電極端子の周縁部に沿って、ソルダーレジストを形成しているので、電極端子に形成した導電膜だけが露出して、その周縁部はソルダーレジストで覆われる。従って、半田ボールを形成するために必要なランド径を確保したままソルダーレジストの開口部と電極端子とを同一サイズに形成される。その結果、電極端子の間隔を従来よりも広く確保できるので、電極端子間を通過させる配線の数も増やすこともできるようになり、ファインピッチ化などの高密度設計を図ることができる半導体装置を提供することができる。
以下に、本発明の一実施形態について図面を参照しながら説明する。図１は、本発明の一実施形態にかかる半導体装置の構成を示す図である。
本実施形態の半導体装置は、図１（ａ）に示すように、基板１１に配線１２ａ、電極端子１２ｂ及びスルーホール配線１２ｃを含む配線部１２が形成される。電極端子１２ｂは、略真円状に形成され、実装基板等への接続端子となる後述の半田ボール２１の数と同じ数だけ基板１１の一方の面（以下、「裏面」とする。）に形成される。
また、基板１１の他方の面（以下、「表面」とする。）にはソルダーレジスト４１が形成され、このソルダーレジスト４１上にダイ付け材料１４を介して半導体デバイス１３が取り付けられている。さらに、半導体デバイス１３上の端子と配線１２ａとがワイヤ（例えば金線）１５によって接続され、セラミックス（非金属無機材料）やプラスチック（合成樹脂）などのモールド材２０によりパケージングされている。なお、半導体デバイス１３上の端子に接続された配線１２ａは、スルーホール配線１２ｃを介して基板１１の裏面側の配線１２ａに接続され、さらにこの裏面側の配線１２ａは電極端子１２ｂに接続される。
図１（ｂ）に示すように、電極端子１２ｂの上面１２ｂ１及び周縁部１２ｂ２には導電膜１７が形成されている。すなわち、基板１１上に形成された電極端子１２ｂは、導電膜１７で覆われている。
そして、このように導電膜１７で覆われた電極端子１２ｂの周縁部１７ａに沿って、第２のソルダーレジスト１８が形成され、また、電極端子１２ｂに形成した導電膜１７の表面は第２のソルダーレジスト１８の表面と同一高さに形成されている。しかも、導電膜１７の表面は第１のソルダーレジスト１６の表面とも同一高さに形成されている。
このように、本実施形態にかかる半導体装置では、電極端子１２ｂの周縁部１７ａに沿って、ソルダーレジストを形成しているので、略真円状の電極端子１２ｂに形成した導電膜１７だけが露出して、その周縁部１７ａはソルダーレジストで覆われることになる。そのため、略真円状の導電膜１７がランド領域となり半田ボール２１を形成するために必要なランド径を確保したままソルダーレジストの開口部（電極端子１２ｂが形成された領域）と電極端子１２ｂとを同一サイズに形成される。
従って、電極端子１２ｂの間隔を従来よりも広く確保できるので、電極端子１２ｂ間を通過させる配線１２ａの数も増やすこともできるようになり、ファインピッチ化などの高密度設計を図ることができる半導体装置を提供することができる。
また、電極端子１２ｂに形成した導電膜１７の表面とソルダーレジスト１６，１８の表面とが同一平面上に形成されるため、ランド領域である導電膜１７の表面とソルダーレジストの表面との段差がない。そのため、半田接合の不具合がなくなり、また半田接合面積が大きくなって機械的接合強度が向上して、半導体装置の実装信頼性を向上させることができる。
次に、本実施形態にかかる半導体装置の製造方法を説明する。図２及び図３は、本発明の一実施形態にかかる半導体装置の製造方法を示した製造工程図である。
図２（ａ）に示すように、まず、基材１１ａに配線１２ａ、電極端子１２ｂ及びスルーホール配線１２ｃを形成して基板１１を作製する。すなわち、基材１１ａの表面側及び裏面側にそれぞれ配線１２ａを形成し、表面側の配線１２ａ及び裏面側の配線１２ａとを電気的に接続するスルーホール配線１２ｃを形成する。また、基材１１ａの裏面側には、実装基板等への接続端子の数に応じた電極端子１２ｂを形成する。また、電極端子１２ｂは、１０μｍ〜５０μｍの厚みとし、また略真円状に形成する。
次に、図２（ｂ）に示すように、配線１２ａを含む基板１１の表面側にソルダーレジスト４１を、配線１２ａ及び電極端子１２ｂを含む基板１１の裏面側にソルダーレジスト１６を塗布する。ソルダーレジスト４１は、配線１２ａよりも厚く塗布し、またソルダーレジスト１６の厚みは、配線部１２がソルダーレジスト１６で覆われるように配線部１２よりも厚くする。
そして、図２（ｃ）に示すように、基板１１の表面側の配線１２ａ上をＵＶ露光した後、現像して開口部Ｋ２を設けて配線１２ａの一部を露出させ、後に述べる半導体デバイスとの接続部とする。
また、電極端子１２ｂ上に形成された第１のソルダーレジスト１６を選択的に除去して、第１のソルダーレジスト１６に電極端子１２ｂの端子サイズＷ１よりも大きいサイズＷ２の開口部Ｋ１を形成する。これにより、電極端子１２ｂ全体が開口部Ｋ１を介して露出する状態となる。この選択的な第１ソルダーレジストの除去は、第１のソルダーレジスト１６をＵＶ露光した後、現像して開口部Ｋ１を設けることにより行う。
ここで、開口部Ｋ１のサイズＷ２は、開口部Ｋ１を形成する際の露光ずれを考慮して決定する。すなわち、露光ずれの最大値をΔＲとすると、この最大値ΔＲの露光ずれが発生したときでも開口部Ｋ１から電極端子１２ｂ全体が露出するように、開口部Ｋ１のサイズＷ２をＷ２≧Ｗ１＋ΔＲ×２となる値に決定する。
例えば、半田ボールを形成するために必要な電極端子１２ｂの接触領域（以下、「ランド領域」とする。）のサイズ（以下、「ランド径」とする。）がφ０．２７ｍｍであり、露光ずれの最大値ΔＲが０．０４ｍｍであるとする。このとき、開口部Ｋ１は、電極端子１２ｂの端子サイズＷ１よりも０．０８ｍｍ以上大きいφ０．３５ｍｍ以上に設定する。
次に、図２（ｄ）に示すように、開口部Ｋ１を介して、電極端子１２ｂ上に導電膜１７を形成する。導電膜１７の材料は、導電性の金属の材料でありＣｕメッキや、Ｎｉ下地のＡｕメッキとすれば好適で、特にＮｉ下地のＡｕメッキすることで、電極端子１２ｂの酸化が防止され、経時変化に優れた半導体装置を提供できるようになる。また、基板１１の表面側の開口部Ｋ２の露出部にも導電膜１７ｃを形成する。導電膜１７ｃは、導電膜１７と同一の材料でもよいし、異なる材料、例えば金メッキとしてもよい。
導電膜１７の厚みは、１０〜３０μｍの厚みとしている。これにより、導電膜１７を形成した電極端子１２ｂの厚みと、電極端子１２ｂに隣接した配線１２ａとの厚みが異なる厚みになる。そのため、後述するように導電膜１７の部分を研磨して露出させたときに、配線部１２を露出することがなくなり絶縁性の優れた半導体装置を提供できるようになる。
次に、図３（ａ）に示すように、開口部Ｋ１を含む基板１１の裏面側の領域に第２のソルダーレジスト１８を塗布する。これにより、開口部Ｋ１内の導電膜１７が形成された電極端子１２ｂの周縁部と第１のソルダーレジスト１６との隙間１９に第２のソルダーレジスト１８を充填され、導電膜１７が形成された電極端子１２ｂが第２のソルダーレジスト１８で覆われることになる。
なお、導電膜１７が形成された電極端子１２ｂの周縁部１７ａと第１のソルダーレジスト１６との隙間１９に第２のソルダーレジスト１８が充填できればよく、第２のソルダーレジスト１８を選択的に隙間１９だけに塗布するようにしてもよい。
次に、図３（ｂ）に示すように、基板１１の裏面側を機械的に切削又は研磨して、略真円状の電極端子１２ｂ上面に形成した導電膜１７の表面全体を露出させる。より具体的には、第２のソルダーレジスト１８を切削又は研磨していき、第１のソルダーレジスト１６まで到達すると、さらに導電膜１７の表面に到達するまで、第１及び第２のソルダーレジスト１６，１８を切削又は研磨する。これにより略真円状の電極端子１２ｂ上面に形成した導電膜１７の表面全体が露出する。なお、第２のソルダーレジスト１８を選択的に隙間１９だけに塗布した場合には、第１のソルダーレジスト１６を導電膜１７の表面と同一平面上になるまで切削又は研磨する。
これにより、第１のソルダーレジスト１６、隙間１９に形成された第２のソルダーレジスト１８及び電極端子１２ｂに形成した導電膜１７を同一平面上とすることができる。その結果、導電膜１７を形成した電極端子１２ｂの周縁部は隙間無く第２のソルダーレジスト１８で囲まれることになり、結果的に形成されるソルダーレジスト１６，１８による開口部のサイズと導電膜１７を形成した電極端子１２ｂのサイズとを同一サイズにできる。
従って、例えば、電極端子１２ｂと電極端子１２ｂの間を通過させる配線１２ａの数を多くとることができ、ファインピッチ化などの高密度設計を図ることができる。
できる。
また、上記露出工程では、ソルダーレジスト面を研磨や切削によって加工するため、ソルダーレジスト面の平滑性が維持される。そのため、本実施形態にかかる半導体装置を実装基板（マザーボード）へ実装した後、実装の信頼性を向上させるために充填するアンダーフィル樹脂材料などの充填性が向上する。なお、研磨にはスキージと称するへらを備えたスキージ研磨機によって行ってもよい。
また、電極端子１２ｂに形成した導電膜１７の表面とソルダーレジスト１６，１８の表面とが同一平面上に形成されるため、ランド領域とソルダーレジスト面との段差が無くなる。その結果、半田接合の不具合がなくなり、また半田接合面積が大きくなって機械的接合強度が向上して、半導体装置の実装信頼性を向上させることができる。
その後、図３（ｃ）に示すように、基板１１の表面側のソルダーレジスト４１上にダイ付け材料１４を介して半導体デバイス１３を取り付ける。そして、半導体デバイス１３上の端子と配線１２ａとをワイヤ（例えば金線）１５によって接続し、モールド材２０によりパケージングする。モールド材２０としては、セラミックス（非金属無機材料）やプラスチック（合成樹脂）などを用いることができる。
次に、図３（ｄ）に示すように、電極端子１２ｂに形成した導電膜１７の表面上に接続端子となる半田ボール２１を形成する。半田ボール２１としては、鉛フリーの半田ボールやＡｕなどが形成される。
このようにして製造されたＢＧＡ型の半導体装置は、上述のように露光ずれのための領域を確保する必要がないので、半田接合面積を確保することができ、機械的強度の高い、実装信頼性の高い半導体装置となる。
以上、本発明の好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
例えば、上述の露出工程では、基板１１の裏面側の第１及び第２のソルダーレジスト１６，１８を同一平面になるように切削又は研磨するようにしたが、電極端子１２ｂに形成された導電膜１７の表面が露出する程度の領域のみを切削又は研磨するようにしてもよい。
また、本実施形態においては、電極端子１２ｂに形成した導電膜１７に接続端子となる半田ボール２１を形成するＢＧＡ型の半導体装置で説明したが、半田ボール２１を形成しないＬＧＡ型の半導体装置としてもよい。
本発明の一実施形態にかかる半導体装置の構成を示す図である。 本発明の一実施形態にかかる半導体装置の製造方法を示した製造工程図である。 本発明の一実施形態にかかる半導体装置の製造方法を示した製造工程図である。 従来の半導体装置の製造方法を示した製造工程図である。 従来のランド形成方法を説明するための図である。 従来の半導体装置における半田ボールピッチとソルダーレジストの開口径との関係を示す図である。
符号の説明
１１ 基板
１２ｂ 電極端子
１７ａ 周縁部
１３ 半導体デバイス
１４ ダイ付け材料
１５ ワイヤ
１６ 第１のソルダーレジスト
１７ 導電膜
１８ 第２のソルダーレジスト
１９ 電極端子の周縁部と第１のソルダーレジストとの隙間
２０ モールド材
２１ 半田ボール

Claims (7)

  1. 電極端子が形成された基板の表面上に第１のソルダーレジストを塗布する第１レジスト塗布工程と、
    前記電極端子上に形成された前記第１のソルダーレジストを選択的に除去して、前記第１のソルダーレジストに前記電極端子の径よりも大きい径の開口部を形成する開口工程と、
    前記開口部を介して、前記電極端子に導電膜を形成する導電膜形成工程と、
    前記開口部を含む領域に第２のソルダーレジストを塗布して、前記開口部内の前記導電膜が形成された電極端子の周縁部と前記第１のソルダーレジストとの隙間に前記第２のソルダーレジストを充填する第２レジスト塗布工程と、
    前記電極端子上面の導電膜表面全体を露出させる露出工程と、を有する半導体装置の製造方法。
  2. 前記露出工程は、前記開口部に形成された第２のソルダーレジストを切削又は研磨して前記電極端子上面の導電膜表面全体を露出させる工程である請求項１に記載の半導体装置の製造方法。
  3. 前記露出工程は、前記基板上に形成された第１のソルダーレジストを含めて第２のソルダーレジストを切削又は研磨することによって、第１のソルダーレジスト表面と同一平面上に前記導電膜表面全体を露出させる工程である請求項１に記載の半導体装置の製造方法。
  4. 前記導電膜の厚みは、１０μｍ〜３０μｍとした請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記導電膜は、Ｎｉ下地のＡｕメッキとした請求項４記載の半導体装置の製造方法。
  6. 前記導電膜表面に半田ボールを形成する半田ボール形成工程を更に有する請求項１〜５のいずれか１項に記載の半導体装置の製造方法。
  7. 基板と、
    前記基板上に形成され、導電膜で覆われた電極端子と、
    前記導電膜で覆われた電極端子の周縁部に沿って形成されるソルダーレジストと、を有して形成され、
    前記ソルダーレジスト表面と前記導電膜表面とを同一高さとした半導体装置。
JP2008226048A 2008-09-03 2008-09-03 半導体装置及びその製造方法 Pending JP2010062306A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008226048A JP2010062306A (ja) 2008-09-03 2008-09-03 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008226048A JP2010062306A (ja) 2008-09-03 2008-09-03 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010062306A true JP2010062306A (ja) 2010-03-18

Family

ID=42188800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008226048A Pending JP2010062306A (ja) 2008-09-03 2008-09-03 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2010062306A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014237343A (ja) * 2013-06-06 2014-12-18 株式会社豊田自動織機 ウィンドウ用配線部材およびそれを備える車両用ウィンドウ、ならびにウィンドウ用配線部材の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014237343A (ja) * 2013-06-06 2014-12-18 株式会社豊田自動織機 ウィンドウ用配線部材およびそれを備える車両用ウィンドウ、ならびにウィンドウ用配線部材の製造方法

Similar Documents

Publication Publication Date Title
JP6057190B2 (ja) 半導体要素又はパッケージの製造方法
TWI437668B (zh) 佈線板、半導體裝置、佈線板之製造方法及半導體裝置之製造方法
JP2008306128A (ja) 半導体装置およびその製造方法
JP5500870B2 (ja) 接続端子付き基板及び電子部品のソケット等
TWI646875B (zh) 印刷電路板及其製造方法與使用其之半導體封裝件
JP2008300507A (ja) 配線基板とその製造方法
JP5837339B2 (ja) 半導体装置の製造方法及び半導体装置
JP4566866B2 (ja) 半導体パッケージ、半導体パッケージの実装構造、半導体パッケージの製造方法
CN205609512U (zh) 半导体封装体
JP2009302505A (ja) 半導体装置、および半導体装置の製造方法
JP2011049022A (ja) 接続端子付基板
JP2006066517A (ja) 基板、半導体装置、基板の製造方法、及び半導体装置の製造方法
JP2005340647A (ja) インターポーザ基板、半導体パッケージ及び半導体装置並びにそれらの製造方法
JP2008294323A (ja) 半導体素子および半導体素子の製造方法
JP2010062306A (ja) 半導体装置及びその製造方法
JP2007019275A (ja) 半導体装置、基板及び半導体装置の製造方法
JP2014150213A (ja) 半導体装置及び半導体装置の製造方法
JP5250502B2 (ja) 半導体装置及びその製造方法
JP6644978B2 (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP4592386B2 (ja) 樹脂製中空パッケージの製造方法
JP2010278069A (ja) 接続端子の配設方法
JP2008141036A (ja) プリント基板およびその製造方法
JP2014086963A (ja) パッケージおよびパッケージの製造方法
JP2009087793A (ja) 凸形スパイラルコンタクタ、及びその製造方法
JP2006210796A (ja) 回路装置およびその製造方法